[go: up one dir, main page]

DE10220354B4 - Speicherschaltung mit mehreren Spannungsgeneratoren, Verfahren zur Herstellung und Verfahren zum Betreiben derselben - Google Patents

Speicherschaltung mit mehreren Spannungsgeneratoren, Verfahren zur Herstellung und Verfahren zum Betreiben derselben Download PDF

Info

Publication number
DE10220354B4
DE10220354B4 DE10220354A DE10220354A DE10220354B4 DE 10220354 B4 DE10220354 B4 DE 10220354B4 DE 10220354 A DE10220354 A DE 10220354A DE 10220354 A DE10220354 A DE 10220354A DE 10220354 B4 DE10220354 B4 DE 10220354B4
Authority
DE
Germany
Prior art keywords
memory circuit
input
voltage generators
frequency
operating frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10220354A
Other languages
English (en)
Other versions
DE10220354A1 (de
Inventor
Manfred Dipl.-Ing. Dobler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10220354A priority Critical patent/DE10220354B4/de
Priority to US10/431,422 priority patent/US6868018B2/en
Publication of DE10220354A1 publication Critical patent/DE10220354A1/de
Application granted granted Critical
Publication of DE10220354B4 publication Critical patent/DE10220354B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

Speicherschaltung mit folgenden Merkmalen:
mehreren Spannungsgeneratoren (20, 30) zum Erzeugen einer Betriebsspannung für Speicherelemente der Speicherschaltung; und
einer Einrichtung (60) zum selektiven Einstellen eines von dem einen oder den mehreren Spannungsgeneratoren (20, 30) lieferbaren Stroms abhängig von einer Betriebsfrequenz (f) für die Speicherschaltung,
wobei die Einrichtung zum selektiven Einstellen eint Einrichtung (60) zum selektiven Deaktivieren der Spannungsgeneratoren (20, 30) abhängig von der Betriebsfrequenz (f) umfaßt und so ausgebildet ist, daß mehrere Spannungsgeneratoren gleicher Größe betrieben werden, wenn die Betriebsfrequenz (f) größer als eine vorbestimmte Grenzfrequenz ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Speicherschaltung, bei der der durch Spannungsgeneratoren lieferbare Strom einstellbar ist, sowie auf ein Verfahren zur Herstellung und ein Verfahren zum Betrieb derselben.
  • Hochgeschwindigkeitsspeicherbausteine (SDRAM) benötigen zur Erzeugung verschiedener Spannungen bzw. Betriebsspannungen (VIN T, VBLH, VPP etc.) aus einer von außen zugeführten Versorgungsspannung mehrere On-Chip-Spannungsgeneratoren. Die den Spannungsgeneratoren durch nachgeschaltete Lasten entzogenen Ströme sind stark von der Taktfrequenz bzw. Glock-Frequenz abhängig. Die Leistungsmerkmale und die Anzahl der Spannungsgeneratoren werden ausgelegt, um auch bei einer maximalen Taktfrequenz der Speicherschaltung Worst-Case-Ströme bzw. Ströme unter den ungünstigsten möglichen Gegebenheiten zu gewährleisten. Wenn die Speicherschaltung unterhalb oder weit unterhalb ihrer maximalen Taktfrequenz betrieben wird, wie dies beispielsweise bei Serveranwendungen regelmäßig der Fall ist, ist die Anzahl der Spannungsgeneratoren unnötig hoch. Da andererseits der Eigenstromverbrauch der Spannungsgeneratoren von der Leistung, die sie an nachgeschaltete Schaltungen abgeben, nur schwach oder gar nicht abhängig ist, ist bei Taktfrequenzen unterhalb der maximalen Taktfrequenz auch der Stromverbrauch bzw. die Stromaufnahme bzw. die Leistungsaufnahme der Spannungsgeneratoren nicht optimal, sondern unnötig hoch. Da der Eigenstromverbrauch der Spannungsgeneratoren typischerweise zwei Drittel des Gesamtstromverbrauchs der Speicherschaltung begründet, kommt ihm eine erhebliche technische und wirtschaftliche Bedeutung zu, zumal der Gesamtstromverbrauch bzw. seine Minimierung bei Serveranwendungen in Zukunft immer mehr an Bedeutung gewinnen wird.
  • Die DE 19748031 A1 beschreibt eine Halbleiterschaltungsvorrichtung mit einer internen Stromversorgungsschaltung zum Versorgen von internen Schaltungen der Halbleiterschaltungsvorrichtung mit einer stabilen Versorgungsspannung, die nicht mit einer. Frequenz eines internen Taktsignales der Halbleiterschaltungsvorrichtung variiert. Zu diesem Zweck wird eine Rückkoppelungsschleife mit einem Differenzverstärker verwendet, um die interne Versorgungsspannung auf eine Referenzspannung zu regeln. Bei einer Ausführungsform wird der lieferbare Strom durch einen Transistor bestimmt und durch eine Verstärkungssteuerschaltung nicht beeinflußt. Bei einer weiteren Ausführungsform wird eine Spannungsheruntertransformierschaltung mit einer Ausgabeschaltung beschrieben, deren Ausgabestrom bei Frequenzen unterhalb eines spezifischen Niveaus von einem ersten p-Kanal-MOS-Transistor und bei Frequenzen oberhalb des spezifischen Niveaus von einem zweiten p-Kanal-MOS-Transistor geliefert wird. Der zweite p-Kanal-MOS-Transistor ist derart ausgebildet, daß mehr Strom durch ihn fließt als durch den ersten p-Kanal-MOS-Transistor.
  • Der Artikel „Advanced controlling scheme for a DRAM voltage generator system" von O. Weinfurtner et al. (IEEE Journal of Solid-State Circuits, Bd. 35, Nr. 4, April 2000) beschreibt Spannungsgenerator-Subsysteme, die aus einem Aktiv-Teil und einem Standby-Teil bestehen. Der Aktiv-Teil ist in der Lage die größeren Betriebsströme zu erzeugen, verbraucht aber auch einen hohen Strom. Der Standby-Teil ist nur in der Lage Spannungspegel durch Kompensation von Leckströmen aufrecht zu erhalten, verbraucht aber einen sehr geringen Strom. In einem Ruhemodus oder einem Schlafmodus werden nur die Standby-Teile der Spannungsgeneratoren betrieben. Die Aktiv-Teile der Spannungsgeneratoren werden nur in einem, aktiven Modus betrieben.
  • Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, eine Speicherschaltung mit mehreren Spannungsgeneratoren ein Verfahren zur Herstellung einer solchen Speicherschaltung und ein Verfahren zum Betrieb einer solchen Spei cherschaltung zu schaffen, die auf einfache Weise eine Reduzierung des Stromverbrauchs ermöglichen.
  • Diese Aufgabe wird durch eine Speicherschaltung gemäß Anspruch 1, ein Verfahren gemäß Anspruch 7 bzw. ein Verfahren gemäß Anspruch 9 gelöst.
  • Gemäß der vorliegenden Erfindung umfaßt eine Speicherschaltung einen oder mehrere Spannungsgeneratoren zum Erzeugen von Betriebsspannungen für Speicherelemente der Speicherschaltung und eine Einrichtung zum selektiven Einstellen eines von dem einen oder den mehreren Spannungsgeneratoren lieferbaren Stroms abhängig von einer Betriebsfrequenz der Speicherschaltung.
  • Der vorliegenden Erfindung liegt die Idee zugrunde, den Stromverbrauch einer Speicherschaltung zu minimieren, indem ein von einem oder mehreren Spannungsgeneratoren lieferbarer Strom abhängig von einer Betriebsfrequenz der Speicherschaltung eingestellt bzw. an den von der Betriebsfrequenz abhängigen, von der Speicherschaltung benötigten Strom angepaßt wird.
  • Der benötigte Strom ist dabei der Strom, der von den Speicherelementen im Worst-Case-Fall gezogen wird, wenn durch den einen oder die mehreren Spannungsgeneratoren eine Betriebsspannung an die Speicherelemente angelegt wird. Der von einem jeweiligen Speicherelement gezogene Strom kann dabei sowohl vom Speicherzustand des Speicherelements als auch von den an demselben anliegenden Steuersignalen und Datensignalen abhängen.
  • Ein Vorteil der vorliegenden Erfindung besteht darin, daß mit dem lieferbaren Strom auch der Stromverbrauch des oder der mehreren Spannungsgeneratoren einstellbar ist und deshalb nicht mehr größer sein muß als technisch erforderlich. Typischerweise ist bei einer Betriebsfrequenz von 75 MHz der maximale Strombedarf der die Spannungsgeneratoren belastenden Schaltungen nur ca. halb so groß wie bei einer Frequenz von 166 MHz. Beispielsweise verbraucht eine nach der Intel Spec PC166 entworfene SDRAM-Speicherschaltung nach dem Aktivschatten einen Standby-Strom (ICC3N; definiert nach dem JEDEC-Standard) von ca. 30 mA, wovon ca. zwei Drittel dem Eigenstromverbrauch der Spannungsgeneratoren zuzurechnen sind. Folglich sinkt der Stromverbrauch der erfindungsgemäßen SDRAM-Speicherschaltung bei 75 MHz um ca. 10 mA.
  • Gemäß einem bevorzugten Ausführungsbeispiel umfaßt die Speicherschaltung mehrere Spannungsgeneratoren, die abhängig von der Betriebsfrequenz der Speicherschaltung selektiv deaktiviert werden. Die selektive Deaktivierung erfolgt entweder während der Herstellung der Speicherschaltung durch Maskieren oder Aufschmelzen einer schmelzbaren Solltrennstelle (Fuse) oder während des Betriebs durch eine dafür vorgesehene Einrichtung in oder an der Speicherschaltung. In beiden Fällen wird ohne eine aufwendige und teure Entwicklung eines speziellen Low-Power-Designs der Stromverbrauch der Speicherschaltung abhängig von der Betriebsfrequenz, für die die Speicherschaltung vorgesehen ist, bzw. von der Betriebsfrequenz, bei der die Speicherschaltung betrieben wird, minimiert. Das von der Betriebsfrequenz abhängige Deaktivieren bzw. Aktivieren einzelner Spannungsgeneratoren erfordert dabei nur einen minimalen zusätzlichen schaltungstechnischen Aufwand, ermöglicht aber den Einsatz von Hochgeschwindigkeits-DRAM als leistungsoptimierte Niedergeschwindigkeits-DRAM. Durch das frequenzabhängige Aktivieren von Spannungsgeneratoren kann eine Anpassung der Speicherschaltung an zwei, drei oder mehr Frequenzkategorien bzw. Intervalle der Betriebsfrequenz erfolgen.
  • Bevorzugte Weiterbildungen der vorliegenden Erfindung sind in den Unteransprüchen definiert.
  • Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung mit Bezug auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine schematische Darstellung einer Speicherschaltung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine schematische Darstellung einer Einrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zum Bestimmen, ob eine Periode eines Taktsignals größer als eine Grenzperiode ist;
  • 3 eine schematische Darstellung von Zeitabhängigkeiten von Signalen an der Schaltung aus 2; und
  • 4 eine schematische Darstellung von Zeitabhängigkeiten von Signalen an der Schaltung aus 2.
  • 1 ist eine schematische Darstellung einer Speicherschaltung 10 gemäß der vorliegenden Erfindung. Die Speicherschaltung 10 umfaßt einen Taktsignaleingang 12 zum Empfangen eines Taktsignals, einen Initialisierungssignaleingang 14 zum Empfangen eines Initialisierungssignals und einen Versorgungsleistungseingang 16 zum Empfangen elektrischer Leistung, die allen Komponenten der Speicherschaltung 10 zugeführt wird, welche während des Betriebs eine Versorgung mit elektrischer Leistung benötigen. In 1 sind ferner ein erster Spannungsgenerator 20 mit einem Versorgungsleistungseingang 22 und einem Spannungsausgang 24 und ein zweiter Spannungsgenerator 30 mit einem Versorgungsleistungseingang 32, einem Spannungsausgang 34 und einem Deaktivierungseingang 36 dargestellt. Alle weiteren herkömmlichen Komponenten und Funktionselemente der Speicherschaltung 10 sind schematisch zu ei nem Speicherschaltungsblock 40 mit einem Taktsignaleingang 42, einem Initialisierungssignaleingang 44, einem Versorgungsleistungseingang 46 und einem Spannungseingang 48 zusammengefaßt.
  • Der Taktsignaleingang 42 des Speicherschaltungsblocks 40 ist mit dem Taktsignaleingang 12 der Speicherschaltung 10 verbunden, der Initialisierungssignaleingang 44 des Speicherschaltungsblocks 40 ist mit dem Initialisierungssignaleingang 14 der Speicherschaltung 10 verbunden, der Versorgungsleistungseingang 46 des Speicherschaltungsblocks 40 ist mit dem Versorgungsleistungseingang 16 der Speicherschaltung 10 verbunden und der Spannungseingang 48 des Speicherschaltungsblocks 40 ist mit dem Spannungsausgang 24 des ersten Spannungsgenerators 20 und mit dem Spannungsausgang 34 des zweiten Spannungsgenerators 30 verbunden. Der Versorgungsleistungseingang 16 der Speicherschaltung 10 ist ferner mit dem Versorgungsleistungseingang 22 der ersten Speicherschaltung 20 und dem Versorgungsleistungseingang 32 der zweiten Speicherschaltung 30 verbunden.
  • Über den Taktsignaleingang 12, den Initialisierungssignaleingang 14 und den Versorgungsleistungseingang 16 sind die Speicherschaltung 10 und damit ihre Komponenten und Funktionselemente mit einer nicht dargestellten äußeren Schaltung, beispielsweise einem Arbeitsspeicherbus oder einer Speichertreiberschaltung verbunden, die der Speicherschaltung 10 ein Taktsignal, ein Initialisierungssignal und Versorgungsleistung zuführt. Die Spannungsgeneratoren 20, 30 nehmen über ihre Versorgungsleistungseingänge 22, 32 Strom und damit elektrische Leistung auf und erzeugen eine Betriebsspannung, die anderen, summarisch durch den Speicherschaltungsblock 40 dargestellten Komponenten und Funktionselementen zugeführt wird.
  • Die Speicherschaltung 10 umfaßt neben den dargestellten Einund Ausgängen, Verbindungsleitungen, Komponenten und Funkti onselementen zahlreiche weitere, deren Darstellung zum Verständnis der vorliegenden Erfindung nicht erforderlich ist und deshalb aus Gründen der Übersichtlichkeit weggelassen ist. Insbesondere weist eine Speicherschaltung in der Regel zahlreiche Steuer-, Adreß- und Dateneingänge und -Ausgänge auf .
  • Die Spannungsgeneratoren 20, 30 führen über die Spannungsausgänge 24, 34 den Komponenten und Funktionselementen im Speicherschaltungsblock 40, beispielsweise Speicherzellen in demselben, eine Spannung bzw. Betriebsspannung zu, wobei die Komponenten und Funktionselemente abhängig von dieser Betriebsspannung einen Strom ziehen und somit Leistung aufnehmen. Diese Leistung ist stark von einer Betriebsfrequenz bzw. einer Frequenz eines die Speicherschaltung 10 taktenden Taktsignals abhängig. Darüber hinaus ist diese Leistung von den momentan ausgeführten Operationen (Schreiben, Lesen, Löschen etc.) abhängig. Bei der Auslegung der Spannungsgeneratoren 20, 30 sowie ihrer Anzahl wird die maximale Leistungs- bzw. Stromaufnahme im ungünstigsten Fall (Worst-Case-Strom) und bei der maximalen Betriebsfrequenz der Speicherschaltung 10 zugrundegelegt.
  • Die elektrische Leistung, die durch die Spannungsgeneratoren 20, 30 über ihre Versorgungsleistungseingänge 22, 32 aufgenommen wird, ist dabei von der an den Spannungsausgängen 24, 34 abgegebenen Leistung nicht oder nur schwach abhängig. Der Stromverbrauch der Spannungsgeneratoren 20, 30 wird somit nicht oder nicht wesentlich durch die momentan anliegende Betriebsfrequenz der Speicherschaltung 10, sondern im wesentlichen nur durch ihre maximale Betriebsfrequenz bestimmt. Bei vielen Anwendungen werden Speicherschaltungen bei Betriebsfrequenzen betrieben, die wesentlich niedriger als ihre maximale Betriebsfrequenz sind. In diesen Fällen ist der Stromverbrauch der Spannungsgeneratoren 20, 30 und damit der gesamten Speicherschaltung 10 wesentlich höher als nötig.
  • Die vorliegende Erfindung sieht vor, den Stromverbrauch der Spannungsgeneratoren 20, 30 abhängig von der Betriebsfrequenz zu reduzieren. Gemäß dem vorliegenden Ausführungsbeispiel ist dazu eine Einrichtung 60 zum selektiven Deaktivieren der Spannungsgeneratoren 20, 30 abhängig von der Betriebsfrequenz vorgesehen. Die Einrichtung 60 umfaßt einen Taktsignaleingang 62, der mit dem Taktsignaleingang 12 der Speicherschaltung 10 verbunden ist, einen Initialisierungssignaleingang 64, der mit dem Initialisierungssignaleingang 14 der Speicherschaltung 10 verbunden ist, und einen Deaktivierungssignalausgang 66, der mit dem Deaktivierungssignaleingang 36 des zweiten Spannungsgenerators 30 verbunden ist. Solange an dem Initialisierungssignaleingang 14 der Speicherschaltung 10 und damit auch am Initialisierungssignaleingang 64 der Einrichtung 60 ein Initialisierungssignal anliegt, bestimmt die Einrichtung 60, ob die Betriebsfrequenz bzw. die Frequenz des am Taktsignaleingang 12 der Speicherschaltung 10 und damit auch am Taktsignaleingang 62 der Einrichtung 60 anliegenden Taktsignals kleiner als eine vorbestimmte Grenzfrequenz ist. Wenn dies der Fall ist, erzeugt die Einrichtung 60 an ihrem Deaktivierungssignalausgang 66 ein Deaktivierungssignal, das der zweite Spannungsgenerator 30 über seinen Deaktivierungssignaleingang 36 empfängt und das die Deaktivierung des zweiten Spannungsgenerators 30 bewirkt. Die Deaktivierung des zweiten Spannungsgenerators 30 hat zur Folge, daß die Leistungsaufnahme und die Leistungsabgabe des zweiten Spannungsgenerators 30 über seinen Versorgungsleistungseingang 32 bzw. seinen Spannungsausgang 34 nahezu oder vollständig auf Null zurückgehen.
  • Wenn die Spannungsgeneratoren 20, 30 baugleich sind, halbieren sich damit sowohl ihre gemeinsame Leistungsaufnahme als auch ihre maximal mögliche gemeinsame Leistungsabgabe an Komponenten und Funktionselementen des Speicherschaltungsblocks 40. In diesem Fall wird die vorbestimmte Grenzfrequenz vorzugsweise so gewählt, daß bei Betriebsfrequenzen unterhalb dieser vorbestimmten Grenzfrequenz die Komponenten und Funk tionselemente der Speicherschaltung 10, die mit den Spannungsausgängen 24, 34 der Spannungsgeneratoren 20, 30 verbunden sind, über die durch die Spannungsgeneratoren 20, 30 erzeugte Betriebsspannung nur noch maximal die elektrische Leistung aufnehmen, die der aktive erste Spannungsgenerator 20 maximal abgeben kann.
  • 2 ist eine schematische Darstellung eines bevorzugten Ausführungsbeispiels der Einrichtung 60 zum selektiven Deaktivieren der Spannungsgeneratoren 20, 30. Die Einrichtung 60 umfaßt ein erstes D-Flip-Flop 70 mit einem Takteingang C, einem D-Eingang D; einem nichtinvertierenden Ausgang Q und einem invertierenden Ausgang Q, ein zweites D-Flip-Flop 72 mit einem Takteingang C, einem D-Eingang D und einem nichtinvertierenden Ausgang Q, eine Verzögerungsschaltung 74 mit einem Eingang 76 und einem Ausgang 78 und ein UND-Gatter 80 mit einem invertierenden Eingang 82, einem ersten, einem zweiten und einem dritten nichtinvertierenden Eingang 84, 86, 88 und einem Ausgang 90. Die Verzögerungsschaltung 74 umfaßt beispielsweise ein RC-Glied oder eine Serienschaltung von Invertern.
  • Der Takteingang C des ersten D-Flip-Flops 70 ist mit dem Taktsignaleingang 62 verbunden, der D-Eingang D des ersten D-Flip-Flops 70 ist mit dem invertierenden Ausgang Q desselben verbunden und der nichtinvertierende Ausgang Q des ersten D-Flip-Flops D ist mit dem Eingang 76 der Verzögerungsschaltung 74 sowie dem ersten nichtinvertierenden Eingang 84 des UND-Gatters 80 verbunden. Der Ausgang 78 der Verzögerungsschaltung 74 ist mit dem zweiten nichtinvertierenden Eingang 86 des UND-Gatters 80 verbunden, der invertierende Eingang 82 des UND-Gatters 80 ist mit dem Taktsignaleingang 62 verbunden, der dritte nichtinvertierende Eingang 88 des UND-Gatters 80 und der D-Eingang D des zweiten D-Flip-Flops 72 sind mit dem Initialisierungssignaleingang 64 verbunden. Der Ausgang 90 des UND-Gatters 80 ist mit dem Takteingang C des zweiten D-Flip-Flops 72 verbunden und der nichtinvertierende Ausgang Q des zweiten D-Flip-Flops 72 ist mit dem Deaktivierungssignalausgang 66 verbunden.
  • Die Funktion der Einrichtung 60 wird nachfolgend mit Bezug auf die 3 und 4 beschrieben. Die 3 und 4 sind schematische Darstellungen der Zeitabhängigkeiten mehrerer Signale, wobei nach rechts die Zeit t und nach oben die Signalpegel U in beliebigen Einheiten aufgetragen sind. Ein Initialisierungssignal I wird von einer äußeren Schaltung an den Initialisierungssignaleingang 14 der Speicherschaltung 10 und damit über den Initialisierungssignaleingang 64 der Einrichtung 60 an den dritten nichtinvertierenden Eingang 88 des UND-Gatters 80 und den D-Eingang D des zweiten D-Flip-Flops 72 angelegt. Ein Taktsignal f wird von der äußeren Schaltang an den Taktsignaleingang 12 der Speicherschaltung 10 und damit über den Taktsignaleingang 62 der Einrichtung 60 an den Takteingang C des ersten D-Flip-Flops 70 und an den invertierenden Eingang 82 des UND-Gatters 80 angelegt. Jede steigende Flanke des Taktsignals f triggert das erste D-Flip-Flop 70. Da der invertierende Ausgang Q und der D-Eingang D des ersten D-Flip-Flops 70 kurzgeschlossen sind, erzeugt das erste D-Flip-Flop 70 am nichtinvertierenden Ausgang Q ein Signal R, das die halbe Frequenz des Taktsignals f aufweist. Das Signal R liegt am ersten nichtinvertierenden Eingang 84 des UND-Gatters 80 und parallel am Eingang 76 der Verzögerungsschaltung 74 an. Die Verzögerungsschaltung 74 verzögert das Signal R bzw. erzeugt an ihrem Ausgang 78 ein Signal E, das gegenüber dem Signal R um eine vorbestimmte Zeitdauer d verzögert ist. Die 3 und 4 unterscheiden sich darin, daß in 3 der Fall dargestellt ist, daß die Periode p kleiner ist als die vorbestimmte Zeitdauer d und in 4 die Periode p größer ist als die vorbestimmte Zeitdauer d.
  • In dem in 3 dargestellten Fall p < d entsprechen zu keinem Zeitpunkt die Werte sowohl des Initialisierungssignals I, des Inversen des Taktsignals f, des Signals R als auch des Signals E gleichzeitig einer logischen Eins („high"). Ein von dem UND-Gatter 80 am Ausgang 90 erzeugtes Signal S entspricht deshalb zu allen Zeiten einer logischen Null („low"). Deshalb entspricht auch ein von dem zweiten D-Flip-Flop 72 am nichtinvertierenden Ausgang Q erzeugtes Signal G, das über den Deaktivierungssignalausgang 66 der Einrichtung 60 an den Deaktivierungssignaleingang 36 des zweiten Spannungsgenerators 30 angelegt wird, zu jedem Zeitpunkt einer logischen Null. Folglich entsprechen sowohl der von den Spannungsgeneratoren 20, 30 gemeinsam lieferbare Strom bzw. die gemeinsam abgebbare Leistung als auch die von den Spannungsgeneratoren 20, 30 gemeinsam über die Versorgungsleistungseingänge 22, 32 aufgenommene Leistung den Werten für die maximale Betriebsfrequenz der Speicherschaltung 10.
  • In dem in 4 dargestellten Fall p > d gibt es ein Zeitintervall, dessen Dauer der Differenz der Periode p und der vorbestimmten Zeitdauer d entspricht, vor jeder zweiten ansteigenden Flanke des Taktsignals f, in dem sowohl das Initialisierungssignal I als auch das Inverse des Taktsignals f, das Signal R und das Signal E gleichzeitig einer logischen Eins entsprechen. Folglich entspricht in diesen Zeitintervallen auch das durch das UND-Gatter 80 am Ausgang 90 erzeugte Signal S einer logischen Eins, d. h. es werden Pulse mit dem Wert einer logischen Eins erzeugt. Ab dem ersten Zeitpunkt, zu dem das Signal S einer logischen Eins entspricht, entspricht das von dem zweiten D-Flip-Flop am Ausgang Q erzeugte Deaktivierungssignal G einer logischen Eins. Dieses Deaktivierungssignal G wird vom zweiten Spannungsgenerator 30 am Deaktivierungssignaleingang 36 empfangen und bewirkt, daß der zweite Spannungsgenerator 30 deaktiviert wird. Folglich betragen sowohl die durch die Spannungsgeneratoren 20, 30 an den Spannungsausgängen 24, 34 gemeinsam lieferbare Leistung als auch die Gesamtstromaufnahme der Spannungsgeneratoren 20, 30 über die Versorgungsleistungseingänge 22, 32 jeweils die Hälfte der Werte für die maximale Betriebsfrequenz der Speicherschaltung 10.
  • Den 3 und 4 ist zu entnehmen, daß die Grenze zwischen dem Zustand maximaler Leistungsaufnahme und dem Zustand halber maximaler Leistungsaufnahme der Spannungsgeneratoren 20, 30 genau dort liegt, wo die Periode p des Taktsignals f der vorbestimmten Zeitdauer d entspricht. Die vorbestimmte Zeitdauer d bestimmt somit eine Grenzfrequenz, wobei die Gesamtleistungsaufnahme der Spannungsgeneratoren 20, 30 der Leistungsaufnahme bei der maximalen Betriebsfrequenz der Speicherschaltung 10 entspricht, wenn die Betriebsfrequenz größer als die Grenzfrequenz ist, und wobei die Gesamtleistungsaufnahme der Spannungsgeneratoren 20, 30 nur halb so groß ist, wenn die Betriebsfrequenz der Speicherschaltung 10 unter dieser Grenzfrequenz liegt. Die in 2 dargestellte Schaltung ist verwendbar solange d/2 < p < 2d gilt.
  • Wenn die Speicherschaltung 10 drei oder mehr Spannungsgeneratoren aufweist, können mit einer entsprechenden Anzahl von Schaltungen, wie sie in 2 dargestellt sind, mehrere Grenzfrequenzen definiert werden, unterhalb derer selektiv jeweils einer oder mehrere Spannungsgeneratoren deaktiviert werden. Je höher die Anzahl der Spannungsgeneratoren ist, desto genauer kann also die gesamte Leistungsaufnahme der Spannungsgeneratoren an das tatsächlich erforderliche Maß angepaßt werden. Dabei sind zahlreiche Variationen der in 2 dargestellten Schaltung oder andere Schaltungen, die ein entsprechendes Deaktivierungssignal G erzeugen, verwendbar.
  • Die Spannungsgeneratoren 20, 30 müssen nicht baugleich sein. Vorzugsweise wird die lieferbare Leistung bzw. der lieferbare Strom der Spannungsgeneratoren an die Leistungsaufnahme der nachgeschalteten Verbraucher bei bevorzugten Betriebsfrequenzen angepaßt. Wenn eine Speicherschaltung beispielsweise in erster Linie für Betriebsfrequenzen von 200 MHz und 133 MHz vorgesehen ist, bei denen die Spannungsgeneratoren maximal 24 mA bzw. 16 mA liefern müssen, können ein Spannungsgenerator der 16 mA liefern kann und ein Spannungsgenerator, der 8 mA liefern kann und bei Betriebsfrequenzen von maximal 133 MHz deaktivierbar ist, vorgesehen werden. Alternativ können drei Spannungsgeneratoren, die jeweils 8 mA liefern können, und von denen einer bei Betriebsfrequenzen von maximal 133 MHz deaktivierbar ist, vorgesehen werden.
  • Bei der in 2 dargestellten Schaltung bzw. Einrichtung 60 ist eine Änderung des Deaktivierungssignals G nur möglich, solange das Initialisierungssignal I einer logischen Eins entspricht. Die Schaltung ist deshalb besonders für all jene Fälle geeignet, in denen sich die Betriebsfrequenz der Speicherschaltung nach der Initialisierungsphase nicht mehr ändert. Für andere Fälle wird die Schaltung vorzugsweise so modifiziert, daß jederzeit während des Betriebs der Speicherschaltung ein Unterschreiben bzw. Überschreiten der Grenzfrequenz ein Deaktivieren bzw. Aktivieren eines Spannungsgenerators zur Folge hat.
  • Bei dem in 1 dargestellten Ausführungsbeispiel ist die Einrichtung 60 innerhalb der Speicherschaltung 10 angeordnet, wobei vorzugsweise die gesamte Speicherschaltung monolithisch in einem Halbleiterbaustein integriert ist. Alternativ ist die in 2 dargestellte Schaltung ganz oder teilweise außerhalb der Speicherschaltung 10 angeordnet. Die in 2 dargestellte Schaltung ist dann vorzugsweise in die Speichersteuerung bzw. in den Memory Controller integriert, wobei die Speicherschaltung das Deaktivierungssignal von der Speichersteuerung empfängt. Die in der Speicherschaltung 10 angeordnete Einrichtung 60 zum selektiven Deaktivieren umfaßt dann im einfachsten Fall nur noch einen Eingang zum Empfangen des Deaktivierungssignals und eine Schaltung zum Zuführen desselben zu dem oder den Spannungsgeneratoren.
  • Wenn die Betriebsfrequenz der Speicherschaltung 10 bereits vom Zeitpunkt ihrer Herstellung an bekannt ist, weist die Einrichtung 60 zum selektiven Deaktivieren vorzugsweise eine durch Maskieren oder durch Aufschmelzen einer schmelzbaren Solltrennstelle programmierbare Einrichtung auf, durch die ein Deaktivierungssignal G dauerhaft einstellbar oder einer oder mehrere Spannungsgeneratoren direkt deaktivierbar sind. Ein Spannungsgenerator ist beispielsweise durch Unterbrechung seiner Verbindung mit der Leistungsversorgung deaktivierbar. Eine durch Maskieren oder Aufschmelzen der schmelzbaren Solltrennstelle vorzugsweise direkt in Anschluß an die Herstellung programmierte Speicherschaltung kann zwar nicht mehr bei Betriebsfrequenzen oberhalb der Grenzfrequenz verwendet werden, ist jedoch hinsichtlich ihres Stromverbrauchs für Betriebsfrequenzen bis zu der Grenzfrequenz optimiert und stellt deshalb eine einfache und kostengünstige Alternative zu einem speziellen Low-Power-Design bzw. zur Entwicklung einer Low-Power-Speicherschaltung, die von vornherein eine geringere Anzahl von Spannungsgeneratoren aufweist, dar.
  • die vorliegende Erfindung spart somit den Aufwand für eine parallele Entwicklung von Speicherschaltungen, deren Stromverbrauch für verschiedene Betriebsfrequenzen optimiert ist, sowie für die Herstellung von Fertigungswerkzeugen, beispielsweise Lithographiemasken.
  • Funktional äquivalent zu der beschriebenen selektiven Deaktivierung von einem oder mehreren Spannungsgeneratoren, wenn die Betriebsfrequenz unter einer vorbestimmten Grenzfrequenz liegt, ist eine selektive Aktivierung von Spannungsgeneratoren, wenn die Betriebsfrequenz über der Grenzfrequenz liegt. In diesem Fall wird ein Aktivierungssignal bereitgestellt oder durch eine Schaltung, die der in 2 dargestellten ähnliche ist, erzeugt und an einen oder mehrere Spannungsgeneratoren angelegt. Wenn das Aktivierungssignal einer logischen Null („low") entspricht, ist der eine oder sind die mehreren Spannungsgeneratoren deaktiviert, und wenn das Aktivierungssignal einer logischen Eins („high") entspricht ist der eine oder sind die mehreren Spannungsgeneratoren aktiviert.

Claims (10)

  1. Speicherschaltung mit folgenden Merkmalen: mehreren Spannungsgeneratoren (20, 30) zum Erzeugen einer Betriebsspannung für Speicherelemente der Speicherschaltung; und einer Einrichtung (60) zum selektiven Einstellen eines von dem einen oder den mehreren Spannungsgeneratoren (20, 30) lieferbaren Stroms abhängig von einer Betriebsfrequenz (f) für die Speicherschaltung, wobei die Einrichtung zum selektiven Einstellen eint Einrichtung (60) zum selektiven Deaktivieren der Spannungsgeneratoren (20, 30) abhängig von der Betriebsfrequenz (f) umfaßt und so ausgebildet ist, daß mehrere Spannungsgeneratoren gleicher Größe betrieben werden, wenn die Betriebsfrequenz (f) größer als eine vorbestimmte Grenzfrequenz ist.
  2. Speicherschaltung gemäß Anspruch 1, bei der die Einrichtung (60) zum selektiven Einstellen eine maskierbare Programmiereinrichtung oder eine schmelzbare Solltrennstelle zum Programmieren des lieferbaren Stroms umfaßt.
  3. Speicherschaltung gemäß Anspruch 1, ferner mit: einer Einrichtung (80) zum Bestimmen, ob die Betriebsfrequenz (f) kleiner als die vorbestimmte Grenzfrequenz ist, wobei die Einrichtung (60) zum selektiven Deaktivieren dafür vorgesehen ist, einen der Spannungsgeneratoren (20, 30) zu deaktivieren, wenn die Betriebsfrequenz (f) kleiner als die vorbestimmte Grenzfrequenz ist.
  4. Speicherschaltung gemäß Anspruch 3, bei der die Einrichtung zum Bestimmen eine Einrichtung zum Bestimmen, ob eine Periode (p) eines an der Speicherschaltung anliegenden Taktsignals (f) größer als eine der vorbestimmten Grenzfrequenz entsprechende Grenzperiode (d) ist, umfaßt.
  5. Speicherschaltung gemäß Anspruch 4, bei der die Einrichtung zum Bestimmen, ob die Periode (p) größer als die Grenzperiode (d) ist, folgende Merkmale umfaßt: ein erstes D-Flip-Flop (70) mit einem Takteingang (C), einem D-Eingang (D), einem nichtinvertierenden Ausgang (Q) und einem invertierenden Ausgang (Q); ein zweites D-Flip-Flop (72) mit einem Takteingang (C), einem D-Eingang (D) und einem nichtinvertierenden Ausgang (Q); eine Verzögerungsschaltung (74) mit einem Eingang (76) und einem Ausgang (78) zum Empfangen eines Eingangssignals (R) am Eingang (76) und zum Ausgeben eines Ausgangssignals (E) an dem Ausgang (78), wobei das Ausgangssignal (E) gegenüber dem Eingangssignal (R) um eine vorbestimmte Zeitdauer (d) verzögert ist, die der Grenzperiode entspricht; und ein UND-Gatter (80) mit einem invertierenden Eingang (82), einem ersten, einem zweiten und einem dritten nichtinvertierenden Eingang (84, 86, 88) und einem Ausgang (90), wobei der Takteingang (C) des ersten D-Flip-Flops (70) und der invertierende Eingang (82) des UND-Gatters (80) mit einem Taktsignaleingang (12) der Speicherschaltung verbunden sind, wobei der nichtinvertierende Ausgang (Q) des ersten D-Flip-Flops (70) mit dem Eingang (76) der Verzögerungsschaltung (74) und dem ersten nichtinvertierenden Eingang (84) des UND-Gatters (80) verbunden sind, wobei der invertierende Ausgang (Q) des ersten D-Flip-Flops (70) mit dem D-Eingang (D) des ersten D-Flip-Flops (70) verbunden ist, wobei der Ausgang (78) der Verzögerungsschaltung (74) mit dem zweiten nichtinvertierenden Eingang (86) des UND-Gatters (80) verbunden ist, wobei ein Initialisierungssignaleingang (14) der Speicherschaltung mit dem dritten nichtinvertierenden Eingang (88) des UND-Gatters (80) und dem D-Eingang (D) des zweiten Flip-Flops (72) verbunden ist, wobei der Ausgang (90) des UND-Gatters (80) mit dem Takteingang (C) des zweiten Flip-Flops (72) verbunden ist, und wobei der nichtinvertierende Ausgang (Q) des zweiten D-Flip-Flops (72) mit einem Deaktivierungssignalausgang (66) der Einrichtung (60) zum selektiven Deaktivieren verbunden ist.
  6. Speicherschaltung gemäß einem der Ansprüche 3 bis 5, ferner mit einer Einrichtung zum Bestimmen, ob die Betriebsfrequenz (f) kleiner als eine weitere vorbestimmte Grenzfrequenz ist, wobei die Einrichtung (60) zum selektiven Deaktivieren ferner dafür vorgesehen ist, einen weiteren der Spannungsgeneratoren (20, 30) zu deaktivieren, wenn die Betriebsfrequenz (f) kleiner als die weitere vorbestimmte Grenzfrequenz ist.
  7. Verfahren zum Herstellen einer Speicherschaltung (10) mit folgenden Schritten: Bereitstellen einer Mehrzahl von Spannungsgeneratoren (20, 30) gleicher Größe; Festlegen einer maximalen Betriebsfrequenz, für die die Speicherschaltung vorgesehen ist; Bestimmen, ob die maximale Betriebsfrequenz (f) der Speicherschaltung (10) kleiner als eine vorbestimmte Grenzfrequenz ist; und dauerhaftes Deaktivieren von einem der Mehrzahl von Spannungsgeneratoren (20, 30), wenn die maximale Betriebsfrequenz (f) kleiner als die vorbestimmte Grenzfrequenz ist.
  8. Verfahren gemäß Anspruch 7, bei dem der Schritt des Deaktivierens einen Schritt des Maskierens oder einen Schritt des Schmelzens einer Solltrennstelle umfaßt.
  9. Verfahren zum Betreiben einer Speicherschaltung (10) mit einer Mehrzahl von Spannungsgeneratoren (20, 30) gleicher Größe, wobei die Speicherschaltung so ausgebildet ist, daß bei einer Betriebsfrequenz größer als eine vorbestimmte Grenzfrequenz alle der Mehrzahl von Spannungsgeneratoren betrieben werden, mit folgenden Schritten: Bestimmen, ob die Betriebsfrequenz (f) der Speicherschaltung (10) kleiner als die vorbestimmte Grenzfrequenz ist; und Deaktivieren von einem der Spannungsgeneratoren (20, 30), wenn die Betriebsfrequenz (f) kleiner als die Grenzfrequenz ist.
  10. Verfahren gemäß Anspruch 9, bei dem die Schritte des Bestimmens und des Deaktivierens während einer Initialisierung der Speicherschaltung (10) durchgeführt werden.
DE10220354A 2002-05-07 2002-05-07 Speicherschaltung mit mehreren Spannungsgeneratoren, Verfahren zur Herstellung und Verfahren zum Betreiben derselben Expired - Fee Related DE10220354B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10220354A DE10220354B4 (de) 2002-05-07 2002-05-07 Speicherschaltung mit mehreren Spannungsgeneratoren, Verfahren zur Herstellung und Verfahren zum Betreiben derselben
US10/431,422 US6868018B2 (en) 2002-05-07 2003-05-07 Memory circuit, method for manufacturing and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10220354A DE10220354B4 (de) 2002-05-07 2002-05-07 Speicherschaltung mit mehreren Spannungsgeneratoren, Verfahren zur Herstellung und Verfahren zum Betreiben derselben

Publications (2)

Publication Number Publication Date
DE10220354A1 DE10220354A1 (de) 2003-12-04
DE10220354B4 true DE10220354B4 (de) 2004-03-11

Family

ID=29285170

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10220354A Expired - Fee Related DE10220354B4 (de) 2002-05-07 2002-05-07 Speicherschaltung mit mehreren Spannungsgeneratoren, Verfahren zur Herstellung und Verfahren zum Betreiben derselben

Country Status (2)

Country Link
US (1) US6868018B2 (de)
DE (1) DE10220354B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010044924B4 (de) 2010-09-10 2021-09-16 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren für diskrete lastadaptive Spannungsregelung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19748031A1 (de) * 1997-03-26 1998-10-08 Mitsubishi Electric Corp Integrierte Halbleiterschaltungsvorrichtung mit einer taktfrequenzinvarianten Spannungsheruntertransformierschaltung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559756A (en) * 1978-10-30 1980-05-06 Fujitsu Ltd Semiconductor device
EP0545266A3 (en) * 1991-11-29 1993-08-04 Nec Corporation Semiconductor integrated circuit
US6288954B1 (en) * 1999-01-19 2001-09-11 Micron Technology, Inc. Integrated circuit having an on-board reference generator
US6775197B2 (en) * 2002-11-27 2004-08-10 Novocell Semiconductor, Inc. Non-volatile memory element integratable with standard CMOS circuitry and related programming methods and embedded memories

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19748031A1 (de) * 1997-03-26 1998-10-08 Mitsubishi Electric Corp Integrierte Halbleiterschaltungsvorrichtung mit einer taktfrequenzinvarianten Spannungsheruntertransformierschaltung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
HSU, L.: Advanced controlling scheme for a DRAM voltage generator system. IEEE Journal of Solid-State Circuits, Vol. 35, Nr. 4, 2000, S. 552-563 *
STORASKA, D. *
WEINFURTNER, O. *
WEINFURTNER, O.; STORASKA, D.; HSU, L.: Advanced controlling scheme for a DRAM voltage generator system. IEEE Journal of Solid-State Circuits, Vol. 35, Nr. 4, 2000, S. 552-563

Also Published As

Publication number Publication date
US6868018B2 (en) 2005-03-15
US20030210592A1 (en) 2003-11-13
DE10220354A1 (de) 2003-12-04

Similar Documents

Publication Publication Date Title
DE69227432T2 (de) Spannungsgenerator für eine Speicher-Anordnung
DE10354535B4 (de) Chipintegrierte Abschlussschaltung, zugehörige Speicheranordnung und zugehöriges Abschlussverfahren
DE3911450C2 (de)
DE4039524C2 (de) Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung
DE4437757C2 (de) Referenzspannungserzeugungsschaltung
DE102006021254B4 (de) Auffrischungssteuerschaltkreis
DE69322751T2 (de) Schmelzverbindungsprogrammierbarer Spannungsabwärtswandler
DE19549532B4 (de) Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion
DE102006050103A1 (de) ZQ-Eichschaltung und Halbleitervorrichtung
DE102007009525B4 (de) Konzept zum Erzeugen eines versorgungsspannungsabhängigen Taktsignals
DE4332452A1 (de) Schaltung und Verfahren zum Halten eines Boost-Signals
DE4037206A1 (de) Quellspannungssteuerschaltkreis
DE102005049232A1 (de) Integrierter Schaltkreis und Verfahren zum Betreiben eines integrierten Schaltkreises
DE69530748T2 (de) Spannungsregler für einen Ausgangstreiber mit verringerter Ausgangsimpedanz
DE10220969A1 (de) Halbleitervorrichtung mit Datenausgabeschaltung mit einstellbarer Ausgangsspannungsschwankung
DE69523547T2 (de) Einstellbare Stromquelle
DE102010016083A1 (de) System und Verfahren zum Regeln einer Stromversorgung
DE4201516C2 (de) Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung
DE10149104A1 (de) Schaltungsanordnung zum Verarbeiten von Daten und Verfahren zum Erkennen eines Betriebszustandes
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE69518616T2 (de) Dynamisch gesteuerte Spannungsreferenzschaltung
DE10335010B4 (de) Interne Spannungsgeneratorschaltung
DE102008024301A1 (de) Integrierte Schaltung und Verfahren zum Erfassen eines Signalflankenübergangs
DE102006026182A1 (de) Vorspannungsgenerator und Verfahren zum automatischen Trimmen einer Vorspannung
DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee