[go: up one dir, main page]

KR920013133A - 출력 디스플레이에 가속화된 수직라인의 기록을 제공하기 위한 vram의 액세스 배열용 방법 및 장치 - Google Patents

출력 디스플레이에 가속화된 수직라인의 기록을 제공하기 위한 vram의 액세스 배열용 방법 및 장치 Download PDF

Info

Publication number
KR920013133A
KR920013133A KR1019910023789A KR910023789A KR920013133A KR 920013133 A KR920013133 A KR 920013133A KR 1019910023789 A KR1019910023789 A KR 1019910023789A KR 910023789 A KR910023789 A KR 910023789A KR 920013133 A KR920013133 A KR 920013133A
Authority
KR
South Korea
Prior art keywords
pixels
banks
frame buffer
pixel
circuit
Prior art date
Application number
KR1019910023789A
Other languages
English (en)
Other versions
KR950010450B1 (ko
Inventor
모패트 구이
Original Assignee
마이클 에이치. 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR920013133A publication Critical patent/KR920013133A/ko
Application granted granted Critical
Publication of KR950010450B1 publication Critical patent/KR950010450B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)
  • Image Generation (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)

Abstract

내용 없음

Description

출력 디스플레이에 가속화된 수직라인의 기록을 제공하기 위한 VRAM의 액세스 배열용 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 출력 디스플레이에 관련된 프레임버퍼내 각 VRAM의 배열을 나타낸 도면, 제4도는 본 발명에 따른 구성에서 픽셀을 표현하기 위해 VRAM이 선택되는 패턴을 나타내는 도면, 제5도는 본 발명에 따라 프레임버퍼내 VRAM에 대한 액세스를 제어하기 위한 회로를 나타내는 블럭도.

Claims (8)

  1. 출력 디스플레이상의 수직라인내에 표현될 각 픽셀이 수평라인내 픽셀의 정상적인 순차패턴을 변환시킴없이 프레임버퍼의 서로 다른 VRAM 뱅크내의 상측에서 하측으로 순차적으로 배열되도록 다중뱅크 프레임버퍼의 랜덤 엑세스포트로의 기록 및 판독용 장치에 있어서, 입력 픽셀 데이타를 다수의 상이한 VRAM 뱅크에 지정시키기 위한 제1교환기회로, 구동신호를 다수의 상이한 VRAM뱅크에 지정시키기 위한 제2교환기회로 및 제1및 제2교환기회로를 제어하기 위해 프레임버퍼에 기록될 각 픽셀의 Y어드레스중 가장 낮은 순서의 비트를 이용하는 수단등으로 이루어진 것을 특징으로 하는 다중 뱅크 프레임 버퍼의 랜덤 액세스 포트로의 기록 및 판독용 장치.
  2. 제1항에 있어서, 표시를 위해 예견된 순서로 디스플레이에 기록된 핀셀정보를 재순서조정하기 위한 수단을 더 포함하는 것을 특징으로 하는 다중뱅크 프레임 버퍼의 랜덤 액세스 포트로의 기록 및 판독용 장치.
  3. 선정된 수의 순차 뱅크내의 수평라인상에 개개의 픽셀을 저장시키도록 배열된 다중 뱅크 프레임 버퍼로의 액세스를 제어하기 위한 회로에 있어서, 선정된 수의 순차뱅크로 픽셀정보를 지정하기 위한 수단 및 수직라인내 선정된 수의 각 픽셀이 서로다른 뱅크에 기록되도록 픽셀정보의 라인어드레스에 따라 저장용으로 선택된 뱅크를 변환시키기 위한 수단등으로 이루어진 것을 특징으로 하는 다중 뱅크 프레임 버퍼로의 액세스 제어용 회로.
  4. 제3항에 있어서, 표시를 위해 예견된 순서로 디스플레이에 기록된 픽셀정보를 재순서조정하기 위한 수단을 더 포함하는 것을 특징으로 하는 다중 뱅크 프레임 버퍼로의 액세스 제어용 회로.
  5. 다중뱅크 프레임 버퍼로의 액세스를 제어하기 위한 회로에 있어서, 픽셀정보를 선정된 수의 순차 뱅크로 지정하기 위한 수단을 이용하는 수단과 관련 컴퓨터 시스템에 의해 사용하기 위해 프레임버퍼로부터 판독된 픽셀정보를 재순서조정하도록 픽셀정보의 라인 어드레스에 따라 저장용으로 선택된 뱅크를 변환시키기 위한 수단등으로 이루어진 것을 특징으로 하는 다중 뱅크 프레임 버퍼로의 액세스 제어용 회로.
  6. 다중 뱅크 프레임 버퍼에 픽셀이 기록되는 속도를 증가시키기 위한 방법에 있어서, 프레임 버퍼내 액세스 될 픽셀의 라인수를 테스트하는 단계와 수직라인내의 인접픽셀이 프레임버퍼의 서로 다른 뱅크내에 저장되도록 픽셀위치의 라인수를 기초로 픽셀용 저장영역을 선택하는 단계로 이루어진 것을 특징으로 하는 다중 뱅크 프레임 버퍼에 픽셀이 기록되는 속도증가 방법.
  7. 제6항에 있어서 액세스를 인접 수직 픽셀위치에 오버랩시키는 단계를 더 포함하는 것을 특징으로 하는 다중 뱅크 프레임 버퍼에 픽셀이 기록되는 속도 증가 방법.
  8. 제6항에 있어서, 픽셀이 프레임 버퍼로 부터 유도 될때 픽셀을 재순서 조정하는 단계를 더 구비하는 것을 특징으로 하는 다중 뱅크 프레임 픽셀이 기록되는 속도증가 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920023454A 1990-12-21 1991-12-21 Jpeg 무손실 코딩장치 및 그 제어방법 KR950010450B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US632,040 1990-12-21
US07/632,040 US5142276A (en) 1990-12-21 1990-12-21 Method and apparatus for arranging access of vram to provide accelerated writing of vertical lines to an output display

Publications (2)

Publication Number Publication Date
KR920013133A true KR920013133A (ko) 1992-07-28
KR950010450B1 KR950010450B1 (ko) 1995-09-18

Family

ID=24533823

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019920023454A KR950010450B1 (ko) 1990-12-21 1991-12-21 Jpeg 무손실 코딩장치 및 그 제어방법
KR1019910023789D KR970011222B1 (ko) 1990-12-21 1991-12-21 비데오 랜덤 액세스 메모리(vram) 액서스 회로 및 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019910023789D KR970011222B1 (ko) 1990-12-21 1991-12-21 비데오 랜덤 액세스 메모리(vram) 액서스 회로 및 방법

Country Status (6)

Country Link
US (1) US5142276A (ko)
EP (1) EP0492939B1 (ko)
JP (1) JP3309253B2 (ko)
KR (2) KR950010450B1 (ko)
CA (1) CA2058250C (ko)
DE (1) DE69122226T2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0416996A (ja) * 1990-05-11 1992-01-21 Mitsubishi Electric Corp ディスプレイ装置
US5389948A (en) * 1992-02-14 1995-02-14 Industrial Technology Research Institute Dithering circuit and method
US5357606A (en) * 1992-02-25 1994-10-18 Apple Computer, Inc. Row interleaved frame buffer
US5390308A (en) * 1992-04-15 1995-02-14 Rambus, Inc. Method and apparatus for address mapping of dynamic random access memory
US5394172A (en) * 1993-03-11 1995-02-28 Micron Semiconductor, Inc. VRAM having isolated array sections for providing write functions that will not affect other array sections
US6091430A (en) * 1993-03-31 2000-07-18 International Business Machines Corporation Simultaneous high resolution display within multiple virtual DOS applications in a data processing system
US5511024A (en) * 1993-06-02 1996-04-23 Rambus, Inc. Dynamic random access memory system
JPH09282136A (ja) * 1996-02-13 1997-10-31 Ricoh Co Ltd データの書込読出方法
EP1019912A2 (en) * 1997-10-10 2000-07-19 Rambus Incorporated Apparatus and method for pipelined memory operations
KR100379323B1 (ko) * 2000-02-29 2003-04-08 삼아약품 주식회사 카테킨을 포함하는 관상동맥 재협착 예방 및 치료용 약학조성물
US6573901B1 (en) 2000-09-25 2003-06-03 Seiko Epson Corporation Video display controller with improved half-frame buffer
US6784889B1 (en) 2000-12-13 2004-08-31 Micron Technology, Inc. Memory system and method for improved utilization of read and write bandwidth of a graphics processing system
US6831649B2 (en) * 2001-02-15 2004-12-14 Sony Corporation Two-dimensional buffer pages using state addressing
US6795079B2 (en) * 2001-02-15 2004-09-21 Sony Corporation Two-dimensional buffer pages
US6803917B2 (en) * 2001-02-15 2004-10-12 Sony Corporation Checkerboard buffer using memory bank alternation
US6765580B2 (en) * 2001-02-15 2004-07-20 Sony Corporation Pixel pages optimized for GLV
US6828977B2 (en) * 2001-02-15 2004-12-07 Sony Corporation Dynamic buffer pages
US6850241B2 (en) * 2001-02-15 2005-02-01 Sony Corporation Swapped pixel pages
US6801204B2 (en) * 2001-02-15 2004-10-05 Sony Corporation, A Japanese Corporation Checkerboard buffer using memory blocks
US6831650B2 (en) * 2001-02-15 2004-12-14 Sony Corporation Checkerboard buffer using sequential memory locations
US6992674B2 (en) * 2001-02-15 2006-01-31 Sony Corporation Checkerboard buffer using two-dimensional buffer pages and using state addressing
US6791557B2 (en) * 2001-02-15 2004-09-14 Sony Corporation Two-dimensional buffer pages using bit-field addressing
US7038691B2 (en) * 2001-02-15 2006-05-02 Sony Corporation Two-dimensional buffer pages using memory bank alternation
US7205993B2 (en) * 2001-02-15 2007-04-17 Sony Corporation Checkerboard buffer using two-dimensional buffer pages and using memory bank alternation
US6831651B2 (en) * 2001-02-15 2004-12-14 Sony Corporation Checkerboard buffer
US7379069B2 (en) * 2001-02-15 2008-05-27 Sony Corporation Checkerboard buffer using two-dimensional buffer pages
US7088369B2 (en) * 2001-02-15 2006-08-08 Sony Corporation Checkerboard buffer using two-dimensional buffer pages and using bit-field addressing
US6765579B2 (en) * 2001-02-15 2004-07-20 Sony Corporation Pixel pages using combined addressing
US6768490B2 (en) * 2001-02-15 2004-07-27 Sony Corporation Checkerboard buffer using more than two memory devices
US20030058368A1 (en) * 2001-09-24 2003-03-27 Mark Champion Image warping using pixel pages
US6965980B2 (en) * 2002-02-14 2005-11-15 Sony Corporation Multi-sequence burst accessing for SDRAM
US6836272B2 (en) * 2002-03-12 2004-12-28 Sun Microsystems, Inc. Frame buffer addressing scheme
US7386651B2 (en) * 2003-07-03 2008-06-10 Broadcom Corporation System, method, and apparatus for efficiently storing macroblocks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114617A (en) * 1977-03-17 1978-10-06 Toshiba Corp Memory unit for picture processing
US4192961A (en) * 1977-10-04 1980-03-11 Gankin Viktor Y Method and catalyst for preparing styrene
US4748442A (en) * 1984-11-09 1988-05-31 Allaire Robert G Visual displaying
US4745407A (en) * 1985-10-30 1988-05-17 Sun Microsystems, Inc. Memory organization apparatus and method
DE69114825T2 (de) * 1990-12-21 1996-08-08 Sun Microsystems Inc Verfahren und Einrichtung zur Erhöhung der Verarbeitungsgeschwindigkeit eines Anzeigesystems mit Doppel-Pufferspeicher.

Also Published As

Publication number Publication date
KR970011222B1 (ko) 1997-07-08
CA2058250A1 (en) 1992-06-22
EP0492939A3 (en) 1993-06-02
KR950010450B1 (ko) 1995-09-18
JP3309253B2 (ja) 2002-07-29
CA2058250C (en) 2003-02-04
US5142276A (en) 1992-08-25
EP0492939A2 (en) 1992-07-01
EP0492939B1 (en) 1996-09-18
DE69122226T2 (de) 1997-02-06
DE69122226D1 (de) 1996-10-24
JPH06180685A (ja) 1994-06-28

Similar Documents

Publication Publication Date Title
KR920013133A (ko) 출력 디스플레이에 가속화된 수직라인의 기록을 제공하기 위한 vram의 액세스 배열용 방법 및 장치
US5587726A (en) Method and apparatus for increasing the speed of operation of a double buffered display system
US4725987A (en) Architecture for a fast frame store using dynamic RAMS
JPS60145595A (ja) 集積回路ランダム・アクセス・メモリ装置
US5585863A (en) Memory organizing and addressing method for digital video images
EP0279228A3 (en) A frame buffer in or for a raster scan video display
GB2095441A (en) A method of storing data and a store therefor
CA2145365A1 (en) Method for Accessing Banks of DRAM
KR950006578A (ko) 고속 카피 수단을 갖는 프레임 버퍼를 구성하기 위한 방법 및 장치
KR940024603A (ko) 영상 데이타 기억 장치 및 방법
KR100417014B1 (ko) 메모리 칩 및 데이터 기억 방법
JPS592079A (ja) 画像記憶装置
US20070030535A1 (en) Data scan system and data scan method using ddr
KR960700490A (ko) 행방향 주소 스트로브 사이클을 갖지않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치(method and apparatus for providing operations affecting a frame buffer without a row adderss strobe cycle)
TW360854B (en) Image processing device
KR970066883A (ko) 최적화된 메모리 공간과 넓은 데이터 입/출력을 구비하는 메모리 및 그것을 이용하는 시스템과 방법
KR950033862A (ko) Ram과의 인터페이스 방법 및 장치
JP3061824B2 (ja) 半導体メモリ
JPS60211690A (ja) メモリ回路
KR100217277B1 (ko) Pdp-tv의 sdram 인터페이스.
JPH05151771A (ja) フレームメモリ装置
KR940025368A (ko) 움직임 보상을 위한 메모리 장치
JPH03500460A (ja) メモリ・スペース・アレイ
KR100217281B1 (ko) Sdram 인터페이스 장치를 이용한 pdp-tv.
JPS6017485A (ja) 画面分割制御装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19911221

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19920801

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19911221

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19961211

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1601 Publication of registration
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19971203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19971203

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 20000701

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20011128

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20021122

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20031120

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20031120

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20051110