[go: up one dir, main page]

KR950033862A - Ram과의 인터페이스 방법 및 장치 - Google Patents

Ram과의 인터페이스 방법 및 장치 Download PDF

Info

Publication number
KR950033862A
KR950033862A KR1019950006173A KR19950006173A KR950033862A KR 950033862 A KR950033862 A KR 950033862A KR 1019950006173 A KR1019950006173 A KR 1019950006173A KR 19950006173 A KR19950006173 A KR 19950006173A KR 950033862 A KR950033862 A KR 950033862A
Authority
KR
South Korea
Prior art keywords
ram
cell
data
address
words
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950006173A
Other languages
English (en)
Other versions
KR100275427B1 (ko
Inventor
마크 존스 안쏘니
윌리엄 위커 패터손 도날드
필립 로빈즈 윌리엄
필립 와이즈 애드리안
로즈메리 핀취 헬렌
윌리엄 소더랜 마틴
Original Assignee
데니스 피셸
디스커비젼 어소우쉬에이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB9405914A external-priority patent/GB9405914D0/en
Priority claimed from GB9415365A external-priority patent/GB9415365D0/en
Priority claimed from GB9415387A external-priority patent/GB9415387D0/en
Priority claimed from GB9415391A external-priority patent/GB9415391D0/en
Priority claimed from GB9503964A external-priority patent/GB2287808B/en
Application filed by 데니스 피셸, 디스커비젼 어소우쉬에이트 filed Critical 데니스 피셸
Publication of KR950033862A publication Critical patent/KR950033862A/ko
Application granted granted Critical
Publication of KR100275427B1 publication Critical patent/KR100275427B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 RAM으로부터 RAM의 소정의 고정 버스트 길이 N보다 M개의 워드를 억세스하는 것을 포함하여 메모리의 어드레싱 및 엑세싱하는 많은 기술들에 관한 것이다. 또한 2차원 영상과 관련된 데이타 워드를 저장 및 검색하기 위하여 동적 랜덤 억세스 메모리(DRAM)를 억세스하는 방법 및 가변 폭 데이타를 어드레싱하는데 사용되는 고정 비트 수를 가지며 폭 정의 필드 및 어드레스 필드를 갖는 고정 폭을 갖는 워드를 제공하는 과정도 또한 개시되어 있다. 또한 프레임 또는 필드로 구성된 인코드된 비디오 데이타의 버퍼링을 제어하는 방법도 개시되어 있다. 이 방법은 입력하는 디코드된 프레임 각각의 화상 번호를 결정하는 단계, 임의의 시간에 예기된 화상 번호를 결정하는 단계 및 그 화상 번호가 프레젠테이션번호상에 또는 그 이후에 있는 경우 버퍼를 준비가 되었다고 표시하는 단계를 포함하고 있다. 마지막으로, 별도의 어드레스 발생기가 RAM인터페이스가 RAM을 어드레스하는데 필요로 하는 어드레스를 발생하는 버스를 RAM에 접속하는 RAM인터페이스를 개시하고 있다. 어드레스 발생기는 2선식 인터페이스를 통하여 RAM인터페이스와 통신한다.

Description

RAM과의 인터페이스 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 싱크로너스 DRAM 억세스 방법을 사용한 장치의 시스템 블럭선도, 제2도는 제1도의 상태머신에 의해 수신된 고레벨 명령과, 그에 의해 발생된 저레벨 명령간의 상호관계를 나타낸 도면, 제3도는 제1도의 DRAM의 구성을 도식적으로 표현한 도면.

Claims (28)

  1. RAM으로부터의 판독 및 그것으로의 기록을 선택적으로 인에이블(enable)및 디스에이블(disable)할 수 있는 인에이블 라인을 포함하는 RAM의 소정의 고정버스트 길이(fixed burst length)N보다 작은 M개의 워드를 상기 RAM으로부터 억세스 하는 방법에 있어서, 상기 RAM으로부터 판독될 또는 그것으로 기록될 N개의 워드를 정렬(order)하는 단계와; M(M은 N보다 작음)개의 워드를 상기 RAM으로부터 판독 또는 그것으로 기록한 때를 결정하는 단계 및 M개의 워드가 상기 RAM으로부터 판독 또는 그것으로 기록한 것을 결정하고 나서 상기 RAM을 디스에이블하는 단계를 구비한 것을 특징으로 하는 RAM억세스 방법.
  2. RAM으로부터의 판독을 선택적으로 인에이블(enable)및 디스에이블(disable)할 수 있는 인에이블 라인을 포함하는 RAM의 소정의 고정버스트 길이(fixed burst length)N보다 작은 M개의 워드를 상기 RAM으로부터 판독하는 방법에 있어서, 상기 RAM으로부터 판독될 N개의 워드를 정렬(order)하는 단계와, M(M은 N보다 작음)개의 워드를 상기 RAM으로부터 판독한 때를 결정하는 단계 및 M개의 워드가 상기 RAM으로부터 판독한 것을 결정하고 나서 상기 RAM을 디스에이블하는 단계를 구비한 것을 특징으로 하는 RAM 판독방법.
  3. RAM으로의 기록을 선택적으로 인에이블(enable)및 디스에이블(disable)할 수 있는 인에이블 라인을 포함하는 RAM의 소정의 고정 버스트 길이(fixed burst length)N보다 작은 M개의 워드를 상기 RAM으로 기록하는 방법에 있어서, 상기 RAM으로 기록될 N개의 워드를 정렬(order)하는 단계와, M(M은 N보다 작음)개의 워드를 상기 RAM으로 기록한 때를 결정하는 단계 및 M개의 워드가 상기 RAM으로 기록한 것을 결정하고 나서 상기 RAM을 디스에이블하는 단계를 구비한 것을 특징으로 하는 RAM 기록방법.
  4. 2차원 영상과 관련된 데이타 워드를 저장 및 검색하기 위해 동적 랜덤 억세스 메모리(DRAM)을 억세스하는 방법에 있어서, 상기 DRAM은 별도의 뱅크를 2개 포함하고 있으며, 상기 각 뱅크는 데이타 워드를 판독 및 기록하기 위하여 페이지 모드로 동작할 수 있으며, 상기 2차원 영상은 2차원 그리드 패턴의 셀로 구성되어 있고, 상기 셀은 MxN 매트릭스의 픽셀을 포함하고 있으며, 상기 워드는 한 페이지 정도의 뱅크를 차지하는 각 셀과 간련되어 있으며, (a)특정 셀과 관련된 모든 데이타가 워드가 그 특정 뱅크의 특정 한 페이지로부터 판독 및 그것으로 기록되도록 각 셀에 2개의 뱅크중 특정 하나를 할당하는 단계로서 상기 셀로의 뱅크의 할당은 각 셀이 동일한 행 또는 동일한 열에도 있는 경계에 있는 셀과 다른 뱅크와 관련되어 있도록 행해지게 되어 있는 할당 단계와, (b)픽셀 매트릭스로 구성되어 있으며 2차원 그리드 패턴을 따라 정렬되지 않았지만 2차원 그리드 패턴내의 셀에서의 픽셀을 따라서 정렬되어 있는 셀과 관련된 데이타 워드를 판독하는 단계를 구비한 것을 특징으로 하는 DRAM 억세스 방법
  5. 제4항에 있어서, 상기 DRAM은 제1 및 제2뱅크를 포함하고 있으며, 상기 비정렬된 셀과 관련된 데이타워드를 판독하는 단(b)가(c)2차원 그리드 패턴내의 어떤 셀이 비정렬된 셀과 관련된 데이타 워드를 포함하고 있는가를 식별하는 단계와, (d)DRAM의 제1뱅크로부터 비정렬된 셀과 관련된 데이타 워드를 포함하고 있는 것으로 식별된 그리드 패턴내의 셀중의 하나와 관련된 데이타 워드를 판독하는 단계와, (e)DRAM의 제2뱅크로부터 비정렬된 셀과 관련된 데이파 워드를 포함하고 있는 것으로 식별된 그리드 패턴내의 셀중의 다른 하나와 관련된 데이타 워드를 판독하는 단계와, (f)비정렬된 셀과 관련된 모든 데이타 워드가 판독될 때까지 단계(d)및 (e)를 반복하는 단계를 구비한 것을 특징으로 하는 RAM 억세스 방법.
  6. 2차원 영상과 관련된 데이타 워드를 저장 및 검색하기 위해 동적 랜덤 억세스 메모리(DRAM)을 억세스하는 방법에 있어서, 상기DRAM은 별도의 뱅크를 2개 포함하고 있으며, 상기 각 뱅크는 데이타 워드를 판독 및 기록하기 위하여 페이지 모드로 동작할 수 있으며, 상기 2차원 영상은 2차원 그리드 패턴의 셀로 구성되어 있고, 상기 셀은 MxN 매트릭스의 픽셀을 포함하고 있으며, 상기 워드는 한 페이지 정도의 뱅크를 차지하는 각 셀과 관련되어 있으며, (a)특정 셀과 관련된 모든 데이타가 워드가 그 특정 뱅크의 특정 한 페이지로부터 판독 및 그것으로 기록되도록 각 셀의 2개의 뱅크중 특정 하나를 할당하는 단계로서 상기 셀로의 뱅크의 할당은 각 셀이 동일한 행 또는 동일한 열에도 있는 경계에 있는 셀과 다른 뱅크와 관련되어 있도록 행해지게 되어 있는 할당 단계와, (b) MxN 픽셀 메트릭스로 구성되어 있으며 2차원 그리드 패턴을 따라 정렬되지 않았지만 2차원 그리드 패턴내의 셀에서의 픽셀을 따라서 정렬되어 있는 셀과 관련된 데이타 워드를 판독하는 단계를 구비한 것을 특징으로 하는 DRAM 억세스 방법
  7. 제6항에 있어서, 상기 DRAM은 상기 제1 및 제2뱅크를 포함하고 있으며, 상기 비정렬된 셀과 관련된 데이타 워드를 판독하는 단계(b)가 (c)DRAM의 제1뱅크로부터 비정렬된 셀과 관련된 데이타 워드를 포함하고 있는 그리드 패턴내의 셀중의 하나와 관련된 데이타 워드를 판독하는 단계와, (d)DRAM의 제2뱅크로부터 비정렬된 셀과 관련된 데이타 워드를 포함하고 있는 그리드 패턴내의 셀중의 다른 하나와 관련된 데이타 워드를 판독하는 단계와, (e)비정렬된 셀과 관련된 모든 데이타 워드가 판독될 때까지 단계(c)및 (d)를 반복하는 단계를 구비한 것을 특징으로 하는 DRAM억세스 방법.
  8. 제6항에 있어서, 상기 DRAM은 상기 제1 및 제2뱅크를 포함하고 있으며, 상기 비정렬된 셀과 관련된 데이타 워드를 판독하는 단계(b)가 (d)소정의 셀의 순서로 비정렬된 셀과 관련된 데이타 워드를 포함하는 그리드 패턴으로된 각 셀과 관련된 데이타 워드를 판독하는 단계를 포함하고 있으며, 상기 소정의 셀의 순서는 그 결과 계속되는 셀들로부터 판독된 데이타 워드가 그대로 교대로 있는 뱅크로부터 판독되게 되는 것을 특징으로 하는 RAM 기록방법.
  9. 제8항에 있어서, 상기 소정의 순서는 비정렬된 셀과 관련된 데이타 워드를 포함하는 그리드 패턴으로된 셀의 시계방향 회전인 것을 특징으로 하는 RAM기록 방법.
  10. 제8항에 있어서, 상기 소정의 순서는 비정렬된 셀과 관련된 데이타 워드를 포함하는 그리드 패턴으로된 셀의 반시계 방향 회전인 것을 특징으로 하는 RAM기록방법.
  11. 제6항에 있어서, 상기 DRAM은 상기 제1 및 제2뱅크롤 포함하고 있으며, 상기 비정렬된 셀과 관련된 데이타 워드를 판독하는 단계(b)가 (c)2차원 그리드 패턴내의 어떤 셀이 비정렬된 셀과 관련된 데이타 워드를 포함하고 있는가를 식별하는 단계와, (d)DRAM은 제1뱅크로부터 비정렬된 셀과 관련된 데이타 워드를 포함하고 있는 것으로 식별된 그리드 패턴내의 셀중의 하나와 관련된 데이타 워드를 판독하는 단계와, (e)DRAM의 제2뱅크로부터 비정렬된 셀과 관련된 데이타 워드를 포함하고 있는 것으로 식별된 그리드 패턴내의 셀중의 다른 하나와 관련된 데이타 워드를 판독하는 단계와, (f)비정렬된 셀과 관련된 모든 데이타 워드가 판독될때까지 단계(d) 및 (e)를 반복하는 단계를 구비한 것을 특징으로 하는 DRAM 억세스 방법.
  12. 제6항에 있어서, 상기 DRAM 은 제1 및 제2뱅크를 포함하고 있으며, 상기 비정렬된 셀과 관련된 데이타 워드를 판독하는 단계(b)가 (c)2차원 그리드 패턴내의 어떤 셀이 비정렬된 셀과 관련된 데이타 워드를 포함하고 있는가를 식별하는 단계와, (d)소정의 셀의 순서로 비정렬된 셀과 관련된 데이타 워드를 포함하는 것으로 식별된 그리드 패턴으로된 각 셀과 관련된 데이타 워드를 판독하는 단계를 포함하고 있으며, 상기 소정의 셀의 순서는 그 결과 계속되는 셀들로부터 판독된 데이타 워드가 교대로 있는 뱅크로부터 판독되게 되는 것을 특징으로 하는 DRAM 억세스 방법.
  13. 제12항에 있어서, 상기 소정의 순서는 비정렬된 셀과 관련된 데이타 워드를 포함하는 것으로 식별된 그리드 패턴으로된 셀의 시계 방향 회전인 것을 특징으로 하는 DRAM 억세스 방법.
  14. 제12항에 있어서, 상기 소정의 순서는 비정렬된 셀과 관련된 데이타 워드를 포함하는 것으로 식별된 그리드 패턴으로된 셀의 반시계 방향 회전인 것을 특징으로 하는 DRAM 억세스 방법.
  15. 메모리 어드레싱 방법에 있어서, 가변 폭 데이타를 어드레싱하는데 사용되는 소정의 고정 비트수를 갖는 고정 폭 워드를 제공하는 단계와, 폭 정의 필드 및 어드레스 필드를 갖는 고정 폭 워드를 정의하는 단계와, 폭 정의 필드에 종료 마커로서 역할을 하는 적어도 한 비트를 제공하는 단계와, 데이타의 어드레스를 정의하는 복수의 비트를 갖는 어드레스 필드를 정의하는 단계와, 가변 폭 데이타의 크기에 역비례 관계로 어드레스 필드내의 비트의 크기를 변경시키는 단계와, 가변 폭 데이타의 크기에 정비례 관계로 폭 정의 필드내의 비트의 수를 변경시키는 단계 및 폭 정의 필드 및 어드레스 필드의 폭을 변경시키는 동안에 가변 폭 데이타를 어드레싱 하기 위한 고정 폭 워드를 유지시키는 단계를 구비한 것을 특징으로 하는 메모리 어드레싱 방법.
  16. 메모리 어드레싱 벙법에 있어서, 데이타를 어드레싱하는데 사용되는 소정의 고정 비트수를 갖는 고정 폭 워드를 제공하는 단계와, 어드레스 필드와 교체 필드를 갖는 고정 폭 워드를 정의하는 단계와, 데이타의 어드레스를 정의하는 복수의 비트를 갖는 어드레스 필드를 정의하는 단계와, 적어도 하나의 교체 비트를 갖는 가변 폭 교체 필드를 정의하는 단계로서 이 교체 필드는 어드레스 필드와 교체 필드사이에서 종료 마커로서 역할을 하는 적어도 하나의 비트를 가지게 되는 단계와, 별도의 어드레싱 소스로부터의 교체 비트를 나타내기 위하여 교체 필드를 사용하는 단계 및 어드레스 필드의 폭과 교체 필드의 폭을 역으로 변경시키는 동안 가변폭 데이타를 어드레싱하기 위해서 고정 폭 워드를 유지시키는 단계를 구비한 것을 특징으로 하는 메모리 어드레싱 방법.
  17. 메모리내의 가변 폭 데이타의 어드레싱 방법에 있어서, 소정의 폭의 워드를 가지며 부분 워드로 구성되어 있는 메모리를 제공하는 단계와, 최하위 비트 자리맞춤에 억세스되도록 부분 워드를 회전시키는 단계와, 억세스된 워드가 부분 워드로서 인식되도록 워드의 나머지 부분을 확장시키는 단계와, 워드의 나머지 부분을 복원하는 단계 및 부분 워드가 원래의 위치로 복원될 때까지 워드를 회전시키는 단계를 구비한 것을 특징으로 하는 메모리내의 가변 폭 데이타의 어드레싱 방법.
  18. 프레임으로 구성된 인코드된 비디오 데이타의 버퍼링을 제어하는 방법에 있어서, 프레임의 화상 번호를 결정하는 단계와, 프레임의 소망의 프레젠테이션 번호를 결정하는 단계 및 화상번호가 소망의 프레젠테이션 번호상에 있거나 그 이후에 있는 경우 버퍼가 준비되어 있다고 표시하는 단계를 구비한 것을 특징으로 하는 비디오 데이타 버퍼링 제어 방법.
  19. 버스를 RAM에 접속하는 RAM 인터페이스에 있어서, 복수의 데이타 워드를 버스로부터 수신하여 이 수신된 데이타 워드를 버퍼링하는 수단과, 복수의 데이타 워드와 관련된 어드레스를 버스로부터 수신하는 수단과, 버퍼링된 데이타 워드가 기록될 RAM에서의 수신된 어드레스로부터 도출된 일련의 어드레스를 발생하는 수단 및 발생된 어드레스에서 RAM으로 버퍼링된 데이타 워드를 기록하는 수단을 구비한 것을 특징으로 하는 RAM 인터페이스.
  20. 제19항에 있어서, 데이타 워드 수신 및 버퍼링 수단은 스윙 버퍼를 포함하는 것을 특징으로 하는 RAM 인터페이스.
  21. 제19항에 있어서, 상기 RAM은 페이지 어드레싱 모드로 동작하며 어드레스 발생 수단은 수신된 어드레스에 근거하여 행 어드레스를 발생하는 수단 및 열 어드레스를 발생하는 수단을 포함하고 있는 것을 특징으로 하는 RAM 인터페이스.
  22. 제21항에 있어서, RAM은 DRAM이고, 버스는 2선식 인터페이스를 포함하고 있으며, 데이타 워드 수신 및 버퍼링 수단은 2선식 인터페이스를 포함하고 있으며, 어드레스 수신 수단은 2선식 인터페이스를 포함하고 있으며, 복수의 데이타 워드는 토큰의 형태로 되어 있으며 수신된 어드레스는 토큰의 형태로 되어 있는 것을 특징으로 하는 RAM 인터페이스.
  23. 제19항에 있어서, 데이타 워드 수신 수단이 복수의 데이타 워드를 수신 및 버퍼링하였는지의 여부를 결정하는 수단을 더 구비한 것을 특징으로 하는 RAM 인터페이스.
  24. 버스를 RAM에 접속시키는 RAM인터페이스에 있어서, 소정의 어드레스에서 RAM에 저장된 복수의 데이타 워드와, 버스로부터 복수의 데이타 워드와 관련된 RAM 어드레스를 수신하기 위한 수단과, RAM내의 복수의 데이타 워드를 어드레싱하기 위하여 수신된 어드레스로부터 도출된 일련의 RAM 어드레스를 발생하는 수단과, RAM으로부터 판독된 데이타 워드를 버퍼링하는 수단 및 어드레스 발생 수단에 의해 발생된 일련의 RAM 어드레스를 사용하여 복수의 데이타 워드를 RAM으로부터 판독하여 이 데이타 워드를 버퍼 수단에 기록하는 수단을 구비한 것을 특징으로 하는 RAM 인터페이스.
  25. 제23항에 있어서, 데이타 워드 버퍼링 수단은 스윙 버퍼를 포함하고 있는 것을 특징으로 하는 RAM 인터페이스.
  26. 제23항에 있어서, RAM은 페이지 어드레싱 모드로 동작하며 어드레스 발생 수단은 수신된 어드레스에 근거하여 행 어드레스를 발생하는 수단 및 열 어드레스를 발생하는 수단을 포함하고 있는 것을 특징으로 하는 RAM 인터페이스.
  27. 제26항에 있어서, RAM은 DRAM이고, 버스는 2선식 인터페이스를 포함하고 있으며, 데이타 워드 버퍼링 수단은 2선식 인터페이스를 포함하고 있으며, 어드레스 수신 수단은 2선식 인터페이스를 포함하고 있으며, 수신된 어드레스는 토큰의 형태로 되어 있는 것을 특징으로 하는 RAM 인터페이스.
  28. 제24항에 있어서, 데이타 워드 수신 수단이 복수의 데이타 워드를 수신 및 버퍼링하였는지의 여부를 결정하는 수단을 더 구비한 것을 특징으로 하는 RAM 인터페이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006173A 1994-03-24 1995-03-23 Ram과의 인터페이스 방법 및 장치 Expired - Lifetime KR100275427B1 (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
GB9405914A GB9405914D0 (en) 1994-03-24 1994-03-24 Video decompression
GB9405914.4 1994-03-24
GB9415365A GB9415365D0 (en) 1994-07-29 1994-07-29 Method for accessing ram
GB9415387A GB9415387D0 (en) 1994-07-29 1994-07-29 Method and apparatus for addressing memory
GB9415391A GB9415391D0 (en) 1994-07-29 1994-07-29 Method for accessing banks of dram
GB9415387.1 1995-02-28
GB9415365.7 1995-02-28
GB9503964A GB2287808B (en) 1994-03-24 1995-02-28 Method and apparatus for interfacing with ram
GB9415391.3 1995-02-28
GB9503964 1995-02-28
GB9503964.0 1995-02-28

Publications (2)

Publication Number Publication Date
KR950033862A true KR950033862A (ko) 1995-12-26
KR100275427B1 KR100275427B1 (ko) 2000-12-15

Family

ID=27517238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006173A Expired - Lifetime KR100275427B1 (ko) 1994-03-24 1995-03-23 Ram과의 인터페이스 방법 및 장치

Country Status (2)

Country Link
JP (6) JPH0855060A (ko)
KR (1) KR100275427B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447134B1 (ko) * 1996-12-28 2006-02-28 엘지전자 주식회사 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442296B1 (ko) * 2002-03-13 2004-07-30 주식회사 하이닉스반도체 반화소 움직임 보상을 위한 프레임 메모리 할당방법
US7469068B2 (en) 2004-05-27 2008-12-23 Seiko Epson Corporation Method and apparatus for dimensionally transforming an image without a line buffer
KR20180058456A (ko) 2016-11-24 2018-06-01 삼성전자주식회사 메모리를 관리하는 방법 및 장치.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447134B1 (ko) * 1996-12-28 2006-02-28 엘지전자 주식회사 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러

Also Published As

Publication number Publication date
JPH0855060A (ja) 1996-02-27
JP2001128108A (ja) 2001-05-11
JPH08202614A (ja) 1996-08-09
KR100275427B1 (ko) 2000-12-15
JPH08179983A (ja) 1996-07-12
JPH08179984A (ja) 1996-07-12
JP3741464B2 (ja) 2006-02-01
JPH08241066A (ja) 1996-09-17

Similar Documents

Publication Publication Date Title
KR100817057B1 (ko) 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템
KR920013133A (ko) 출력 디스플레이에 가속화된 수직라인의 기록을 제공하기 위한 vram의 액세스 배열용 방법 및 장치
KR950027625A (ko) 화상 데이타의 고속 리라이트가 가능한 반도체 집적회로 장치와 그것을 이용한 화상 데이타 처리시스템
US6018354A (en) Method for accessing banks of DRAM
GB2095441A (en) A method of storing data and a store therefor
JPH0141994B2 (ko)
TW330273B (en) The image-processing device and method for mapping image memory
KR940024603A (ko) 영상 데이타 기억 장치 및 방법
JP2004326745A (ja) 映像データ処理システム及び映像データ読み出し／書き込み方法
US6560686B1 (en) Memory device with variable bank partition architecture
JPH0696196A (ja) 全回転ケース中での高速ページモードの使用
KR950033862A (ko) Ram과의 인터페이스 방법 및 장치
KR100417014B1 (ko) 메모리 칩 및 데이터 기억 방법
US20070030535A1 (en) Data scan system and data scan method using ddr
JPS592079A (ja) 画像記憶装置
TW360854B (en) Image processing device
JP3151788B2 (ja) 矩形原画像の回転方法
US6680736B1 (en) Graphic display systems having paired memory arrays therein that can be row accessed with 2(2n) degrees of freedom
KR970706577A (ko) 메모리 시스템내의 페이지 액세스 및 블록전송을 개선하는 회로, 시스템 및 방법(circuits, systems and methods for improving page accesses and block transfers in a memory system)
JP2633251B2 (ja) 画像メモリ素子
JP4506256B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
US6947100B1 (en) High speed video frame buffer
JP4735008B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JPS61154362A (ja) 画像記憶装置
KR960011710A (ko) Dram/vram 메인 메모리의 블록/플래시 기입 기능을 위한 다중 데이타 레지스터 및 번지 지정 기술

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950323

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971021

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19950323

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000324

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000822

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000921

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000922

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030909

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040915

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050915

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060918

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070917

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080721

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090716

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100827

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20110830

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20120830

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20130830

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20140828

Start annual number: 15

End annual number: 15

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20150923

Termination category: Expiration of duration