[go: up one dir, main page]

KR920008675Y1 - 평판 디스플레이용 박막 트랜지스터 - Google Patents

평판 디스플레이용 박막 트랜지스터 Download PDF

Info

Publication number
KR920008675Y1
KR920008675Y1 KR2019890021037U KR890021037U KR920008675Y1 KR 920008675 Y1 KR920008675 Y1 KR 920008675Y1 KR 2019890021037 U KR2019890021037 U KR 2019890021037U KR 890021037 U KR890021037 U KR 890021037U KR 920008675 Y1 KR920008675 Y1 KR 920008675Y1
Authority
KR
South Korea
Prior art keywords
thin film
electrode
source electrode
flat panel
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR2019890021037U
Other languages
English (en)
Other versions
KR910013027U (ko
Inventor
최광수
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR2019890021037U priority Critical patent/KR920008675Y1/ko
Priority to US07/527,270 priority patent/US5049952A/en
Priority to JP1990089392U priority patent/JPH0390439U/ja
Publication of KR910013027U publication Critical patent/KR910013027U/ko
Application granted granted Critical
Publication of KR920008675Y1 publication Critical patent/KR920008675Y1/ko
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음.

Description

평판 디스플레이용 박막 트랜지스터
제1도는 본 고안의 박막트랜지스터의 평면도.
제2도는 종래의 박막트랜지스터의 평면도.
제3도는 일반적인 박막트랜지스터의 구조를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 비정질 실리콘층 2 : 게이트전극
5 : 화소전극 6 : 소오스 전극
7 : 드레인 전극 61 : 제1소오스전극
62 : 제2소오스전극
본 고안은 평판 디스플레이용 박막트랜지스터에 관한 것으로서, 더욱 상세하게는 소오스전극이 비정질 실리콘층 위를 지나갈때 즉, 트랜지스터 부분을 지나갈때 한 전극을 두 전극으로 나누어줌으로써 크로스 오버 접촉시 재생이 가능하도록 하는 평판 디스플레이용 박막트랜지스터에 관한 것이다.
일반적으로 평판 디스플레이 장치에서 스위칭소자로서 저전압, 저소비전력, 경량, 박형 및 고화질을 실현할 수 있다는 장점때문에 이용되고 있는 박막트랜지스터는 제3도와 같이 형성되어 있는바, 이를 간단히 설명하면 다음과 같다.
즉, 박막트랜지스터의 구조는 제3도와 같은 단면을 가지고 있는데, 그 제조공정을 살펴보면, 제1의 금속박막인 크롬(Cr)으로 유리기판(1)위에 게이트전극(2)을 형성한후, 게이트 절연층(3)인 a-Si : N막과 반도체층(4)인 a-Si : H막, 오믹층(5)인 n+a-Si : H 막등을 화학반응기상장치(PECVD)로 연속 증착한다.
상기 과정을 이어서 반도체층(4)인 a-Si : H 막과 오믹층(5)인 n+a-Si : H 막을 사진식각술(photo lithography)을 이용하여 활성영역 패턴을 형성한 뒤 소오스 전극(6)과 게이트 전극(2)의 접촉을 위해 비어홀을 형성한다.
다음은 제2의 금속 박막인 알루미늄(Al)으로 소오스전극(6)과 드레인전극(7)을 만든다.
그리고, 소오스전극(6)과 드레인전극(7)을 형성한후, 소오스전극(6)과 드레인전극(7) 사이의 채널 부분에 남아있는 오믹층(5)인 n+a-Si : H 막을 건식에칭으로 제거하여 박막트랜지스터를 제작한다.
제2도는 종래의 박막트랜지스터의 평면도를 나타낸 것으로서, 비정질 실리콘층(4) 위에 게이트전극(2)과 소오스전극(6)이 교차되어 형성되고, 게이트전극(2)과 연결되어 있는 드레인전극(7)이 게이트전극(2) 하부에 형성되며, 드레인전극(7)에는 화소전극(8)이 연결되어 구성되었다.
그러나, 게이트전극과 소오스전극과의 교차지점에서 크로스오버(Crossover)접촉이 되면 게이트 한라인과 소오스 한라인(교차되는 라인)이 전부 사용되지 못하므로 제조수율이 저하되는 문제점이 있었다.
본 고안은 상기한 바와 같은 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 고안의 목적은 소오스전극이 비정질 실리콘층 위를 지나갈때 즉, 트랜지스터 부분을 지나갈때 한 전극을 두 전극으로 분리시킴으로써 한 라인에 크로스오버 접촉이 발생하여도 다른 라인은 계속 연결되어 기판 구동이 가능하도록 하는 평판 디스플레이용 박막트랜지스터를 제공하는데 있다.
상기한 바와 같은 목적을 달성하기 위하여 본 고안은, 비정질 실리콘층 위에 게이트전극과 소오스전극이 교차되어 형성되고, 게이트 전극과 연결되어 있는 드레인 전극에 화소전극이 연결되어 구성된 평판 디스플레이용 박막트랜지스터에 있어서, 상기한 다소오스 전극을 2개의 소오스 전극 즉, 제1소오스 전극, 제2소오스 전극으로 분리시켜 구성되는 것을 특징으로 하는 평판 디스플레이용 박막 트랜지스터를 제공한다.
이하 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도(a)는 본 고안의 평판 디스플레이용 박막 트랜지스터의 평면도를 나타낸 것으로서, 비정질 실리콘층(11) 위에 게이트전극(12)과 소오스전극(16)이 교차되어 형성되고, 상기 소오스전극(16)은 2개의 소오스전극 즉, 제1소오스전극(161), 제2소오스전극(162)으로 분리되어 있으며, 게이트전극(12)에 드레인 전극(17)이 연결되어 있고, 드레인 전극(17)에는 화소전극(15)이 연결되어 구성된다.
상기 평면도의 A-A'라인을 따라 취해진 단면 형상은 제1도(b)에 도시되었으며 동일 구성요소에는 동일부호가 할당되었다. 단면도에서 나타난 것중 10은 유리기판, 14는 게이트 절연층이며, 13은 오믹층이다.
제1도(b)에서 보듯이 소오스 전극(16)이 2개로 분리된 것이 나타나 있으나 전기적으로 동일한 신호가 흐른다.
이와 같이 구성된 본 발명 장치의 동작은 다음과 같다.
소오스 전극(16)으로 전압이 인가되면, 전압은 제1소오스 전극(161)과 제2소오스 전극(162)을 통과하게 되는데 이때, 게이트 전극(12)과 소오스 전극(16)과의 교차지점에서 크로스 오버 접촉이 나면 즉, 2개로 분리된 제1소오스 전극(161), 제2소오스 전극(162) 중에서 제2소오스 전극(162)에 크로스 오버 접촉이 나면 제2소오스 전극(162)을 단선시킨다.
제2소오스전극(162)이 단선되어도 제1소오스전극(161)은 계속 연결되어 있으므로 기판 구동이 가능해 지게 된다. 또한, 최악의 경우에는 한개의 박막트랜지스터만 오프 오프시키더라도 디스플레이 상에는 전혀 문제가 없게 된다.
상기와 같이 본 고안에 의하면, 소오스전극을 2개로 분리시켜 크로스오버 접촉이 발생했을 경우에 크로스오버 접촉 부분을 단선시켜도 다른 소오스전극은 계속 연결되어 있어므로 기판 구동이 가능하고, 크로스오버 접촉으로 불량요인은 80%이상 방지할 수 있으며, 크로스오버 접촉이 소오스전극을 재생시킴으로써 기판을 재생시킬 수 있는 효과가 있다.

Claims (1)

  1. 비정질 실리콘층(11) 위에 게이트전극(12)과 소오스전극(16)이 교차되어 형성되고, 게이트전극(12)과 연결되어 있는 드레인전극(17)에 화소전극(15)이 연결되어 구성된 평판 디스플레이용 박막트랜지스터에 있어서, 상기한 소오스 전극(16)을 상기 게이트 전극(12)과 교차되는 부분에서 제1소오스 전극(161)과 제2소오스전극(162)의 2개의 소오스 전극으로 분리시켜 구성되는 것을 특징으로 하는 평판 디스플레이용 박막트랜지스터.
KR2019890021037U 1989-12-30 1989-12-30 평판 디스플레이용 박막 트랜지스터 Expired KR920008675Y1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR2019890021037U KR920008675Y1 (ko) 1989-12-30 1989-12-30 평판 디스플레이용 박막 트랜지스터
US07/527,270 US5049952A (en) 1989-12-30 1990-05-23 Thin film transistor for use in a flat plate display
JP1990089392U JPH0390439U (ko) 1989-12-30 1990-08-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890021037U KR920008675Y1 (ko) 1989-12-30 1989-12-30 평판 디스플레이용 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR910013027U KR910013027U (ko) 1991-07-30
KR920008675Y1 true KR920008675Y1 (ko) 1992-12-12

Family

ID=19294919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890021037U Expired KR920008675Y1 (ko) 1989-12-30 1989-12-30 평판 디스플레이용 박막 트랜지스터

Country Status (3)

Country Link
US (1) US5049952A (ko)
JP (1) JPH0390439U (ko)
KR (1) KR920008675Y1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247194A (en) * 1991-05-24 1993-09-21 Samsung Electronics Co., Ltd. Thin film transistor with an increased switching rate
US5466953A (en) * 1993-05-28 1995-11-14 Santa Barbara Research Center Denuded zone field effect photoconductive detector
KR0149311B1 (ko) * 1995-07-28 1998-10-15 김광호 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
KR100495794B1 (ko) 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
KR100333980B1 (ko) * 1999-04-13 2002-04-24 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2010110602A (ja) * 2008-11-07 2010-05-20 Yoshihiko Ikeda 有孔指圧具
CN101847640B (zh) * 2009-03-27 2011-12-28 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170261A (ja) * 1984-02-14 1985-09-03 Fujitsu Ltd 薄膜トランジスタの構成方法
JPS60213062A (ja) * 1984-04-09 1985-10-25 Hosiden Electronics Co Ltd 薄膜トランジスタの製造方法
JPH0740101B2 (ja) * 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
JPS61249078A (ja) * 1985-04-27 1986-11-06 シャープ株式会社 マトリクス型表示装置
JPH06103372B2 (ja) * 1985-05-16 1994-12-14 旭硝子株式会社 薄膜能動素子基板
US4803536A (en) * 1986-10-24 1989-02-07 Xerox Corporation Electrostatic discharge protection network for large area transducer arrays
JPH0691252B2 (ja) * 1986-11-27 1994-11-14 日本電気株式会社 薄膜トランジスタアレイ
JPS6482674A (en) * 1987-09-25 1989-03-28 Casio Computer Co Ltd Thin film transistor
JP2516030B2 (ja) * 1987-09-09 1996-07-10 セイコーエプソン株式会社 薄膜トランジスタ

Also Published As

Publication number Publication date
JPH0390439U (ko) 1991-09-13
US5049952A (en) 1991-09-17
KR910013027U (ko) 1991-07-30

Similar Documents

Publication Publication Date Title
KR100266189B1 (ko) 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
KR100316036B1 (ko) 횡방향전계형액티브매트릭스액정디스플레이장치및그제조방법
KR100223158B1 (ko) 액티브매트릭스기판 및 그 제조방법
KR970066697A (ko) 액티브 매트릭스형 액정 디스플레이 장치 및 그의 제조 방법
JPH1068971A (ja) アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示装置の製造方法
KR900002110A (ko) 액티브 매트릭스 패널의 제조 방법
JP4238960B2 (ja) 薄膜トランジスタの製造方法
US5130772A (en) Thin film transistor with a thin layer of silicon nitride
JP2727562B2 (ja) 表示装置
JP2004515045A (ja) 透明導電層の導電率の増大方法
KR920008675Y1 (ko) 평판 디스플레이용 박막 트랜지스터
US5796449A (en) Active matrix liquid crystal display with one repair line above protective layer and one below
US7656467B2 (en) Liquid crystal display and fabricating method thereof
KR100192373B1 (ko) 액정표시장치의 구조
US5546207A (en) Liquid crystal display device and method for fabricating the same
KR20030095216A (ko) 액정표시장치
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
JP2877363B2 (ja) 薄膜トランジスタの製造方法
JPH0570825B2 (ko)
KR910002291Y1 (ko) 액티브 매트릭스 액정 표시소자
KR970010682B1 (ko) 3개의 마스크를 이용한 트랜지스터 구조
JPS63119256A (ja) アクテイブマトリクス基板の製造方法
JP2506211B2 (ja) 薄膜トランジスタ
KR920008676Y1 (ko) 박막 트랜지스터
KR100186557B1 (ko) 티에프티-엘씨디 제조방법

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19891230

A201 Request for examination
UA0201 Request for examination

Patent event date: 19900123

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

Patent event date: 19891230

Patent event code: UA02011R01I

Comment text: Application for Utility Model Registration

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19920720

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19921111

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19930303

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19930413

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19930412

UR1001 Payment of annual fee

Payment date: 19951212

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19961126

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19970828

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19981124

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 19991112

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20001120

Year of fee payment: 9

UR1001 Payment of annual fee

Payment date: 20001120

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee