[go: up one dir, main page]

KR910020740A - 반도체기억장치 - Google Patents

반도체기억장치 Download PDF

Info

Publication number
KR910020740A
KR910020740A KR1019910007837A KR910007837A KR910020740A KR 910020740 A KR910020740 A KR 910020740A KR 1019910007837 A KR1019910007837 A KR 1019910007837A KR 910007837 A KR910007837 A KR 910007837A KR 910020740 A KR910020740 A KR 910020740A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor memory
channel region
floating gate
control gate
Prior art date
Application number
KR1019910007837A
Other languages
English (en)
Inventor
마사미츠 야하타
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910020740A publication Critical patent/KR910020740A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6892—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 및 제2도는 본 발명에 따른 제1실시예 및 제2실시예의 일부를 나타낸 단면도.

Claims (3)

  1. 제1도전형의 반도체기판(1)의 표면에 챈널영역을 협지하여 소오스영역(2) 및 드레인영역(3)을 형성하고, 상기 챈널영역의 윗쪽에 제1절연막(4)을 매개하여 부유게이트(5)를 형성하며, 그 부유게이트(5)의 위쪽에 제2절연막(6)을 매개하여 제1제어게이트(7)를 형성한 복수개의 기억소자를 갖춘 반도체기억장치에 있어서, 상기 챈널영역중의 상기 소오스영역(2)측의 위쪽에 제3절연막(8)을 매개하여 상기 제1제어게이트(7)와 전기적으로 도통하는 제2제어게이트(7a)를 형성함으로써 선택트랜지스터를 형성하고, 상기 챈널영역중의 상기 제2제어게이트(7a)의 아랫부분을 제1도전형의 층(11)으로 하고, 상기 부유게이트(5)의 아랫부분을 제2도전형의 층(11)으로 한 것을 특징으로 하는 반도체기억장치.
  2. 제1항에 있어서, 상기 제2도전형의 층(10)의 불순물농도가 상기 부유 게이트(5)에 전하가 축적될 때에 제1도전형으로 반전되는 농도로 설정되도록 된 것을 특징으로 하는 반도체기억장치.
  3. 제2항에 있어서, 상기 제1및 제2도전형의 층(11,10)의 하층(9)이 제1도전형의 층(11)과 동종으로 고농도로 설정되도록 된 것을 특징으로 하는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910007837A 1990-05-15 1991-05-15 반도체기억장치 KR910020740A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02-124742 1990-05-15
JP2124742A JPH0424969A (ja) 1990-05-15 1990-05-15 半導体記憶装置

Publications (1)

Publication Number Publication Date
KR910020740A true KR910020740A (ko) 1991-12-20

Family

ID=14892991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007837A KR910020740A (ko) 1990-05-15 1991-05-15 반도체기억장치

Country Status (3)

Country Link
EP (1) EP0457311A3 (ko)
JP (1) JPH0424969A (ko)
KR (1) KR910020740A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231299A (en) * 1992-03-24 1993-07-27 International Business Machines Corporation Structure and fabrication method for EEPROM memory cell with selective channel implants
GB2355337B (en) 1999-10-12 2004-04-14 Applied Materials Inc Ion implanter and beam stop therefor
JP2004186452A (ja) * 2002-12-04 2004-07-02 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP2004303918A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP5476665B2 (ja) * 2007-04-02 2014-04-23 株式会社デンソー 不揮発性半導体記憶装置及びそのデータ書き換え方法
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP2010062594A (ja) * 2009-12-18 2010-03-18 Renesas Technology Corp 不揮発性半導体記憶装置
JP5259644B2 (ja) * 2010-04-12 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US8785307B2 (en) * 2012-08-23 2014-07-22 Silicon Storage Technology, Inc. Method of forming a memory cell by reducing diffusion of dopants under a gate
US9466732B2 (en) * 2012-08-23 2016-10-11 Silicon Storage Technology, Inc. Split-gate memory cell with depletion-mode floating gate channel, and method of making same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1209227B (it) * 1980-06-04 1989-07-16 Sgs Microelettronica Spa Cella di memoria non volatile a 'gate' flottante elettricamente alterabile.
GB2200795B (en) * 1987-02-02 1990-10-03 Intel Corp Eprom cell with integral select transistor
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices

Also Published As

Publication number Publication date
JPH0424969A (ja) 1992-01-28
EP0457311A3 (en) 1993-12-15
EP0457311A2 (en) 1991-11-21

Similar Documents

Publication Publication Date Title
KR840001392A (ko) 절연 게이트형 전계효과 트랜지스터(Insulated gate field effect transistor)
KR850004875A (ko) 반도체 메모리 장치
KR870005464A (ko) 반도체장치
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR940010352A (ko) 반도체기억장치
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
KR950015763A (ko) 불휘발성 반도체기억장치
KR910017674A (ko) 박막 트랜지스터
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR910003661A (ko) 불휘발성 반도체장치
KR910019235A (ko) 반도체기억장치
KR900004022A (ko) 불휘발성 반도체 기억장치
KR920000145A (ko) 반도체 메모리
KR900013652A (ko) 감소된 온 저항을 가진 soi구조의 고전압 반도체 장치
KR910020740A (ko) 반도체기억장치
KR920022534A (ko) 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법
KR950021714A (ko) 박막트랜지스터를 갖는 반도체장치와 그의 제조방법
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
KR890017769A (ko) 반도체 장치 및 제조방법
KR920005280A (ko) Mos형 반도체장치
KR850005169A (ko) 우물영역을 갖는 반도체기판상에 형성되는 mis형 반도체장치
KR920017249A (ko) 스택형 캐패시터를 구비하는 반도체 메모리 장치
KR900017104A (ko) Mos형 전계효과트랜지스터
KR870004529A (ko) 반도체 기억장치
KR920003550A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910515

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19910515

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19941024

Patent event code: PE09021S01D

PC1902 Submission of document of abandonment before decision of registration
SUBM Surrender of laid-open application requested