[go: up one dir, main page]

KR910020724A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR910020724A
KR910020724A KR1019910008535A KR910008535A KR910020724A KR 910020724 A KR910020724 A KR 910020724A KR 1019910008535 A KR1019910008535 A KR 1019910008535A KR 910008535 A KR910008535 A KR 910008535A KR 910020724 A KR910020724 A KR 910020724A
Authority
KR
South Korea
Prior art keywords
pair
bit line
pairs
bit lines
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019910008535A
Other languages
English (en)
Other versions
KR970010078B1 (ko
Inventor
히사가즈 코타니
Original Assignee
다니이 아끼오
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니이 아끼오, 마쯔시다덴기산교 가부시기가이샤 filed Critical 다니이 아끼오
Publication of KR910020724A publication Critical patent/KR910020724A/ko
Application granted granted Critical
Publication of KR970010078B1 publication Critical patent/KR970010078B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 관한 반도체 기억장치의 구성도, 제3도는 본 발명의 제2실시예에 관한 반도체 기억장치의 구성도, 제5도는 본 발명의 제3실시예에 관한 반도체 기억장치의 구성도, 제7도는 본 발명의 제4실시예에 관한 반도체 기억장치의 구성도.

Claims (4)

  1. 메모리셀에 직접접속되어 데이터를 판독기록하는 제1의 비트선과, 1쌍의 상기 제1의 비트선에 접속되는 센스증폭기와, 1쌍 또는 복수쌍의 상기 제1의 비트선의 끝부분에 이 제1의비트선과 동수개의 제1의 스위치 소자를 개재해서 접속되는 제2의 비트선쌍과, 복수쌍의 상기 제2의 비트선쌍의 끝부분에 열선택신호에 의해 제어되는 제2의 스위치소자를 개재해서 접속되는 공통데이터선쌍과, 이 공통데이선쌍의 끝부분에 접속되는 메인증폭기를 구비한 것을 특징으로 하는 반도체기억장치.
  2. 메모리셀에 직접접속되어 데이터를 판독기록하는 제1의 비트선과, 1쌍의 상기 제1의 비트선에 접속되는 센스증폭기와, 1쌍 또는 복수쌍의 상기 제1의 비트선의 끝부분에 이 제1의비트선과 동수개의 제1의 스위치소자를 개재해서 접속되는 제2의 비트선쌍과, 1쌍의 상기 제2의 비트선에 접속되어 열선택신호에 의해 제어되는 메인 증폭기와, 복수쌍의 상기 제2의 비트선쌍의 끝부분에 상기 열선택신호에 의해 제어되는 제2의 스위치소자를 개재해서 접속되는 공통데이터선쌍을 구비한 것을 특징으로 하는 반도체기억장치.
  3. 메모리셀에 직접접속되어 데이터를 판독기록하는 제1의 비트선과, 1쌍의 상기 제1의 비트선에 접속되는 센스증폭기와, 1쌍 또는 복수쌍의 상기 제1의 비트선의 끝부분에, 상기 메모리셀을 가진 블록을 선택하는 신호 및 열선택신호를 입력으로하는 논리소자에 의해 제어되는 이 제1의 비트선과 동수개의 제1의 스위치소자를 개재해서 접속되는 제2의 비트선쌍과 1쌍의 상기 제2의 비트선에 접속되는 메인증폭기와, 복수쌍의 상기 제2의 비트선쌍의 끝부분에 상기 열선택신호에 의해 제어되는 제2의 스위치소자를 개재해서 접속되는 공통데이터선쌍을 구비한 것을 특징으로 하는 반도체기억장치.
  4. 메모리셀에 직접접속되어 데이터를 판독기록하는 제1의 비트선과, 1쌍의 상기 제1의 비트선에 접속되는 센스증폭기와, 1쌍 또는 복수쌍의 상기 제1의 비트선의 끝부분에, 상기 메모리셀을 가진 블록을 선택하는 신호에 의해 제어되는 이 제1의 비트선과 동수개의 제1의 스위치소자 및 이 제1의 스위치소자에 직렬로 접속되어 열선택신호에 의해 제어되는 제2의 스위치 소자를 개재해서 접속되는 제2의 비트선쌍과, 1쌍의 상기 제2의 비트선에 접속되는 메인증폭기와, 복수쌍의 상기 제2의 비트선쌍의 끝부분에 상기 열선택신호에 의해 제어되는 제3의 스위치소자를 개재해서 접속되는 공통데이터선쌍을 구비한 것을 특징으로 하는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910008535A 1990-05-25 1991-05-25 반도체 기억장치 Expired - Fee Related KR970010078B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-136039 1990-05-25
JP2136039A JPH0430385A (ja) 1990-05-25 1990-05-25 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR910020724A true KR910020724A (ko) 1991-12-20
KR970010078B1 KR970010078B1 (ko) 1997-06-20

Family

ID=15165751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008535A Expired - Fee Related KR970010078B1 (ko) 1990-05-25 1991-05-25 반도체 기억장치

Country Status (3)

Country Link
US (1) US5361233A (ko)
JP (1) JPH0430385A (ko)
KR (1) KR970010078B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2785655B2 (ja) * 1993-11-01 1998-08-13 日本電気株式会社 半導体装置
US5742544A (en) 1994-04-11 1998-04-21 Mosaid Technologies Incorporated Wide databus architecture
US5600602A (en) * 1995-04-05 1997-02-04 Micron Technology, Inc. Hierarchical memory array structure having electrically isolated bit lines for temporary data storage
KR100292640B1 (ko) * 1995-04-05 2001-06-15 로데릭 더블류 루이스 계층적비트라인구조를갖는메모리회로
KR0166843B1 (ko) * 1995-12-27 1999-02-01 문정환 저소비 전력의 디램 비트라인 선택회로
US6160507A (en) * 1996-05-13 2000-12-12 Texas Instruments Incorporated Current bit cell and switched current network formed of such cells
FR2748617B1 (fr) * 1996-05-13 1998-08-14 Texas Instruments France Cellule de bit de courant et reseau a courant commute forme de telles cellules
JPH11260056A (ja) * 1998-03-12 1999-09-24 Matsushita Electric Ind Co Ltd 半導体記憶装置
US6480424B1 (en) * 2001-07-12 2002-11-12 Broadcom Corporation Compact analog-multiplexed global sense amplifier for RAMS
JP3831277B2 (ja) 2001-12-28 2006-10-11 株式会社東芝 半導体装置
US7295485B2 (en) * 2005-07-12 2007-11-13 Atmel Corporation Memory architecture with advanced main-bitline partitioning circuitry for enhanced erase/program/verify operations
KR100753418B1 (ko) * 2006-03-30 2007-08-30 주식회사 하이닉스반도체 로우 및 컬럼 어드레스를 이용하여 비트라인 감지 증폭동작을 제어하는 반도체 메모리 장치
US8059443B2 (en) * 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
KR20110131721A (ko) * 2010-05-31 2011-12-07 주식회사 하이닉스반도체 반도체 메모리 장치
JP2012123893A (ja) 2010-11-19 2012-06-28 Elpida Memory Inc 半導体装置
US11043256B2 (en) * 2019-06-29 2021-06-22 Intel Corporation High bandwidth destructive read embedded memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120697A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 半導体記憶装置
JPS62234292A (ja) * 1986-04-04 1987-10-14 Nec Corp 半導体記憶装置
JPS6353786A (ja) * 1986-08-22 1988-03-08 Hitachi Ltd 半導体記憶装置
JPS6363197A (ja) * 1986-09-03 1988-03-19 Toshiba Corp 半導体記憶装置
US4891792A (en) * 1987-09-04 1990-01-02 Hitachi, Ltd. Static type semiconductor memory with multi-stage sense amplifier
JP2720158B2 (ja) * 1988-01-22 1998-02-25 株式会社日立製作所 半導体記憶装置
JPH01241093A (ja) * 1988-03-22 1989-09-26 Fujitsu Ltd 半導体記憶装置
JP2701506B2 (ja) * 1990-02-08 1998-01-21 日本電気株式会社 半導体メモリ回路

Also Published As

Publication number Publication date
JPH0430385A (ja) 1992-02-03
US5361233A (en) 1994-11-01
KR970010078B1 (ko) 1997-06-20

Similar Documents

Publication Publication Date Title
KR910020724A (ko) 반도체 기억장치
KR900015323A (ko) 반도체 기억장치
KR920020495A (ko) 반도체 기억장치
KR880004479A (ko) 다이나믹형 반도체기억장치
KR960043187A (ko) 반도체장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR900008526A (ko) 반도체 기억장치
KR850003610A (ko) 반도체 메모리 장치
KR870009384A (ko) 반도체 기억 장치
KR860003603A (ko) 반도체 메모리
KR940007884A (ko) 반도체 장치
KR920013472A (ko) 반도체 기억장치
KR910013274A (ko) 이중 포트 dram 및 그 동작 방법
KR930005015A (ko) 반도체 기억장치
KR920010638A (ko) 반도체 기억장치
KR980700664A (ko) 레지스터 파일 판독/기록 셀(Register file read/write cell)
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
KR940016225A (ko) 반도체 기억장치
KR840005593A (ko) 모노리식(monolithic) 반도체 메모리
KR950020732A (ko) 다이나믹 반도체 기억장치
KR920001545A (ko) 반도체 기억장치
KR910020729A (ko) 반도체 기억회로
KR920017115A (ko) 반도체기억장치
KR870009392A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20041124

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20051205

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20051205

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301