[go: up one dir, main page]

KR910010335A - 인터페이스 회로 - Google Patents

인터페이스 회로 Download PDF

Info

Publication number
KR910010335A
KR910010335A KR1019900018082A KR900018082A KR910010335A KR 910010335 A KR910010335 A KR 910010335A KR 1019900018082 A KR1019900018082 A KR 1019900018082A KR 900018082 A KR900018082 A KR 900018082A KR 910010335 A KR910010335 A KR 910010335A
Authority
KR
South Korea
Prior art keywords
state
control signal
circuit
controller
interference
Prior art date
Application number
KR1019900018082A
Other languages
English (en)
Other versions
KR930008039B1 (ko
Inventor
죠세 엘레아지르 가르시아 2세 세라핀
로데릭 치삼 더글라스
알란 칼맨 딘
스티븐 패드게트 러셀
딘 요더 로버트
Original Assignee
하워드 지. 피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지. 피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지. 피거로아
Publication of KR910010335A publication Critical patent/KR910010335A/ko
Application granted granted Critical
Publication of KR930008039B1 publication Critical patent/KR930008039B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음.

Description

인터페이스 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 데이타 전송 간섭 기능을 있는 버스 마스터 인터페이스를 채용한 어댑터 회로를 갖는 컴퓨터 시스템의 블럭도.
제 2 도는 버스 마스터 인터페이스 회로의 일부분에 대한 블럭도.
제 3 도는 인터페이스 회로의 데이타 간섭 동작을 설명하는 타이밍도.

Claims (19)

  1. 컴퓨터 버스와의 데이타 흐름을 제어하기 위한 인터페이스 회로에 있어서, 제 1 제어 신호용 출력 포트를 갖고, 데이타 전송을 제어하기 위한 제 1 제어기 수단과, 제 2 제어 신호용 출력 포트를 갖고, 데이타 전송을 제어하기 위한 제 2 제어기 수단과, 상기 제 1, 제 2 제어기 수단으로부터 제 1, 제 2 제어 신호를 수신하기 위한 입력 포트를 갖고, 상기 컴퓨터 버스와의 데이타 송수신용 버스 인터페이스 제어기와 데이타를 전송하기 위해 상기 제 2 제어기 수단으로부터의 요청 신호에 응답하여 상기 버스 인터페이스 제어기로부터의 제 1 제어 신호를 차단하는 간섭 회로를 구비한 인터페이스 회로.
  2. 제 1 항에 있어서, 상기 간섭 회로는 제 1, 제 2 상태를 갖는 논리 회로를 구비하며, 상기 제 1 상태는 아이들 상태이고, 제 1 제어 신호는 제 2 상태에서 버스 인터페이스 제어기로부터 차단되는 인터페이스 회로.
  3. 제 1 항에 있어서, 상기 제 1, 제 2 제어기 수단은 각각 제 3 제어 신호 수신용 입력 포트를 가지며, 상기 버스 인터페이스 제어기는 제 3 제어 신호용 출력 포트를 가지며, 상기 간섭 회로는 데이타를 전송하기 위하여 제 2 제어기 수단으로부터의 요청 신호에 응답하여, 제 1 제어기 수단으로부터의 제 3 제어 신호를 차단하는 수단을 구비한 인터페이스 회로.
  4. 제 3 항에 있어서, 상기 간섭 회로는 제1, 제 2 상태를 가지며, 제 1 상태는 아이들 상태이고, 제 3 제어 신호를 상기 제 2 상태에서 제 1 제어기 수단으로부터 차단되는 인터페이스 회로.
  5. 제 3 항에 있어서, 상기 간섭 회로는 제 1, 제 2 상태를 갖는 논리 회로를 구비하며, 상기 제 1 제어 신호는 제 1 상태에서 버스 인터페이스 회로로부터 차단되고, 제 3 제어 신호는 제 2 상태에서 제 1 제어기 수단으로부터 차단되는 인터페이스 회로.
  6. 제 3 항에 있어서, 상기 간섭 회로는 제 1, 제 2 및 제 3 논리 상태를 갖는 논리 회로를 구비하며, 제 1 상태는 아이들 상태이고, 제 1 제어 신호는 제 3 상태에서 상기 버스 인터페이스 회로 제어기로부터 차단되며, 상기 논리 회로는 제 3 제어 신호의 펄스에 응답하여서 제 1 상태, 제 2 상태 그리고 제 3 상태로 진행하는 인터페이스 회로.
  7. 제 3 항에 있어서, 상기 간섭 회로는 제 1, 제 2, 제 3 및 제 4 상태를 갖는 논리 회로를 구비하며, 제 1 제어 신호는 제 3 상태에서 버스 인터페이스회로로부터 차단하고, 제 3 제어 신호는 제 4 상태에서 제 1 제어기 수단으로부터 차단되며, 상기 논리 회로는 제 3 제어 신호의 펄스에 응답하여서 제 1 상태, 제 2 상태 그리고 제 3 상태로 진행하는 인터페이스 회로.
  8. 제 1 버스를 갖는 컴퓨터 시스템에서 사용하기 위한 컴퓨터 어댑터 카드에 있어서, 제 2 버스와, 제 2 버스에 연결된 메모리 및 프로세서와, 제 1 제어 신호용 출력 포트와, 제 2 제어 신호 수신용 입력 포트를 갖고, 데이터 전송 제어용 제 1 제어 수단과, 제 3 제어 신호용 출력 포트와 제 2 제어 신호 수신용 입력포트를 갖는 데이터 전송 제어용 제 2 제어 수단과, 제 2 제어 신호용 출력 포트와, 제 1, 제 2 제어 수단으로부터의 제 1, 제 3 제어 신호를 수신하기 위한 입력 포트를 갖고, 제 2 버스와 데이터의 송수신기용 버스 인터페이스 회로와, 데이터를 전송하기 위하여 제 2 제어기 수단으로부터 요청 신호에 응답하여 버스 인터페이스 제어기로부터 제 1 제어 신호를 차단하기 위한 간섭 회로와, 상기 어댑터 카드를 상기 제 1 버스와 전기적으로 접속하기 위한 수단을 구비한 컴퓨터 어댑터 카드.
  9. 제 8 항에 있어서, 상기 간섭 회로는 제 1, 제 2 상태를 갖는 논리 회로를 구비하며, 제 1 상태는 아이들 상태이고, 제 1 제어 신호는 제 2 상태에서 버스 인터페이스 제어기로부터 차단되며, 상기 논리 회로는 제 2 제어 신호의 펄스에 응답하여 제 1 상태에서 제 2 상태로 진행하는 컴퓨터 어댑터 카드.
  10. 제 8 항에 있어서, 상기 간섭 회로는 데이터를 전송하기 위하여 상기 제 2 제어 수단으로부터 상기 요청 신호에 응답하여 제 1 제어기 수단으로부터 상기 제 2 제어 신호를 차단하는 수단을 구비한 컴퓨터 어댑터 카드.
  11. 제 10 항에 있어서, 상기 간섭 회로는 제 1, 제 2 상태를 갖는 논리회로를 구비하고, 상기 상태는 아이들 상태이고, 제 2 제어 신호를 제 2 상태에서 제 1 제어기 수단으로부터 차단되는 컴퓨터 어댑터 카드.
  12. 제 10 항에 있어서, 상기 간섭 회로는 제 1, 제 2 상태를 갖는 논리회로를 구비하고, 제 1 제어 신호는 제 1 상태에서 버스 인터페이스 회로로부터 차단되며, 제 2 제어 신호는 제 2 상태에서 제 1 제어기 수단으로부터 차단되는 컴퓨터 어댑터 카드.
  13. 제 10 항에 있어서, 상기 간섭 회로는 제 1, 제 2 및 제 3 논리 상태를 갖는 논리 회로를 구비하며, 제 1 상태는 아이들 상태이고, 제 1 제어 신호는 제 3 상태에서 상기 버스 인터페이스 회로 제어기로부터 차단되며, 상기 논리 회로는 제 2 제어 신호의 펄스에 응답하여서 제 1 상태, 제 2 상태 그리고 제 3 상태로 진행하는 컴퓨터 어댑터 카드.
  14. 제 10 항에 있어서, 상기 간섭 회로는 제 1, 제 2, 제 3 및 제 4 상태를 갖는 논리 회로를 구비하며, 제 1 제어 신호는 제 3 상태에서 버스 인터페이스 회로로부터 차단하고, 제 2 제어 신호는 제 4 상태에서 제 1 제어기 수단으로부터 차단되며, 상기 논리 회로는 제 2 제어 신호의 펄스에 응답하여서 제 1 상태, 제 2 상태 그리고 제 3 상태로 진행하는 컴퓨터 어댑터 카드.
  15. 데이터 전송을 제어하기 위하여 제 1 제어 신호용 출력 포트와 제 2 제어 신호용 입력 포트를 갖는 제 1 제어수단 및 제 3 제어 신호용 출력 포트와 제 2 제어 신호용 입력 포트를 갖는 제 2 제어기 수단과, 컴퓨터 버스와 데이터를 송수신하기 위하여 상기 제 2 제어 신호용 출력 포트와 제 1, 제 3 제어 신호용 입력 포트를 갖는 버스 인터페이스 제어기와 함께 사용하기 위한 간섭 회로에 있어서, 데이터를 전송하기 위하여 상기 제 2 제어기 수단으로부터 요청 신호에 응답하여 버스 인터페이스 제어기로부터 제 1 제어 신호를 차단하는 수단과, 데이터를 전송하기 위하여 제 2 제어가 수단으로부터 요청 신호에 응답하여 버스 인터페이스 제어기로부터 제 1 제어신호를 차단하는 수단과, 데이타를전송하기 위하여 제2제어기 수단으로부터 요청 신호에 응답하여 제1제어기 수단으로부터 제 2 제어 신호를 차단하는 수단을 구비한 간섭 회로.
  16. 제 15 항에 있어서, 상기 간섭 회로는 제 1, 제 2 상태를 가지며, 제 1 상태는 아이들 상태이고, 제 2 제어신호를 상기 제 2 상태에서 제 1 제어기 수단으로부터 차단되는 간섭 회로.
  17. 제 15 항에 있어서, 상기 간섭 회로는 제 1, 제 2 상태를 갖는 논리 회로를 구비하며, 상기 제 1 제어 신호는 제 1 상태에서 버스 인터페이스 회로로부터 차단되고, 제 2 제어 신호는 제 2 상태에서 제 1 제어기 수단으로부터 차단되는 간섭회로.
  18. 제 15 항에 있어서, 상기 간섭 회로는 제 1, 제 2 및 제 3 논리 상태를 갖는 논리 회로를 구비하며, 제 1 상태는 아이들 상태이고, 제 1 제어신호는 제 3 상태에서 상기 버스 인터페이스 회로 제어기로부터 차단되며, 상기 논리 회로는 제 3 제어 신호의 펄스에 응답하여서 제 1 상태, 제 2 상태 그리고 제 3 상태로 진행하는 간섭회로.
  19. 제 15 항에 있어서, 상기 간섭 회로는 제 1, 제 2, 제 3 및 제 4 상태를 갖는 논리 회로를 구비하며, 제 1 제어 신호는 제3상태에서 버스 인터페이스 회로로부터 차단하고, 제3제어신호는 제4상태에서 제1제어시 수단으로 부터 차단되며, 상기 논리 회로는 제 3 제어 신호의 펄스에 응답하여서 제 1 상태, 제 2 상태 그리고 제 3 상태로 진행하는 간섭회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900018082A 1989-11-13 1990-11-09 인터페이스 회로 KR930008039B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/434,385 US5119480A (en) 1989-11-13 1989-11-13 Bus master interface circuit with transparent preemption of a data transfer operation
US434385 1989-11-13

Publications (2)

Publication Number Publication Date
KR910010335A true KR910010335A (ko) 1991-06-29
KR930008039B1 KR930008039B1 (ko) 1993-08-25

Family

ID=23724015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900018082A KR930008039B1 (ko) 1989-11-13 1990-11-09 인터페이스 회로

Country Status (12)

Country Link
US (1) US5119480A (ko)
EP (1) EP0428330A3 (ko)
JP (1) JPH077374B2 (ko)
KR (1) KR930008039B1 (ko)
CN (1) CN1020815C (ko)
AU (1) AU638495B2 (ko)
BR (1) BR9005632A (ko)
CA (1) CA2026737C (ko)
DE (1) DE4035837A1 (ko)
MY (1) MY104505A (ko)
NZ (1) NZ235801A (ko)
SG (1) SG43722A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379381A (en) * 1991-08-12 1995-01-03 Stratus Computer, Inc. System using separate transfer circuits for performing different transfer operations respectively and scanning I/O devices status upon absence of both operations
CZ383292A3 (en) * 1992-02-18 1994-03-16 Koninkl Philips Electronics Nv Method of testing electronic circuits and an integrated circuit tested in such a manner
US5596749A (en) * 1992-09-21 1997-01-21 Texas Instruments Incorporated Arbitration request sequencer
US5535333A (en) * 1993-03-30 1996-07-09 International Business Machines Corporation Adapter for interleaving second data with first data already transferred between first device and second device without having to arbitrate for ownership of communications channel
EP0765500B1 (en) * 1994-06-14 1998-10-28 Unisys Corporation High speed deadlock free bridge circuit
JPH10133998A (ja) * 1996-11-05 1998-05-22 Canon Inc データ処理方法とその方法を用いた記録装置
US6055583A (en) * 1997-03-27 2000-04-25 Mitsubishi Semiconductor America, Inc. DMA controller with semaphore communication protocol
JPH10283329A (ja) * 1997-04-02 1998-10-23 Matsushita Electric Ind Co Ltd メモリ排他制御方法
US6633996B1 (en) 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
US6708283B1 (en) 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
US6735715B1 (en) 2000-04-13 2004-05-11 Stratus Technologies Bermuda Ltd. System and method for operating a SCSI bus with redundant SCSI adaptors
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6691257B1 (en) 2000-04-13 2004-02-10 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus protocol and method for using the same
US6862689B2 (en) 2001-04-12 2005-03-01 Stratus Technologies Bermuda Ltd. Method and apparatus for managing session information
US6802022B1 (en) 2000-04-14 2004-10-05 Stratus Technologies Bermuda Ltd. Maintenance of consistent, redundant mass storage images
US6901481B2 (en) 2000-04-14 2005-05-31 Stratus Technologies Bermuda Ltd. Method and apparatus for storing transactional information in persistent memory
US6948010B2 (en) 2000-12-20 2005-09-20 Stratus Technologies Bermuda Ltd. Method and apparatus for efficiently moving portions of a memory block
US6886171B2 (en) 2001-02-20 2005-04-26 Stratus Technologies Bermuda Ltd. Caching for I/O virtual address translation and validation using device drivers
US6766479B2 (en) 2001-02-28 2004-07-20 Stratus Technologies Bermuda, Ltd. Apparatus and methods for identifying bus protocol violations
US6766413B2 (en) 2001-03-01 2004-07-20 Stratus Technologies Bermuda Ltd. Systems and methods for caching with file-level granularity
US6874102B2 (en) 2001-03-05 2005-03-29 Stratus Technologies Bermuda Ltd. Coordinated recalibration of high bandwidth memories in a multiprocessor computer
US7065672B2 (en) 2001-03-28 2006-06-20 Stratus Technologies Bermuda Ltd. Apparatus and methods for fault-tolerant computing using a switching fabric
US6996750B2 (en) 2001-05-31 2006-02-07 Stratus Technologies Bermuda Ltd. Methods and apparatus for computer bus error termination
JP2005078161A (ja) * 2003-08-28 2005-03-24 Canon Inc 記録装置
US7043590B2 (en) * 2004-05-28 2006-05-09 Realtek Semiconductor Corp. Interface apparatus using single driver, computer system including interface apparatus using single driver, and related method
US10380022B2 (en) 2011-07-28 2019-08-13 Netlist, Inc. Hybrid memory module and system and method of operating the same
US10198350B2 (en) 2011-07-28 2019-02-05 Netlist, Inc. Memory module having volatile and non-volatile memory subsystems and method of operation
US10838646B2 (en) 2011-07-28 2020-11-17 Netlist, Inc. Method and apparatus for presearching stored data
CN103313459A (zh) * 2012-03-13 2013-09-18 鸿富锦精密工业（深圳）有限公司 指示灯控制装置
CN111274063B (zh) * 2013-11-07 2024-04-16 奈特力斯股份有限公司 混合内存模块以及操作混合内存模块的系统和方法
US10248328B2 (en) 2013-11-07 2019-04-02 Netlist, Inc. Direct data move between DRAM and storage on a memory module
US11182284B2 (en) 2013-11-07 2021-11-23 Netlist, Inc. Memory module having volatile and non-volatile memory subsystems and method of operation
CN112540730B (zh) * 2020-12-14 2022-02-08 无锡众星微系统技术有限公司 可动态重构的dma阵列

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503237A (ko) * 1973-05-11 1975-01-14
US4270167A (en) * 1978-06-30 1981-05-26 Intel Corporation Apparatus and method for cooperative and concurrent coprocessing of digital information
US4620278A (en) * 1983-08-29 1986-10-28 Sperry Corporation Distributed bus arbitration according each bus user the ability to inhibit all new requests to arbitrate the bus, or to cancel its own pending request, and according the highest priority user the ability to stop the bus
US4777591A (en) * 1984-01-03 1988-10-11 Texas Instruments Incorporated Microprocessor with integrated CPU, RAM, timer, and bus arbiter for data communications systems
JPH0690700B2 (ja) * 1984-05-31 1994-11-14 富士通株式会社 半導体集積回路
US4837677A (en) * 1985-06-14 1989-06-06 International Business Machines Corporation Multiple port service expansion adapter for a communications controller
JPS62154045A (ja) * 1985-12-27 1987-07-09 Hitachi Ltd バス調停方式
JPS6398755A (ja) * 1986-10-16 1988-04-30 Fujitsu Ltd ダイレクトメモリアクセス制御装置
US4959782A (en) * 1986-10-29 1990-09-25 United Technologies Corporation Access arbitration for an input-output controller
US4901226A (en) * 1987-12-07 1990-02-13 Bull Hn Information Systems Inc. Inter and intra priority resolution network for an asynchronous bus system
JPH01277928A (ja) * 1988-04-30 1989-11-08 Oki Electric Ind Co Ltd 印刷装置
US4935868A (en) * 1988-11-28 1990-06-19 Ncr Corporation Multiple port bus interface controller with slave bus

Also Published As

Publication number Publication date
CA2026737A1 (en) 1991-05-14
EP0428330A2 (en) 1991-05-22
JPH03160545A (ja) 1991-07-10
JPH077374B2 (ja) 1995-01-30
DE4035837A1 (de) 1991-05-16
AU6455690A (en) 1991-05-16
AU638495B2 (en) 1993-07-01
CN1020815C (zh) 1993-05-19
US5119480A (en) 1992-06-02
KR930008039B1 (ko) 1993-08-25
EP0428330A3 (en) 1992-11-04
BR9005632A (pt) 1991-09-17
SG43722A1 (en) 1997-11-14
MY104505A (en) 1994-04-30
CN1051994A (zh) 1991-06-05
NZ235801A (en) 1994-01-26
CA2026737C (en) 1996-01-23

Similar Documents

Publication Publication Date Title
KR910010335A (ko) 인터페이스 회로
US4756006A (en) Bus transceiver
US5416909A (en) Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor
US4149238A (en) Computer interface
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
EP0378427A3 (en) High speed data transfer on a computer system bus
GB2264845B (en) Local area network adaptive circuit for multiple network types
MY109682A (en) Exchanging data and clock lines on multiple format data buses.
KR850007129A (ko) 버스제어수단을 갖춘 마이크로 컴퓨터 시스템
KR900000776A (ko) 주변 제어기와 어댑터 인터페이스
US5838995A (en) System and method for high frequency operation of I/O bus
US5025414A (en) Serial bus interface capable of transferring data in different formats
US4760516A (en) Peripheral interrupt interface for multiple access to an interrupt level
KR900015008A (ko) 데이터 프로세서
KR950012237A (ko) 데이터 프로세서 제어 방법 및 버스 프로토콜
MY103949A (en) Serial data transfer circuit for a semiconductor memory device
US5056110A (en) Differential bus with specified default value
US4437158A (en) System bus protocol interface circuit
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
KR880701046A (ko) 전화선 인터페이스용 선택모듈 및 그 인터페이스 방법
JPH07200432A (ja) データ通信方法及びシステム連結装置
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
KR890003160A (ko) 지역네트워크 콘트롤러 독점 버스 시스템
JPS59171237A (ja) デ−タ転送方式
KR920008607A (ko) 시스템의 확장기능을 위한 선택보드의 인터페이스를 갖는 컴퓨터 시스템

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19901109

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19901109

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19930730

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19931124

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19931220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19931220

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19960812

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19970728

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 19980805

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 19980805

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee