[go: up one dir, main page]

KR850007129A - 버스제어수단을 갖춘 마이크로 컴퓨터 시스템 - Google Patents

버스제어수단을 갖춘 마이크로 컴퓨터 시스템 Download PDF

Info

Publication number
KR850007129A
KR850007129A KR1019840007514A KR840007514A KR850007129A KR 850007129 A KR850007129 A KR 850007129A KR 1019840007514 A KR1019840007514 A KR 1019840007514A KR 840007514 A KR840007514 A KR 840007514A KR 850007129 A KR850007129 A KR 850007129A
Authority
KR
South Korea
Prior art keywords
control
output
address
active
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019840007514A
Other languages
English (en)
Other versions
KR890003323B1 (ko
Inventor
에드워드 딘 마크 (외 1)
Original Assignee
제이. 에이취. 그래디
인터내셔널비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이. 에이취. 그래디, 인터내셔널비지네스 머신즈 코포레이션 filed Critical 제이. 에이취. 그래디
Publication of KR850007129A publication Critical patent/KR850007129A/ko
Application granted granted Critical
Publication of KR890003323B1 publication Critical patent/KR890003323B1/ko
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/285—Halt processor DMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Microcomputers (AREA)
  • Information Transfer Systems (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Selective Calling Equipment (AREA)

Abstract

내용 없음

Description

버스제어수단을 갖춘 마이크로 컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도면은 데이타 버스가 없는 어드레스 버스 및 제어를 도시한 마이크로 컴퓨터의 간략화된 블록선도.
1:마이크로 프로세서, 2:버스제 어기메, 3:모리 시스템, 4:DMA(직접ㆍ메모리 억세스0, 5,6:입/출력 채널 코넥터, 10:메모리 디코더, 13:양방향성 송수신기, 20:국부 어드레스 버스 18,21:제어버스, 22:어드레스 버스.

Claims (9)

  1. 마이크로컴퓨터 시스템에 있어서, 주 처리기와, 메모리 시스템과, 다수의 입/출력 채널과, 메모리와 채널의 입/출력 장치 사이에서 직접 데이타 전송을 제어하도록 동작하는 직접 메모리 억세스제어기를 포함하고 있으며, 상기 제어기는 처리기에 홀드요구신호를 발생하도록 입/출력 채널에서 나온 독림적인 요구신호에 응답하고 처리기는 이에 응답하여 홀드상태로 전환되며 이 홀드상태에서는 처리기는 시스템 어드레스와 데이타 및 제어버스의 제어를 포기하여 제어기가 응답하는 홀드 승인신호를 발생하며 제어기는 버스의 제어를 획득하고 어드레스 인에이블 신호를 발생하고 요구채널과 메모리 사이에서 상기 직접 데이타 전송을 요구채널에 다른 승인신호를 발생하여 응답하며, 상기 시스템은 모든 채널에 공통으로 결합된 다른 제어선을 포함하고 있으며, 상기 다른 제어선은 요구채널에 인가된 상기 다른 승인신호에 응답하여 채널중 한 채널에 결합된 주변 처리용 장치에 의해서 활성되고, 논리수단은 상기 다른 제어선의 활성에 응답하여 주변 처리용 장치의 제어하에서 데이타를 전송하는 상기 시스템 버스의 제어를 전달하는 것을 특징으로 하는 버스 제어수단을 갖춘 마이크로 컴퓨터 시스템.
  2. 제1항에 따른 마이크로 컴퓨터에 있어서, 상기 논리수단으 주 어드레스 버스에서 나온 채널을 포함하는 시스템내에서 메모리 장치를 선택하도록 높은 순서의 어드레스 비트를 채널에 결합하는 제1 양방향 성송수신기를 포함하고, 상기 다른 제어선은 송수신기의 방향제어입력에 결합되어 상기 다른 제어선이 비활성일 때는 상기 높은 순서 비트는 제어기에서 주처리기에서 나와 메모리 선택 디코더로 통과되고, 상기 다른 제어선이 활성일 때는 상기 높은 순서 비트는 상기 채널에서 상기 송수신기로 통과되는 것을 특징으로 하는 버스제어수단을 갖춘 마이크로 컴퓨터 시스템.
  3. 제2항에 따른 마이크로 컴퓨터 시스템에 있어서, 상기 제어기의 제어출력선과 시스템제어 버스사이에 결합 된 제2양방향성 송수신기와 상기 제어기의 어드레스 출력선과 상기 시스템 어드레스버스 사이에 결합된 제3양방향성 송수신기를 포함하며, 제1 논리회로는 제어기의 어드레스 인에이블 출력에 결합된 입력과 상기 제2 및 제3 송수신기의 방향 제어 입력에 결합된 상기 다른 제어선 및 출력선을 가져 신호는 어드레스 인에이블 출력이 활성이고 다른 제어선이 비활성일 때만 제어기에서 상기 시스템 제어 및 어드레스 버스로 전송되는 것을 특징으로 하는 버스 제어수단을 갖춘 마이크로 컴퓨터 시스템.
  4. 제3항에 따른 마이크로 컴퓨터 시스템에 있어서, 어드레스 인에이블 출력을 하이일 때 활성이고, 다른 제어선은 로우일 때 활성이고, 상기 제1 논리회로는 반전용AND 게이트로 이루어진 것을 특징으로 하는 버스 제어수단을 갖춘 마이크로 컴퓨터 시스템.
  5. 제2항에 따른 마이크로 컴퓨터 시스템에 있어서, 주 처리기에서 나온 낮은 순서 어드레스비트를 시스템어드레스 버스에 결합하는 제1 랫치 회로를 포함하여 시스템에서 선택된 메모리장치와 채널내에 메모리 영역을 선택하고, 상기 제1 랫치 회로는 주 처리기의 홀드승인 출력에 결합된 인에이블 입력을 가져 상기 홀드승인 출력이 비활성일때만 제1랫치 회로를 인에이블 시키는 것을 특징으로 하는 버스 제어수단을 갖춘 마이크로 컴퓨터 시스템.
  6. 제2항에 따른 마이크로 컴퓨터 시스템에 있어서, 제2 논리회로는 주 처리기의 홀드 승인출력 및 상기 다른 제어선에 결합된 입력과, 시스템 어드레스의 높은 순서비트를 상기 메모리 디코더에 결합하는 제2 랫치 회로의 인에이블 입력에 결합된 출력을 가져 상기 제2랫치 회로는 홀드 승인선이 활성이고 다른 제어선이 비활성인 때만 디스에이블 되는 것을 특징으로 하는 버스 제어수단을 갖춘 마이크로 컴퓨터 시스템.
  7. 제6항에 따른 마이크로 컴퓨터 시스템에 있어서, 상기 제2 논리회로의 출력은 직접 메모리 억세스 페이지 레지스터 시스템의 인에이블 입레에 인가되어 상기 제어기의 제어하에 있는 상기 메모리 디코더에 높은 순서의 어드레스 비트를 발생시켜 페이지 레지스터 시스템은 주처리기의 홀드 승인 출력이 활성이고 다른 제어선은 비활성일 때만 인에이블 되는 것을 특징으로 하는 버스 제어수단을 갖춘 마이크로컴퓨터 시스템.
  8. 제7항에 따른 마이크로 컴퓨터 시스템에 있어서, 상기 제2 논리회로의 출력은 채널에 공통으로 결합되어 활성될 때 데이타 전송용 채널에서 어드레스를 인에이블 시키는 채널 어드레스 인에이블 입력에 받전기를 통하여 결합되고, 상기 채널 어드레스 인에이블 입력은 홀드 승인선이 활성이고 다른 제어선이 비활성일 때만 활성되는 것을 특징으로 하는 버스 제어수단을 갖춘 마이크로 컴퓨터 시스템.
  9. 제8항에 따른 마이크로 컴퓨터 시스템에 있어서, 상기 홀드승인선은 하이일 때 활성이고, 상기 다른 제어선은 로우일 때활성이고, 제2 랫치 회로의 상기 인에이블 입력은 하이일 때 활성이고, 페이지 레지스터 시스템의 상기 인에이블 입력은 로우일 때 활성이고 상기 제2 논리회로는 반전용 AND게이트로 이루어진 것을 특징으로 하는 버스 제어수단을 갖춘 마이크로 컴퓨터 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840007514A 1984-03-19 1984-11-29 버스 제어수단을 갖춘 마이크로컴퓨터 시스템 Expired KR890003323B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/589,692 US4528626A (en) 1984-03-19 1984-03-19 Microcomputer system with bus control means for peripheral processing devices
US589.692 1984-03-19
US589,692 1984-03-19

Publications (2)

Publication Number Publication Date
KR850007129A true KR850007129A (ko) 1985-10-30
KR890003323B1 KR890003323B1 (ko) 1989-09-16

Family

ID=24359085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840007514A Expired KR890003323B1 (ko) 1984-03-19 1984-11-29 버스 제어수단을 갖춘 마이크로컴퓨터 시스템

Country Status (14)

Country Link
US (1) US4528626A (ko)
EP (1) EP0155443B1 (ko)
JP (1) JPS60201464A (ko)
KR (1) KR890003323B1 (ko)
AT (1) ATE39581T1 (ko)
BR (1) BR8500945A (ko)
CA (1) CA1221173A (ko)
DE (1) DE3567115D1 (ko)
ES (1) ES8606692A1 (ko)
GB (1) GB2156113B (ko)
HK (1) HK42390A (ko)
MX (1) MX158688A (ko)
PH (1) PH24588A (ko)
ZA (1) ZA85183B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594654A (en) * 1983-11-04 1986-06-10 Advanced Micro Devices, Inc. Circuit for controlling external bipolar buffers from an MOS peripheral device
JPS6191752A (ja) * 1984-10-11 1986-05-09 Nec Corp マイクロコンピユ−タ
US4918597A (en) * 1984-12-14 1990-04-17 Alcatel Usa Corp. Adaptive interface for transferring segmented message between device and microcomputer on line division multiplexed bus
US4794523A (en) * 1985-09-30 1988-12-27 Manolito Adan Cache memory architecture for microcomputer speed-up board
US4847750A (en) * 1986-02-13 1989-07-11 Intelligent Instrumentation, Inc. Peripheral DMA controller for data acquisition system
US5099417A (en) * 1987-03-13 1992-03-24 Texas Instruments Incorporated Data processing device with improved direct memory access
US4989113A (en) * 1987-03-13 1991-01-29 Texas Instruments Incorporated Data processing device having direct memory access with improved transfer control
US4901234A (en) * 1987-03-27 1990-02-13 International Business Machines Corporation Computer system having programmable DMA control
US4975832A (en) * 1987-06-25 1990-12-04 Teac Corporation Microcomputer system with dual DMA mode transmissions
US5113339A (en) * 1987-10-20 1992-05-12 Sharp Kabushiki Kaisha Data processor for detecting identical data simultaneously coexisting in a plurality of data sections of data transmission paths
US4930069A (en) * 1987-11-18 1990-05-29 International Business Machines Corporation Mechanism and method for transferring data between bus units having varying master and slave DMA capabilities
US5003463A (en) * 1988-06-30 1991-03-26 Wang Laboratories, Inc. Interface controller with first and second buffer storage area for receiving and transmitting data between I/O bus and high speed system bus
US5261057A (en) * 1988-06-30 1993-11-09 Wang Laboratories, Inc. I/O bus to system interface
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
JPH03122745A (ja) * 1989-10-05 1991-05-24 Mitsubishi Electric Corp Ｄｍａ制御方式
US5191657A (en) * 1989-11-09 1993-03-02 Ast Research, Inc. Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus
EP0510241A3 (en) * 1991-04-22 1993-01-13 Acer Incorporated Upgradeable/downgradeable computer
US5761479A (en) * 1991-04-22 1998-06-02 Acer Incorporated Upgradeable/downgradeable central processing unit chip computer systems
EP0542087A3 (en) * 1991-11-10 1997-12-29 Hewlett-Packard Company Method and apparatus for efficient serialized transmission of handshake signal on a digital bus
US5577214A (en) * 1992-05-18 1996-11-19 Opti, Inc. Programmable hold delay
AU4802093A (en) * 1992-08-10 1994-03-03 Advanced Logic Research, Inc. Computer interface for concurrently performing plural seeks on plural disk drives
US5619729A (en) * 1993-12-02 1997-04-08 Intel Corporation Power management of DMA slaves with DMA traps
US5978866A (en) * 1997-03-10 1999-11-02 Integrated Technology Express, Inc. Distributed pre-fetch buffer for multiple DMA channel device
JP3581601B2 (ja) * 1998-12-18 2004-10-27 松下電器産業株式会社 データ転送装置、データ転送システムおよび記録媒体
US7036064B1 (en) * 2000-11-13 2006-04-25 Omar Kebichi Synchronization point across different memory BIST controllers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1485758A (en) * 1973-09-16 1977-09-14 Hawker Siddeley Dynamics Ltd Computer systems
US4047158A (en) * 1974-12-13 1977-09-06 Pertec Corporation Peripheral processing system
US4112490A (en) * 1976-11-24 1978-09-05 Intel Corporation Data transfer control apparatus and method
US4180855A (en) * 1978-04-07 1979-12-25 Gte Automatic Electric Laboratories Incorporated Direct memory access expander unit for use with a microprocessor
DE2824557C2 (de) * 1978-06-05 1983-01-20 Siemens AG, 1000 Berlin und 8000 München Anordnung in Mikroprozessoren für den Aufbau von Multiprozessor-Systemen
EP0057756B1 (de) * 1981-02-11 1985-02-20 Siemens Aktiengesellschaft Anordnung zum Datenaustausch in parallel arbeitenden Multi-Mikrorechnersystemen

Also Published As

Publication number Publication date
GB2156113B (en) 1987-03-25
EP0155443B1 (en) 1988-12-28
DE3567115D1 (en) 1989-02-02
GB8432313D0 (en) 1985-01-30
BR8500945A (pt) 1985-10-22
ES540493A0 (es) 1986-04-01
EP0155443A1 (en) 1985-09-25
ZA85183B (en) 1985-11-27
HK42390A (en) 1990-06-08
JPH0228181B2 (ko) 1990-06-21
PH24588A (en) 1990-08-17
GB2156113A (en) 1985-10-02
CA1221173A (en) 1987-04-28
US4528626A (en) 1985-07-09
JPS60201464A (ja) 1985-10-11
MX158688A (es) 1989-02-27
KR890003323B1 (ko) 1989-09-16
ES8606692A1 (es) 1986-04-01
ATE39581T1 (de) 1989-01-15

Similar Documents

Publication Publication Date Title
KR850007129A (ko) 버스제어수단을 갖춘 마이크로 컴퓨터 시스템
US4737932A (en) Processor
KR910010335A (ko) 인터페이스 회로
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR850006652A (ko) 프로세스와 메모리를 내장한 집적회로와 그것을 사용한 시스템
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
US4965723A (en) Bus data path control scheme
KR930008606A (ko) 멀티프로세서 시스템에서의 프로세서 교착상태 방지용 장치
KR900013402A (ko) 가상메모리 데이타 전송능력을 가진 고속도 버스
KR900015008A (ko) 데이터 프로세서
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
US4539656A (en) Memory access selection circuit
KR950022421A (ko) 데이타 배열위치가 상이한 두 버스 사이의 마스터측 전송 제어장치
KR100575608B1 (ko) 버스 제어회로
KR100606698B1 (ko) 인터페이스 장치
KR100252084B1 (ko) 멀티 프로세스 시스템에서 데이터 라이트/리드 방법 및 데이터엑세스 장치
KR950010948B1 (ko) 베사 로컬 시스템에서의 데이타 중계 방법 및 장치
KR100194985B1 (ko) 프로세서 모듈간 메세지 교환장치
KR900002715B1 (ko) 데이타 상호전송을 위한 램공유회로
KR950010946B1 (ko) 데이타 전송 방법이 상이한 두 버스(bus) 사이의 인터페이스 장치
KR0121973B1 (ko) 전전자 교환기에 있어서 프로세서 보드간의 공통버스 중재회로
JPS5738039A (en) Duplex system transmission controlling circuit
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
KR970051147A (ko) 반도체 메모리 장치의 라이트 드라이버 회로
KR930001625A (ko) 다단 송수신 데이타의 중계제어장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19841129

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19890327

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19890810

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19891128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19891212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19891212

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19900228

Start annual number: 4

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19950823

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19960828

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19970811

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 19980827

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 19990826

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20000829

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20010714

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20020830

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20030829

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20040720

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20040720

Start annual number: 16

End annual number: 16

EXPY Expiration of term
PC1801 Expiration of term