[go: up one dir, main page]

KR910008978B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR910008978B1
KR910008978B1 KR1019880016531A KR880016531A KR910008978B1 KR 910008978 B1 KR910008978 B1 KR 910008978B1 KR 1019880016531 A KR1019880016531 A KR 1019880016531A KR 880016531 A KR880016531 A KR 880016531A KR 910008978 B1 KR910008978 B1 KR 910008978B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
nitride film
oxide film
manufacturing
film
Prior art date
Application number
KR1019880016531A
Other languages
English (en)
Other versions
KR900010947A (ko
Inventor
김병렬
최수한
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019880016531A priority Critical patent/KR910008978B1/ko
Publication of KR900010947A publication Critical patent/KR900010947A/ko
Application granted granted Critical
Publication of KR910008978B1 publication Critical patent/KR910008978B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
제1a-c도는 종래방법에 따른 제조공정도.
제2a-e도는 본 발명에 따른 제조공정도.
제3도는 본 발명에 따른 또다른 실시예.
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 소자분리영역을 최소화하여 소자의 크기를 크게 줄일 수 있는 반도체 장치의 제조방법에 관한 것이다.
최근 반도체 메모리장치는 점점 더 고밀도화 되어가는 추세에 있고, 이와같은 고집적화 경향으로 인하여 반도체 소자와 소자간을 분리시키는 소자 분리기술(Isolation Technology)에 많은 연구 개발이 이루어지고 있다.
종래에 주로 사용하여 왔던 상기 소자간의 소자분리 방법은 LOCOS(Local Oxidation of Silicon) 방법을 사용한 분리법이었다.
즉, 제1a도에 나타낸 바와같이 반도체 기판(1)상에 얇은 산화막(2)을 형성하고, 상기 산화막(2) 상부에 질화막(3)을 도포한 후 감광막(4)을 상기 질화막(3)의 상부에 도포하였다. 그후 소자간의 분리를 위한 영역을 형성하기 위해 사진식각방법으로 상기 질화막(3)의 일부를 에칭하여 창(5)을 형성한 후 상기 반도체기판(1)의 도전형과 동일도전형의 불순물을 고농도로 이온주입하여 이온주입영역(6)을 형성하였다. 그후 고온의 로에서 산화공정을 하여 제1b도에 도시한 바와같이 두꺼운 필드산화막(7)을 형성하였다. 이때 상기 필드산화막(7)의 성장은 산화마스크로 사용되는 질화막(3)이 없는 부분에서 급속히 성장하며, 동시에 상기 이온주입한 불순물도 확산되어 채널스토퍼영역(8)이 형성되었다. 그후 질화막(3)과 얇은 산화막(2)을 순차적으로 제거하면 제1c도와 같게 되었다.
따라서 제1c도에 나타난 바와같이 트랜지스터 또는 캐패시터등이 형성되는 반도체 소자영역(9a)(9b)사이가 필드산화막(7)과 채널스토퍼영역(8)에 의해 분리되었다.
그러나 상기와 같은 종래의 LOCOS방법에 의하여 필드산화막을 성장하면 장시간의 고온공정시 채널스토퍼 영역을 형성할 다량의 불순물이 상기 필드산화막으로 침투되었다.
따라서 상기 채널스토퍼 영역과 필드산화막 사이의 경계면에서 불순물의 농도가 낮아지므로 반도체 소자 영역사이에 펀치드루우 현상이 발생되어 소자분리영역을 축소하기 어려운 문제점이 있었다.
또한, 반도체 소자영역 사이에 발생되는 펀치드루우 현상을 방지하게 위하여 더 많은양의 불순물을 주입할 경우 채널스토퍼 하부영역의 불순물의 농도가 매우 높아 채널스토퍼 영역과 반도체 소자영역사이의 접합 브레이크다운전압(Junction Breakdown Voltage)이 매우 낮아지게 되어 반도체 소자가 파괴되는 문제점이 있었다.
따라서 본 발명의 목적은 반도체 소자 영역간의 펀치드루우 전압을 높혀 소자분리영역을 축소가능하게 함으로서 반도체 소자의 집적도를 높일수 있는 반도체 장치의 제조방법을 제공함에 있다.
본 발명의 또다른 목적은 반도체 소자영역과 채널스토퍼 영역사이의 접합브레이크다운 전압을 높혀 소자분리 특성이 우수한 반도체 장치의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위하여 본 발명은 반도체 기판상에 산화막과 질화막을 순차적으로 형성하는 제1공정과, 상기 질화막 상부에 감광막패턴을 형성하여 노출된 질화막을 식각하여 창을 형성한 후 상기 반도체기판의 도전형과 동일한 도전형의 불순물을 이온주입하여 이온주입영역을 형성하는 제2공정과, 상기 감광막패턴을 제거한 후 필드산화막을 성장함과 동시에 채널스토퍼영역을 형성하는 제3공정과, 상기 질화막 상부에 재차 감광막패턴을 형성한 후 재차 이온주입하는 제4공정과, 상기 감광막패턴, 질화막과 산화막을 순차적으로 제거하는 제5공정으로 이루어짐을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제2a-e도는 본 발명에 따른 일실시예이다. 제2a도는 p형 반도체 기판(20) 상부에 통상의 열산화방법이나 CVD 방법으로 100-1000Å정도의 산화막(22)을 형성한 후 상기 산화막(22) 상부에 LPCVD(Low Pressure CVD) 방법에 의해 1000-3000Å정도의 질화막(24)을 형성한 도면이다.
제2b도는 상기 질화막(24) 상부에 식각마스크로 이용될 감광막패턴(26)을 형성하고 노출된 질화막을 건식식각하여 창(28)을 형성한 후 이온주입 방법으로 보론 또는 BF2이온등 p형 불순물을 30KeV정도의 에너지로 도우즈 3.0x1013ions/cm2를 주입하여 이온주입영역(30)을 형성한 도면이다. 상기 공정에서 감광막패턴(26)이 있을때 이온주입하는 것을 보였으나 상기 감광막패턴(26)을 제거한 후 이온주입을 할 수 있음을 알아야 할 것이다.
제2c도는 상기 감광막패턴(26)을 제거하고 1000℃에서 3시간 정도의 고온공정에 의해 2000-10000Å정도의 필드산화막(32)를 성장시키면 이온주입영역(30)이 확산되어 채널스토퍼영역(34)를 형성한 도면이다. 이때 상기 장시간의 고온공정시 이온주입영역(30)의 보론 또는 BF2이온의 불순물이 필드산화막(32)의 내부로 침투하게 되므로 형성되는 채널스토퍼영역(34)중 필드산화막(32)과 경계를 이루는 부분의 불순물 농도가 낮아지게 된다.
제2d도는 상기 질화막(24) 상부에 감광막패턴(38)을 형성한 후 재차 보론 또는 BF2이온등의 불순물을 180KeV정도의 에너지로 도우즈 3.0x1012ions/cm2를 주입한 도면이다. 상기 공정에서 감광막패턴(38)을 형성하는 것은 반도체 소자영역(36a)(36b)에 상기 불순물이 주입되는 것을 방지하기 위함이여, 이때 주입된 불순물은 필드산화막(32)과 경계를 이루는 채널스토퍼영역(34) 상부의 불순물 농도를 높힌다. 또한 상기 공정후 감광막패턴(38), 질화막(24)과 산화막(22)을 순차적으로 제거하면 제2e도와 같게된다.
제3도는 본 발명에 또 다른 일실시예의 일부공정을 나타낸 도면이다. 상기 제2a-c도의 공정후 제2c도의 질화막(24)을 인산조(H3PO4)등을 이용하여 제거하고, 산화막(22)과 필드산화막(32)의 전면에 보론 또는 BF2이온등의 불순물을 180KeV이상의 에너지를 이용하여 도우즈 3.0x1012ions/cm2로 이온주입을 하면 제3도와 같다. 상기 공정에서 상기 산화막(22)의 상부에 이온주입마스크가 없으므로 반도체 소자영역(36a)(36b)으로 주입된 불순물이 후의 공정에서 형성되는 반도체 소자의 하부에 위치하도록 180KeV정도의 고에너지를 이용하여 이온주입을 한다. 그 후 상기 산화막(22)을 제거하면 제2e도와 같게 된다. 지금까지 본 발명의 일실시예를 p형 반도체 기판을 사용하여 나타내었으나 N형 반도체 기판을 이용하여도 본 발명의 사상에 어긋나지 않음을 알아야 한다.
상술한 바와같이 채널스토퍼영역중 불순물 농도가 낮은 상부에 재차 이온주입을 하여 상기 채널스토퍼영역중 하부의 불순물 농도를 높이지 않고 상부의 불순물 농도를 높힐 수가 있다.
따라서 상술한 바와같이 본 발명을 필드산화막을 형성하기 전에 적은양의 불순물을 주입함으로써 반도체 기판과 반도체 소자영역사이의 접합브레이크다운 전압이 높아지는 잇점이 있다.
또한 본 발명은 필드산화막 형성후에 재차 주입된 불순물은 저온에서 확산되므로 필드산화막과 경계를 이루는 채널스토퍼영역 상부의 불순물 농도가 높아지게 되어 상기 경계면을 통한 펀치드루우 전압이 높아지게 되며, 따라서 소자분리 간격을 줄일 수 있는 잇점이 있다.
또한 본 발명은 재차주입된 불순물이 저온에서만 확산이 되기때문에 상기 불순물의 측면확산이 줄어들게 되어 반도체 장치의 동작특성이 좋아지는 잇점이 있다.
또한 본 발명은 이온주입 마스크없이 재차 불순물을 주입할때, 상기 불순물을 반도체 소자영역 하부깊이 주입되어 잡음면역 특성이 좋아지는 잇점이 있다.

Claims (5)

  1. 반도체 장치의 제조공정에 있어서, 반도체 기판(20)상에 산화막(22)과 질화막(24)을 순차적으로 형성하는 제1공정과, 상기 질화막(24)상부에 감광막패턴(26)을 형성하여 노출된 질화막을 식각하여 창(28)을 형성한 후 상기 반도체 기판의 도전형과 동일한 도전형의 불순물을 이온주입하여 이온주입영역(30)을 형성하는 제2공정과, 상기 감광막패턴(26)을 제거한 후 필드산화막(32)을 성장함과 동시에 채널스토퍼영역(34)을 형성하는 제3공정과, 상기 질화막(24)상부에 재차 감광막패턴(38)을 형성한 후 재차 불순물을 이온주입하는 제4공정과, 상기 감광막패턴(38), 질화막(24)와 산화막(22)을 순차적으로 제거하는 제5공정으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 제2공정의 불순물 주입에너지가 10KeV-100KeV임을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 제3공정의 필드산화막(32)의 두께가 2000-10000Å임을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 제4공정의 불순물 주입에너지가 50KeV-1MeV인 반도체 장치의 제조공정.
  5. 제1항에 있어서, 제4공정이 제3공정후 질화막(24)을 제거한 후 이온주입함을 특징으로 하는 반도체 장치의 제조방법.
KR1019880016531A 1988-12-12 1988-12-12 반도체 장치의 제조방법 KR910008978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880016531A KR910008978B1 (ko) 1988-12-12 1988-12-12 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880016531A KR910008978B1 (ko) 1988-12-12 1988-12-12 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR900010947A KR900010947A (ko) 1990-07-11
KR910008978B1 true KR910008978B1 (ko) 1991-10-26

Family

ID=19280067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016531A KR910008978B1 (ko) 1988-12-12 1988-12-12 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR910008978B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908824B1 (ko) * 2006-12-27 2009-07-21 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조방법

Also Published As

Publication number Publication date
KR900010947A (ko) 1990-07-11

Similar Documents

Publication Publication Date Title
US4459325A (en) Semiconductor device and method for manufacturing the same
US5393693A (en) "Bird-beak-less" field isolation method
US4498227A (en) Wafer fabrication by implanting through protective layer
JPH04346229A (ja) 半導体装置の素子分離方法
US4398964A (en) Method of forming ion implants self-aligned with a cut
KR930010987B1 (ko) 반도체 장치의 소자분리방법
EP0087462A4 (en) METHOD FOR MANUFACTURING A STRUCTURE OF INTEGRATED CIRCUITS.
EP0326211B1 (en) Semiconductor device and method of manufacturing same
KR930011500B1 (ko) 반도체장치의 소자분리방법
KR920004366B1 (ko) 반도체 장치의 자기 정렬 콘택 제조방법
KR910008978B1 (ko) 반도체 장치의 제조방법
US4546537A (en) Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation
JPS5984435A (ja) 半導体集積回路及びその製造方法
JPS62298130A (ja) 素子分離方法
US4814290A (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
JP2658027B2 (ja) 半導体装置の製造方法
JPS6255709B2 (ko)
KR100209765B1 (ko) 바이모스 제조방법
KR0143709B1 (ko) 반도체 소자의 소자분리막 형성방법
KR920009915B1 (ko) 반도체 장치의 소자 분리방법
KR930008540B1 (ko) 반도체장치의 소자분리방법
KR100337073B1 (ko) 반도체소자간의격리방법
KR940008322B1 (ko) 반도체장치의 제조방법
KR0178994B1 (ko) 접합격리영역 형성방법
KR100401527B1 (ko) 반도체장치의소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19881212

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19881212

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19910928

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19920115

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19920123

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19920123

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19940715

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19950825

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19960925

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19970828

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19980911

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19990914

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20000915

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20010906

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20010906

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee