[go: up one dir, main page]

KR0143709B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법

Info

Publication number
KR0143709B1
KR0143709B1 KR1019940035742A KR19940035742A KR0143709B1 KR 0143709 B1 KR0143709 B1 KR 0143709B1 KR 1019940035742 A KR1019940035742 A KR 1019940035742A KR 19940035742 A KR19940035742 A KR 19940035742A KR 0143709 B1 KR0143709 B1 KR 0143709B1
Authority
KR
South Korea
Prior art keywords
ion implantation
film
semiconductor substrate
oxygen
device isolation
Prior art date
Application number
KR1019940035742A
Other languages
English (en)
Other versions
KR960026558A (ko
Inventor
고요환
황성민
정하풍
정명준
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940035742A priority Critical patent/KR0143709B1/ko
Publication of KR960026558A publication Critical patent/KR960026558A/ko
Application granted granted Critical
Publication of KR0143709B1 publication Critical patent/KR0143709B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 기판의 예정된 활성영역 상에 제1이온주입장벽막을 패터닝 하는 단계; 노출된 반도체 기판 표면으로 부터 일정한 깊이에 산소이온이 주입되도록 제1산소이온주입을 실시하는 단계; 제1이온주입장벽막 측벽에 스페이서 제2이온주입장벽막을 형성하는 단계; 노출된 반도체 기판 표면에 산소이온이 주입되도록 제2산소이온주입을 실시하는 단계; 열처리 공정을 통하여 상기 제1 및 제2산소이온주입된 반도체 기판에 소자분리용 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 기존의 노광장비로서 묘사할 수 있는 넓이보다 더 작은 면적에서 버즈비크와 단차 발생DL 방지된 소자분리막을 형성하며, 소자분리거리가 충분하고 소오스드레인의 접합 커패시턴스를 감소시켜 소자의 특성 향상 및 소자의 초고집적화를 앞당기는 효과가 있다.

Description

반도체 소자의 소자분리막 형성방법
제1a도 및 제1b도는 종래의 산소 이온주입 방법에 따른 필드산화막 형성 공정도,
제2a도 내지 제2c도는 본 발명의 일실시예에 따른 필드산화막 형성 공정 단면도,
제3a도 내지 제3b도는 본 발명의 다른 실시예에 따른 필드산화막 형성 공정 단면도.
*도면의 주요부분에 대한 부호의 설명
21,31:실리콘 기판 22,32:질화막
23,33:스페이서 질화막 24,34:필드산화막
25,35:게이트 산화막 26,36:게이트 전극
27,37:소오스/드레인
본 발명은 반도체 소자의 소자분리를 위한 필드산화막을 형성하는 방법에 관한 것으로서, 특히 산소 이온주입을 이용하여 반도체 소자의 활성영역이 넓으면서 소자분리효과를 충분히 얻을 수 있고 소오스와 드레인의 접합 커패시턴스를 감소시키므로서 트랜지스터의 성능을 향상시키는 반도체 소자의 소자분리막 형성 방법에 관한 것이다.
일반적으로, 소자분리기술은 소자 및 활성영역 그리고 웰(WELL) 영역등을 서로 격리시키는 공정기술로 소자의 고집적화에 따라 제한된 면적에서 충분한 소자분리 효과를 얻기 위하여 버즈비크(Bird's Beak)와 단차가 없으며 소자분리 유효거리가 긴 필드산화막 형성방법이 요구되어지고 있다.
제1a도 및 제b도는 종래의 산소 이온주입 방법에 따른 필드 산화막 형성 공정도로서, 제1a도는 실리콘기판(11)위의 활성영역에 이온주입 장벽막으로 사용되는 질화막(12)을 패터닝하고 활성영역의 면적을 더 늘이기 위하여 질화막(12)의 측벽에 스페이서 질화막(13)을 형성한 후 산소이온을 주입한 상태를 도시한 것이다.
제1b도는 제1a도의 구조하에서 열처리를 하여 상기 이온주입된 영역에 필드산화막(14)을 형성하고, 통상적인 반도체 소자의 트랜지스터를 이루는 게이트 산화막(15), 게이트 전극(16)와 소오스/드레인(17)을 형성한 상태를 도시한 것이다.
이 방법은 산소 이온주입 방법으로 버즈비크와 단차가 없는 필드산화막을 형성하고 스페이서 질화막을 이용하여 기존의 노광장비로서 묘사할 수 있는 넓이보다 필드영역을 더 줄이므로 초고집적 반도체 소자의 소자분리 제조방법으로 매우 좋은 가능성이 있으나, 좁은 필드산화막은 상대적으로 소자분리 유효거리가 줄어들며 소오스와 드레인의 접합 커패시턴스에는 변화가 없다.
따라서, 본 발명은 반도체 소자의 고집적화에 따라 제한된 면적내에서 버즈비크와 단차가 없는 필드산화막을 형성할 수 있을뿐만 아니라 소자분리 유효거리를 증가시키고 소오스와 드레인의 아래쪽에도 필드산화막을 형성시켜 접합 커패시턴스를 감소시키므로 트랜지스터의 성능을 향상시키는 필드산화막 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판의 예정된 활성영역 상에 제1이온주입장벽막을 패터닝 하는 단계; 노출된 반도체 기판 표면으로 부터 일정한 깊이에 산소이온이 주입되도록 제1산소이온주입을 실시하는 단계; 제1이온주입장벽막 측벽에 스페이서 제2이온주입장벽막을 형성하는 단계; 노출된 반도체 기판 표면에 산소이온이 주입되도록 제2산소이온주입을 실시하는 단계; 열처리 공정을 통하여 상기 제1 및 제2산소이온주입된 반도체 기판에 소자분리용 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2a도 내지 제2c도는 본 발명의 일실시예에 따른 필드산화막형성 공정도로서, 제2a도는 이온주입 장벽막으로 사용되는 질화막(22)을 실리콘기판(21)상의 활성영역에 패터닝하고, 산소 이온주입 방법으로 필드영역의 실리콘기판 표면에서 일정한 거리 깊이에 산소이온을 주입한 상태를 도시한 것이다.
이어서, 제2b도는 상기 제2a도의 구조하에서 질화막(22)의 측벽에 스페이서 질화막(23)을 형성하고 산소 이온주입 방법으로 필드영역의 실리콘 기판 표면 근처에 산소이온을 주입한 상태를 도시한 것이다.
제2c도는 상기 제2b도의 구조하에서 열처리를 하여 산소 이온 주입된 영역에 필드산화막(24)을 형성하고 질화막(22)와 스페이서 질화막(23)을 제거한 후 트랜지스터의 게이트산화막(25), 게이트 전극(26)과 소오스/드레인(27)을 형성한 상태를 도시한 것으로, 기판의 표면 깊숙히 형성된 필드산화막의 하부는 횡방향으로 길게 형성되므로, 소자분리거리가 더 길어지며 소오스와 드레인의 아래쪽 부분에 필드산화막이 형성되므로 접합 커패시턴스가 감소하게 된다.
제3a도 내지 제3c도는 본 발명의 다른 실시예에 따른 필드산화막 형성 공정도로서, 제2a도 내지 제2c도의 공정방식을 적용하되, 첫번째 산소 이온주입을 경사 이온주입 방법으로 주입시켜 필드산화막의 아랫쪽 부분이 수직 이온주입 방법에 비해 횡방향으로 더길게 형성되므로 소자분리의 실제 거리가 더 증가하고 소오스와 드레인의 아래쪽 부분에 더 길게 필드산화막이 형성되므로 접합 커패시턴스를 더 감소시키는 방법이다.
제3a도는 실리콘기판(31)상의 활성영역에 이온주입 장벽막인 질화막(32)으로 패터닝하고 경사 이온주입 방법으로 실리콘 기판의 표면에서 일정한 깊이에 산소이온을 주입한 상태를 도시한 것이다.
제3b도는 상기 제3a도의 구조하에서 질화막(32)의 측벽에 스페이서 질화막(33)을 형성하고 산소 이온주입 방법으로 필드영역의 표면 근처에 산소이온을 주입한 상태를 도시한 것이다.
제3도는 상기 제3b도의 구조하에서 열처리를 하여 필드산화막(34)을 형성한 후 질화막(32)과 스에피서 질화막(33)을 제거하고 트랜지스터의 게이트 산화막(35) 및 게이트 전극(36)을 형성하고 소오스/드레인(37)을 형성한 상태를 도시한 것이다.
상기 본 발명에서 이온주입장벽막으로 질화막을 사용하였으나, 패드산화막과 질화막, 패드산화막과 패드 폴리실리콘막 및 질화막으로 이온주입장벽막을 형성할 수 있다.
이상, 상술한 바와같이 본 발명은 활성영역에 이온주입장벽막으로 질화막을 묘사하고 산소이온을 필드영역의 표면에서 일정한 거리에 먼저 주입하며, 질화막의 측벽에 스페이서 질화막을 형성하고 다시 산소이온을 필드영역의 표면부근에 주입한 후 열처리를 하여 필드산화막을 형성하므로 기존의 노광장비로서 묘사할 수 있는 넓이보다 더 작은 면적에서 버즈비크와 단차 발생을 방지하며, 소자분리거리가 충분하고 소오스/드레인의 접합 커패시턴스를 감소시켜 소자의 특성 향상 및 소자의 초고집적화를 앞당기는 효과가 있다.

Claims (7)

  1. 반도체 기판의 예정된 활성영역 상에 제1이온주입장벽막을 패터닝 하는 단계; 노출된 반도체 기판 표면으로 부터 일정한 깊이에 산소이온이 주입되도록 제1산소이온주입을 실시하는 단계; 제1이온주입장벽막 측벽에 스페이서 제2이온주입장벽막을 형성하는 단계; 노출된 반도체 기판 표면에 산소이온이 주입되도록 제2산소이온주입을 실시하는 단계; 열처리 공정을 통하여 상기 제1 및 제2산소이온주입된 반도체 기판에 소자분리용 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  2. 제1항에 있어서, 상기 제1산소이온주입은 이온주입방향을 반도체 기판과 수직으로 하여 이온주입하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  3. 제1항에 있어서, 상기 제1산소이온주입은 이온주입방향을 반도체 기판과 수직으로 하여 이온주입하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  4. 제2항 또는 제3항에 있어서; 상기 스페이서 제2이온주입장벽막은 질화막인 것을 특징으로 하는 반도체 소자의 소자분리 제조방법.
  5. 제2항 또는 제3항에 있어서; 상기 제1이온주입장벽막은 질화막인 것을 특징으로 하는 반도체 소자의 소자분리 제조방법.
  6. 제2항 또는 제3항에 있어서; 상기 제1이온주입장벽막은 패드산화막과 질화막으로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리 제조방법.
  7. 제2항 또는 제3항에 있어서; 상기 제1이온주입장벽막은 패드산화막과 패드폴리실리콘막 및 질화막으로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리 제조방법.
KR1019940035742A 1994-12-21 1994-12-21 반도체 소자의 소자분리막 형성방법 KR0143709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035742A KR0143709B1 (ko) 1994-12-21 1994-12-21 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035742A KR0143709B1 (ko) 1994-12-21 1994-12-21 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR960026558A KR960026558A (ko) 1996-07-22
KR0143709B1 true KR0143709B1 (ko) 1998-08-17

Family

ID=19402750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035742A KR0143709B1 (ko) 1994-12-21 1994-12-21 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR0143709B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781302B2 (en) 2006-05-16 2010-08-24 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having isolation regions formed from annealed oxygen ion implanted regions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781302B2 (en) 2006-05-16 2010-08-24 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having isolation regions formed from annealed oxygen ion implanted regions

Also Published As

Publication number Publication date
KR960026558A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR950000103B1 (ko) 반도체 장치 및 그 제조방법
KR100227621B1 (ko) 반도체 소자의 트랜지스터 제조방법
US5006911A (en) Transistor device with high density contacts
KR0149527B1 (ko) 반도체 소자의 고전압용 트랜지스터 및 그 제조방법
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
KR0143709B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2945961B2 (ja) Ｍｏｓｆｅｔの製造方法
KR940012493A (ko) 집적 회로 제조 방법
US5994737A (en) Semiconductor device with bird's beak
KR100244413B1 (ko) 반도체소자의소오스/드레인형성방법
JP4180809B2 (ja) 半導体装置の製造方法
KR100220251B1 (ko) 반도체 소자 및 그의 제조방법
EP0313777A2 (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
KR910008978B1 (ko) 반도체 장치의 제조방법
KR0161728B1 (ko) 반도체소자의 트랜지스터 제조방법
KR20000003936A (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR940002780B1 (ko) 고전압용 트랜지스터의 구조 및 제조방법
KR940001506B1 (ko) 모오스 소자 격리 방법
KR100998958B1 (ko) 고전압 반도체 소자 및 그의 제조 방법
KR100518239B1 (ko) 반도체 장치 제조방법
KR970008345B1 (ko) 매립된 고농도 이온주입영역 형성 방법
KR100699819B1 (ko) 모스 트랜지스터의 형성방법
KR0140785B1 (ko) 전계효과 트랜지스터 제조방법
KR100196220B1 (ko) 반도체 소자 제조방법
KR0183969B1 (ko) 반도체장치의 수직형 mosfet 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941221

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941221

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980324

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980410

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980410

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010316

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020315

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030318

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050318

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060320

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070321

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080320

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090327

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20100325

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20100325

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20120309