KR100908824B1 - 비휘발성 메모리 소자 제조방법 - Google Patents
비휘발성 메모리 소자 제조방법 Download PDFInfo
- Publication number
- KR100908824B1 KR100908824B1 KR1020060134332A KR20060134332A KR100908824B1 KR 100908824 B1 KR100908824 B1 KR 100908824B1 KR 1020060134332 A KR1020060134332 A KR 1020060134332A KR 20060134332 A KR20060134332 A KR 20060134332A KR 100908824 B1 KR100908824 B1 KR 100908824B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- memory device
- forming
- ion implantation
- stepped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000006698 induction Effects 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000007667 floating Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- -1 silicon ions Chemical class 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 abstract description 10
- 230000010354 integration Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000001351 cycling effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 점차 고집적화되는 비휘발성 메모리 소자의 UV 문턱전압을 증가시켜 데이터 유지 특성을 향상시킬 수 있는 비휘발성 메모리 소자 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판의 채널 영역에서 서로 다른 두께를 갖는 단차 유도막을 형성하는 단계와, 상기 단차 유도막을 제거하여 상기 채널 영역의 기판 표면에 단차부를 형성하는 단계와, 상기 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 구조물을 형성하는 단계를 포함하는 비휘발성 메모리 소자 제조방법을 제공한다.
비휘발성 메모리 소자, 채널 길이, 기판, 단차부, 데이터 유지 특성, 문턱전압
Description
도 1 내지 도 4는 본 발명의 실시예에 따른 비휘발성 메모리 소자 제조방법을 설명하기 위해 도시한 공정 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
CR : 채널 영역
10 : 기판
11 : 포토레지스트 패턴
12 : 이온주입공정
13 : 단차 유도막
14 : 습식식각공정
10A : 단차부를 갖는 기판
15 : 게이트 절연막
16 : 부유 게이트
17 : 유전체막
18 : 제어 게이트
본 발명은 반도체 소자 제조기술에 관한 것으로, 특히 비휘발성(non-volatile) 메모리 소자 제조방법, 더욱 구체적으로는 플래시(FLASH) 메모리의 메모리 셀을 구성하는 게이트 및 그 형성방법에 관한 것이다.
최근에는 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레시(refresh) 기능이 필요 없는 비휘발성 메모리 소자, 대표적으로 플래시 메모리 소자의 수요가 증가하고 있다. 그리고, 많은 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 소자의 고집적화 기술에 대한 연구가 활발하게 진행되고 있다. 여기서, 프로그램이라 함은 데이터를 메모리 셀에 기입(write)하는 동작을 가리키며, 소거라 함은 메모리 셀에 기입된 데이터를 제거하는 동작을 가리킨다.
이러한 플래시 메모리 소자의 셀 구조는 크게 노아(NOR)형과 낸드(NAND)형으로 분류되는데, 노아형은 2셀 당 1개의 콘택이 필요하며 고집적화에 불리하지만 셀 전류가 커서 고속화에 유리하다는 정점을 가지며, 낸드형은 셀 전류가 적어 고속화에 불리하지만 다수의 셀이 하나의 콘택을 공유하여 고집적화에 유리하다는 장점을 갖는다. 따라서, 낸드 플래시 메모리 소자는 최근 엠피쓰리(MP3), 디지털 카메 라(digital camera), 핸드폰(mobile phone) 및 보조 기억 장치 등의 디지탈 기기에 사용되는 차세대 메모리 소자로 각광받고 있다.
특히, 낸드 플래시 메모리 소자에 있어서는 데이터 유지(data retention) 특성이 소자의 신뢰성을 좌우하는 주요 요인으로 작용하게 되는데, 데이터 유지 특성을 향상시키기 위해서는 이들의 초기(initial) 문턱전압인 "UV 문턱전압"을 증가(또는, 일정 레벨 이상으로 유지)시켜야 한다. 여기서, "UV 문턱전압"이라 함은 웨이퍼(wafer)가 소정의 반도체 공정을 통해 제조 완료되어 팹 아웃(fab out)된 후 초기 상태의 문턱전압, 즉 프로그램/소거(Program/Erase) 동작을 한번도 진행하지 않은 상태의 초기 문턱전압을 말한다.
그러나, 이러한 UV 문턱전압은 반도체 소자의 고집적화가 진행될수록 단위 셀이 차지하는 면적이 감소함에 따라 채널 길이가 감소하므로 함께 감소하게 되어 소자의 데이터 유지 특성을 저하시키게 된다. 특히, 이러한 데이터 유지 특성의 저하는 셀 분포 마진이 좁은 MLC(Multi Level Cell)에서 소자 특성을 심각하게 제약하는 원인이 된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 제안된 것으로서, 점차 고집적화되는 비휘발성 메모리 소자의 UV 문턱전압을 증가시켜 데이터 유지 특성을 향상시킬 수 있는 비휘발성 메모리 소자 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 기판의 채널 영역에서 서로 다른 두께를 갖는 단차 유도막을 형성하는 단계와, 상기 단차 유도막을 제거하여 상기 채널 영역의 기판 표면에 단차부를 형성하는 단계와, 상기 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 구조물을 형성하는 단계를 포함하는 비휘발성 메모리 소자 제조방법을 제공한다.
본 발명은 채널 영역의 기판 표면에 요철(凸) 형태의 단차부(또는 단턱부)를 형성하여 소자의 채널 길이를 상기 단차부 길이만큼 증가시킴으로써, 고집적 비휘발성 메모리 소자의 UV 문턱전압을 증가시킬 수 있도록 한다. 이를 통해, 비휘발성 메모리 소자의 신뢰성을 좌우하는 가장 큰 요인이라 할 수 있는 데이터 유지 특성 및 비휘발성 메모리 소자의 싸이클링(cycling) 특성을 향상시킬 수 있다.
또한, 본 발명은 채널 영역의 기판 표면에 요철 형태의 단차부를 형성하고, 채널 영역의 기판 상부에 단차부가 그대로 전사되는 형태로 부유 게이트/유전체막/제어 게이트의 적층구조물을 형성하여 유전체막의 접촉면적을 증가시킴으로써, 비휘발성 메모리 소자의 커플링비(coupling ratio)를 증가시킬 수 있도록 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상 에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 1 내지 도 4는 본 발명의 실시예에 따른 비휘발성 메모리 소자 제조방법을 설명하기 위해 도시한 공정 단면도이다.
먼저, 도 1에 도시된 바와 같이, 기판(10) 상에 포토레지스트를 도포한 후, 포토마스크(미도시)를 이용한 노광 및 현상공정을 실시하여 포토레지스트 패턴(11)을 형성한다. 여기서, 포토레지스트 패턴(11)은 예정된 채널 영역(channel region, CR)의 일부를 덮도록 형성한다.
이어서, 기판(10) 표면에 도핑(doping)이 이루어지고 손상(damage)을 입히기 위해 포토레지스트 패턴(11)을 마스크(mask)로 이온주입공정(12)을 실시한다. 예컨대, 이온주입공정(12)시 주입되는 이온은 실리콘 이온(Si)을 사용할 수 있다. 이로써, 기판(10) 표면이 손상을 입게 되어, 후속 산화공정시 산화율이 증가된다. 특히, 기판(10)은 포토레지스트 패턴(11)에 의해 개구 (open)된 영역에서 도핑이 이루어지고 손상을 입게 된다.
이어서, 도 2에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 포토레지스트 패턴(11, 도 1 참조)을 제거한다. 이후에는, 산화(oxidation)공정을 실시하여 기판(10) 표면에 단차 유도막(13)을 형성한다. 따라서, 단차 유도막(13)은 산화막 물질로 이루어진다.
이때, 단차 유도막(13)은 포토레지스트 패턴(11)에 의해 개구되지 않았던 영역에서보다 포토레지스트 패턴(11)에 의해 개구되었던 영역에서 상대적으로 두꺼운 두께를 갖게 된다. 이는, 고농도의 도핑이 이루어지거나 손상을 입게 되면 산화속도가 빨라지기 때문이다.
한편, 산화 속도는 이온주입공정(12)의 이온주입 에너지 및 도즈(dose)에 비례하여 결정되므로 단차 유도막(13)의 두께는 이온주입공정(12)의 이온주입 에너지 및 도즈를 조절하여 제어할 수 있다.
이어서, 도 3에 도시된 바와 같이, 습식식각공정(14)을 실시하여 단차 유도막(13, 도 2 참조)을 제거한다. 이로써, 채널 영역(CR)의 기판(10A) 표면에는 요철 형태의 단차부가 형성된다. 여기서, 채널 영역(CR)의 기판(10A) 표면에 요철 형태의 단차부를 형성시키는 이유는 소자의 채널 길이(channel length, CL)를 증가시키기 위함이다.
이어서, 도 4에 도시된 바와 같이, 단차부를 갖는 기판(10A) 표면 상에 일정 두께의 게이트 절연막(15)을 형성한다. 예컨대, 게이트 절연막(15)은 건식 또는 습식 산화공정을 실시하여 산화막 물질로 형성한다.
이어서, 채널 영역(CR)의 게이트 절연막(15) 상에 부유 게이트(16)/유전체막(17)/제어 게이트(18)의 적층구조로 이루어진 게이트 구조물을 형성한다. 예컨대, 게이트 절연막(15) 상에 부유 게이트(15) 형성 물질로 폴리실리콘막을 증착한 후, 그 상부에 유전체막(17)으로 산화막/질화막/산화막(oxide/nitride/oxide)의 적 층막을 형성한다. 이후, 유전체막(17) 상에 제어 게이트(18) 형성 물질로 다시 폴리실리콘막을 증착한 후, 이들의 일부를 식각하여 채널 영역(CR)의 게이트 절연막(15) 상에 상기한 게이트 구조물을 형성한다.
이어서, 도면에 도시하진 않았지만, 상기 게이트 구조물의 양측 기판(10) 내에 소스/드레인 이온주입공정을 실시하여 소스/드레인 영역을 형성한다. 이로써, 비휘발성 메모리 소자의 트랜지스터 형성공정이 완료된다.
즉, 본 발명의 실시예에 따른 비휘발성 메모리 소자 제조방법에 따라 비휘발성 메모리 소자를 제조하다 보면 채널 영역(CR)의 기판(10A)에 요철 형태의 단차부가 형성되어 있으므로, 채널 길이(CL)가 기존보다 그 단차부 길이만큼 증가하게 된다. 따라서, 비휘발성 메모리 소자의 데이터 유지 특성 및 싸이클링 특성을 향상시킬 수 있다.
또한, 부유 게이트(16) 상부의 유전체막(17) 또한 요철 형태의 단차를 갖게 되어 그 길이가 증가하게 되고 이는 유전체막(17)과 부유 게이트(16) 간의 접촉면적을 증가시키게 되므로, 비휘발성 메모리 소자의 커플링비를 증가시킬 수 있게 된다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 본 발명의 실시예에서는 설명의 편의를 위해 채널 영역에서의 단차부가 하나의 돌출부를 갖도록 도시하였으나, 채널 영역에서의 단차부는 이에 한정되지 않고 복수개의 돌출부를 갖을 수도 있다. 또한, 본 발명의 기술 분야의 통상의 전문가라 면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면 다음과 같은 여러가지 효과가 있다.
첫째, 본 발명에 의하면 채널 영역의 기판에 단차부를 형성함으로써 소자의 채널 길이를 증가시켜 고집적 비휘발성 메모리 소자의 UV 문턱전압을 증가시킬 수 있다. 이를 통해, 비휘발성 메모리 소자의 신뢰성을 좌우하는 가장 큰 요인이라 할 수 있는 데이터 유지 특성 및 비휘발성 메모리 소자의 싸이클링(cycling) 특성을 향상시킬 수 있다.
둘째, 본 발명에 의하면 채널 영역의 기판에 형성된 단차부가 기판 상부에 형성되는 부유 게이트 및 유전체막에도 그대로 전사되도록 함으로써, 비휘발성 메모리 소자의 커플링비(coupling ratio)를 증가시킬 수 있다.
Claims (10)
- 기판의 채널 영역에서 서로 다른 두께를 갖는 단차 유도막을 형성하는 단계;상기 단차 유도막을 제거하여 상기 채널 영역의 기판 표면에 단차부를 형성하는 단계;상기 단차부가 형성된 기판 상에 게이트 절연막을 형성하는 단계; 및상기 단차부가 형성된 채널 영역의 상기 게이트 절연막 상에 게이트 구조물을 형성하는 단계를 포함하는 비휘발성 메모리 소자 제조방법.
- 제 1 항에 있어서,상기 단차 유도막을 형성하는 단계는,상기 기판 상에 상기 채널 영역의 일부를 덮는 구조의 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 통해 이온주입공정을 실시하는 단계;상기 포토레지스트 패턴을 제거하는 단계; 및산화공정을 실시하는 단계를 포함하여 이루어지는 비휘발성 메모리 소자 제조방법.
- 제 2 항에 있어서,상기 이온주입공정시에는 실리콘 이온을 주입하는 비휘발성 메모리 소자 제조방법.
- 제 2 항 또는 제 3 항에 있어서,상기 단차 유도막의 형성 두께는 상기 이온주입공정에 의한 상기 기판 표면의 손상 정도에 비례하는 비휘발성 메모리 소자 제조방법.
- 제 4 항에 있어서,상기 기판 표면의 손상 정도는 상기 이온주입공정시 그 이온주입 에너지에 비례하는 비휘발성 메모리 소자 제조방법.
- 제 2 항 또는 제 3 항에 있어서,상기 단차 유도막의 형성 두께는 상기 이온주입공정에 의한 상기 기판 표면의 도핑 농도에 비례하는 비휘발성 메모리 소자 제조방법.
- 제 6 항에 있어서,상기 도핑 농도는 상기 이온주입공정시 그 이온주입 도즈에 비례하는 비휘발성 메모리 소자 제조방법.
- 제 2 항 또는 제 3 항에 있어서,상기 단차 유도막은 상기 포토레지스트 패턴에 의해 개구된 영역에서의 두께가 상기 포토레지스트 패턴에 의해 개구되지 않은 영역에서의 두께보다 두꺼운 비휘발성 메모리 소자 제조방법.
- 제 1 항에 있어서,상기 단차 유도막을 제거하는 단계는,습식식각공정을 실시하여 이루어지는 비휘발성 메모리 소자 제조방법.
- 제 1 항에 있어서,상기 게이트 구조물은 부유 게이트/유전체막/제어 게이트의 적층 구조로 형성하는 비휘발성 메모리 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134332A KR100908824B1 (ko) | 2006-12-27 | 2006-12-27 | 비휘발성 메모리 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134332A KR100908824B1 (ko) | 2006-12-27 | 2006-12-27 | 비휘발성 메모리 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080060362A KR20080060362A (ko) | 2008-07-02 |
| KR100908824B1 true KR100908824B1 (ko) | 2009-07-21 |
Family
ID=39812895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060134332A Expired - Fee Related KR100908824B1 (ko) | 2006-12-27 | 2006-12-27 | 비휘발성 메모리 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100908824B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900010947A (ko) * | 1988-12-12 | 1990-07-11 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
| JPH11260939A (ja) | 1998-03-10 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| JP2000357753A (ja) * | 1999-06-15 | 2000-12-26 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置の製造方法 |
| KR20060062554A (ko) * | 2004-12-03 | 2006-06-12 | 삼성전자주식회사 | 요철구조 활성영역을 갖는 비휘발성메모리소자 및 그제조방법 |
-
2006
- 2006-12-27 KR KR1020060134332A patent/KR100908824B1/ko not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900010947A (ko) * | 1988-12-12 | 1990-07-11 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
| JPH11260939A (ja) | 1998-03-10 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| JP2000357753A (ja) * | 1999-06-15 | 2000-12-26 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置の製造方法 |
| KR20060062554A (ko) * | 2004-12-03 | 2006-06-12 | 삼성전자주식회사 | 요철구조 활성영역을 갖는 비휘발성메모리소자 및 그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080060362A (ko) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8890232B2 (en) | Methods and apparatus for non-volatile memory cells with increased programming efficiency | |
| US8324092B2 (en) | Non-volatile semiconductor device and method of fabricating embedded non-volatile semiconductor memory device with sidewall gate | |
| KR100432888B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| CN112234096B (zh) | 分栅快闪存储器及其制备方法 | |
| TWI233666B (en) | Method of manufacturing non-volatile memory cell | |
| KR100654560B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100771805B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100908824B1 (ko) | 비휘발성 메모리 소자 제조방법 | |
| US7566930B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| KR100685880B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| KR100685893B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| KR100672717B1 (ko) | 비휘발성 메모리 장치의 제조방법 | |
| KR100958627B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 | |
| KR100606535B1 (ko) | 플래시 메모리 제조방법 | |
| KR100604187B1 (ko) | 플래시 메모리 제조방법 | |
| KR20080092543A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100600955B1 (ko) | 비휘발성 메모리 소자의 셀 및 그 제조방법 | |
| KR100678295B1 (ko) | 반도체 소자 제조 방법 | |
| KR101097983B1 (ko) | 반도체 소자의 제조방법 | |
| KR100997321B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN119789432A (zh) | 一种1.5t sonos器件及其制备方法 | |
| KR20090003746A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR20110042581A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20050070785A (ko) | 플래시 메모리 셀의 게이트 형성 방법 | |
| KR20110065892A (ko) | 플래시 메모리 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20061227 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20071108 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20061227 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20090123 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20090702 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20090715 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20090716 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |