[go: up one dir, main page]

KR890011089A - 반도체 스태틱 랜덤 억세스 메모리장치 - Google Patents

반도체 스태틱 랜덤 억세스 메모리장치 Download PDF

Info

Publication number
KR890011089A
KR890011089A KR1019880016374A KR880016374A KR890011089A KR 890011089 A KR890011089 A KR 890011089A KR 1019880016374 A KR1019880016374 A KR 1019880016374A KR 880016374 A KR880016374 A KR 880016374A KR 890011089 A KR890011089 A KR 890011089A
Authority
KR
South Korea
Prior art keywords
unit cell
insulating layer
substrate
power supply
load resistors
Prior art date
Application number
KR1019880016374A
Other languages
English (en)
Other versions
KR920000383B1 (ko
Inventor
다이지 에마
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890011089A publication Critical patent/KR890011089A/ko
Application granted granted Critical
Publication of KR920000383B1 publication Critical patent/KR920000383B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 스태틱 랜덤 억세스 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예를 나타낸 SRAM의 한쌍의 메모리셀을 나타낸 도이며,
제3a도는 메모리셀쌍의 전극들과 배선들의 배치를 나타낸 개략평면도.
제3b도는 제3a도내의 쇄선 XX에 연한 개략절개단면도이다.
제4a~제4h도는 제1도의 장치의 제조방법의 주요단계들을 나타낸 단면도들.
제5도는 Vcc선들이 저항층들로부터 분리된 본 발명의 제2실시예를 나타낸 도이며,
제5a도는 전극들과 메모리셀쌍의 배선들의 배치를 나타내 개략평면도.
제5b도는 제5a도내의 쇄선 XX에 연한 개략절개단면도이다.

Claims (7)

  1. 반도체기판상에 형성되고, 복수의 절연층이 상기 기판위에 형성되는 반도체 스태틱 랜덤 억세스 메모리장치(SRAM)에 있어서, 상기 SRAM이 복수의 단위셀쌍들을 포함하고 상기 단위셀쌍들이 각각 제1단위셀 및 제2단위셀로 되고 상기 제1단위셀 및 제2단위셀은 각각 한 쌍의 저항부하형 인버터에 의해서 형성되는 플립플롭회로를 포함하고 상기저항형 인버터는 상기 기판 및 부하저항내에 형성되는 전계효과 트랜지스터(FET)로 되는 인버터 트랜지스터를 포함하고, 상기 제1단위셀들을 위한 부하저항들과 상기 제2단위셀들을 위한 부하저항들이 상이한 절연층들 위에 형성된 것을 특징으로 하는 반도체 스태틱 랜덤 억세스 메모리장치.
  2. 제1항에 있어서, 상기 제1유니트셀들의 각각이 상기 제1단위셀로 전원전압을 공급하는 제1전원선을 더 포함하고, 상기 제2유니트 셀들의 각각이 상기 제2단위셀로 전원전압을 공급하는 제2전원선을 더 포함하고, 상기 제1단위셀의 상기 부하저항들 및 상기 제1전원선이 상기 기판위에 형성되는 제1절연층상에 형성되고, 상기 제2단위셀의 상기 부하저항들 및 상기 제2전원선이 상기 제1절연층 위에 형성된 제2절연층상에 형성된 것을 특징으로 하는 반도체 스태틱 랜덤 억세스 메모리장치.
  3. 제1항에 있어서, 상기 제1단위 셀들의 각각이 상기 제1단위 셀로 전원전압을 공급하는 제1전원선을 더 포함하고, 상기 제2단위 셀들의 각각이 상기 제2단위 셀로 전원전압을 공급하는 제2전원선을 더 포함하고, 상기 제1전원선이 상기 기판위에 형성되는 제1절연층상에 형성되고, 상기 제1단위 셀의 상기 부하저항들이 상기 제1절연층위에 형성되는 제3절연층상에 형성되고, 상기 제2전원선이 상기 제3절연층 위에 형성되는 제2절연층상에 형성되고 상기 제2단위셀의 상기 부하저항들이 상기 제2절연층 위에 형성되는 제4절연층상에 형성된 것을 특징으로 하는 반도체 스태틱 랜덤 억세스 메모리장치.
  4. 제2항에 있어서, 상기 단위셀들의 각각이 상기 기판내에 형성되고, 상기 인버터트랜지스터들의 주연부에 위치하는 FET로 되고 인버터가 하이상태인지 로우상태인지의 정보를 외부회로에 송출하기 위한 트랜스터 트랜지스터를 더 포함하고, 상기 제2절연층상에 형성되는 부하저항들의 길이가 상기 제1절연층상에 형성되는 부하저항들의 길이보다도 긴 것을 특징으로 하는 반도체 스태틱 랜덤 억세스 메모리장치.
  5. 제1,2,3 또는 4항중 어느 한 항에 있어서, 상기 기판이 실리콘기판이며, 상기 절연층들이 2산화실리콘(SiO2)층인 것을 특징으로 하는 반도체 스태틱 랜덤 억세스 메모리장치.
  6. 제1,2,3 또는 4항중 어느 한 항에 있어서, 상기 부하저항들 및 상기 전원선들이 폴리실리콘으로 제조되는 것을 특징으로 하는 반도체 스태틱 랜덤 억세스 메모리장치.
  7. 제3 또는 4항에 있어서, 상기 부하저항들의 두께가 상기 전원선들의 두께보다도 얇은 것을 특징으로 하는 반도체 스태틱 랜덤 억세스 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880016374A 1987-12-09 1988-12-09 반도체 스태틱 랜덤 억세스 메모리장치 KR920000383B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-311578 1987-12-09
JP62311578A JPH01152662A (ja) 1987-12-09 1987-12-09 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR890011089A true KR890011089A (ko) 1989-08-12
KR920000383B1 KR920000383B1 (ko) 1992-01-13

Family

ID=18018921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016374A KR920000383B1 (ko) 1987-12-09 1988-12-09 반도체 스태틱 랜덤 억세스 메모리장치

Country Status (5)

Country Link
US (1) US5012443A (ko)
EP (1) EP0320405B1 (ko)
JP (1) JPH01152662A (ko)
KR (1) KR920000383B1 (ko)
DE (1) DE3851416T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350933A (en) * 1990-02-21 1994-09-27 Sony Corporation Semiconductor CMOS static RAM with overlapping thin film transistors
US5151376A (en) * 1990-05-31 1992-09-29 Sgs-Thomson Microelectronics, Inc. Method of making polycrystalline silicon resistors for integrated circuits
US5220532A (en) * 1990-06-06 1993-06-15 National Semiconductor Corporation Self-locking load structure for static ram
JP2965626B2 (ja) * 1990-06-25 1999-10-18 株式会社東芝 半導体集積回路
JPH04102369A (ja) * 1990-08-22 1992-04-03 Mitsubishi Electric Corp 半導体装置
EP0499824B1 (en) * 1991-01-30 1996-09-25 Texas Instruments Incorporated Stacked capacitor SRAM cell
US5324961A (en) * 1991-01-30 1994-06-28 Texas Instruments Incorporated Stacked capacitor SRAM cell
KR940003410B1 (ko) * 1991-08-01 1994-04-21 삼성전자 주식회사 망사 구조의 전원선을 가지는 반도체 메모리 장치
JP2916306B2 (ja) * 1991-09-06 1999-07-05 株式会社東芝 半導体装置
JPH0613548A (ja) * 1992-03-30 1994-01-21 Texas Instr Inc <Ti> 集積回路抵抗とその製法
US6037623A (en) * 1992-04-16 2000-03-14 Stmicroelectronics, Inc. Polycrystalline silicon resistors for integrated circuits
JPH07176633A (ja) * 1993-12-20 1995-07-14 Nec Corp Ｃｍｏｓ型スタティックメモリ
KR100204012B1 (ko) * 1996-05-13 1999-06-15 김영환 고저항 부하형 스태틱램 셀 및 그 제조방법
JP3064957B2 (ja) * 1997-05-23 2000-07-12 日本電気株式会社 半導体装置およびその製造方法
US6586310B1 (en) 1999-08-27 2003-07-01 Agere Systems Inc. High resistivity film for 4T SRAM
US7023056B2 (en) * 2003-11-26 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell structure
US7365432B2 (en) * 2004-08-23 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell structure
US8947912B2 (en) 2010-07-20 2015-02-03 University Of Virginia Licensing & Ventures Group Memory cell including unidirectional gate conductors and contacts
CN104517987B (zh) * 2013-09-27 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体存储控制单元、集成电路及集成电路的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910581B2 (ja) * 1977-12-01 1984-03-09 富士通株式会社 半導体装置の製造方法
JPS5598852A (en) * 1979-01-23 1980-07-28 Nec Corp Memory device
US4453175A (en) * 1979-09-19 1984-06-05 Tokyo Shibaura Denki Kabushiki Kaisha MOS Static RAM layout with polysilicon resistors over FET gates
US4322824A (en) * 1979-11-13 1982-03-30 Texas Instruments Incorporated Static random access memory with merged bit lines
JPS5893347A (ja) * 1981-11-30 1983-06-03 Toshiba Corp Ｍｏｓ型半導体装置及びその製造方法
JPS61185964A (ja) * 1985-02-13 1986-08-19 Toshiba Corp 半導体メモリ
US4774203A (en) * 1985-10-25 1988-09-27 Hitachi, Ltd. Method for making static random-access memory device
JPS62210666A (ja) * 1986-03-12 1987-09-16 Hitachi Ltd スタチツクｒａｍ
JPH07112014B2 (ja) * 1986-07-09 1995-11-29 株式会社日立製作所 半導体記憶装置

Also Published As

Publication number Publication date
DE3851416D1 (de) 1994-10-13
DE3851416T2 (de) 1995-01-19
KR920000383B1 (ko) 1992-01-13
US5012443A (en) 1991-04-30
JPH01152662A (ja) 1989-06-15
EP0320405A2 (en) 1989-06-14
EP0320405A3 (en) 1991-11-06
EP0320405B1 (en) 1994-09-07

Similar Documents

Publication Publication Date Title
KR890011089A (ko) 반도체 스태틱 랜덤 억세스 메모리장치
KR880002269A (ko) 다층 도전층을 갖는 스테이틱 랜덤 엑세스 메모리
KR940004830A (ko) 반도체 집적회로장치
KR900000820B1 (ko) 반도체 메모리 장치
US6479905B1 (en) Full CMOS SRAM cell
KR870000757A (ko) 용량을 가진 스테이틱랜덤 액세스 메모리 셀
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR890002892A (ko) 불휘발성 반도체기어장치
KR920018943A (ko) 반도체 기억장치
US6714439B2 (en) Semiconductor memory device
KR940010348A (ko) 반도체 메모리장치 및 그 제조방법
KR950002046A (ko) 반도체 집적회로 장치
KR910010741A (ko) 반도체 집적 회로 장치
JP3039245B2 (ja) 半導体メモリ装置
KR930018737A (ko) 티에프티(tft) 부하형 에스알에이엠(sram)
KR940006270A (ko) 박막트랜지스터 부하를 가지는 반도체 메모리장치
JPH06104405A (ja) スタティック型メモリ
KR960036082A (ko) 반도체집적회로장치
KR950012461A (ko) 정적형 반도체 메모리 디바이스
KR930011238A (ko) 스태틱 알에이엠(ram)의 메모리셀 및 그 메모리셀어레이
KR900017165A (ko) 스탠다드셀방식의 반도체집적회로
KR0158007B1 (ko) 소프트 에러 내성이 높은 스태틱 랜덤 엑세스 메모리 디바이스
KR960015912A (ko) 소프트 에러 억제 저항 부하형 sram 셀
KR900002321A (ko) 고저항층을 가지는 반도체장치
US6242786B1 (en) SOI Semiconductor device with field shield electrode

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19881209

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19881209

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19911130

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19920331

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19920626

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19920626

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19941223

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19960109

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19961227

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19971223

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 19981228

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 19981228

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee