[go: up one dir, main page]

KR920018943A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR920018943A
KR920018943A KR1019920004378A KR920004378A KR920018943A KR 920018943 A KR920018943 A KR 920018943A KR 1019920004378 A KR1019920004378 A KR 1019920004378A KR 920004378 A KR920004378 A KR 920004378A KR 920018943 A KR920018943 A KR 920018943A
Authority
KR
South Korea
Prior art keywords
transistor
pair
transistors
insulating layer
transistor group
Prior art date
Application number
KR1019920004378A
Other languages
English (en)
Other versions
KR960000718B1 (ko
Inventor
히로타다 구리야마
Original Assignee
시키모리야
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시키모리야, 미쓰비시덴키 가부시키가이샤 filed Critical 시키모리야
Publication of KR920018943A publication Critical patent/KR920018943A/ko
Application granted granted Critical
Publication of KR960000718B1 publication Critical patent/KR960000718B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs

Landscapes

  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 제1의 실시예에 의한 SRAM의 메모리셀의 평면구조도,
제2도는 제1도에 표시하는 메모리셀의 상층부분의 평면구조를 표시하는 평면구조도,
제5도는 제1도 및 제2도에 표시하는 절단선 B-B에 따른 방향으로부터의 단면 구조도,
제6도는 제1도 및 제2도중의 절단선 C-C에 따른 방향으로부터의 단면 구조도.

Claims (5)

  1. 플립플롭회로를 구성하는 한쌍의 제1도전형의 구동용 트랜지스터 및 한쌍의 제2도전형의 부하트랜지스터와 한쌍의 엑세스트랜지스터를 갖는 메모리셀을 구비한 반도체기억장치로서, 주펴면을 갖는 반도체기판과 상기 반도체기판상에 형성된 절연층과 상기 절연층상에 배열된 제1박막트랜지스터군과 상기 제1박막 트랜지스터군의 표면상을 덮는 층간절연층과, 상기 층간절연층상에 배열된 제2박막트랜지스터군을 구비하고 상기 제1박막트랜지스터군은 상기 구동용 트랜지스터, 상기 부하트랜지스터 및 상기 액세스트랜지스터중 적어도 하나의 트랜지스터를 포함하고, 상기 제2박막트랜지스터군은 상기 구동용 트랜지스터, 상기 부하트랜지스터 및 상기 엑세스트랜지스터중 상기 제1박막트랜지스터군에 포함되는 트랜지스터를 제외하고, 적어도 하나의 트랜지스터를 포함하는 반도체 기억장치.
  2. 플립플롭회로를 구성하는 한쌍의 제1도전형의 구동을 트랜지스터 및 한쌍의 제2도전형의 부하트랜지스터와 한쌍의 제1도전형의 엑세스트랜지스터를 갖는 메모리셀을 구비한 반도체기억장치로서 주표면을 갖는 반도체기판과 상기 반도체기판의 상기 주표면에 형성된 한쌍의 상기 액세스트랜지스터와 하나의 상기 구동용 트랜지스터를 갖는 제1트랜지스터군과 상기 제1트랜지스터군의 표면상을 덮는 층간절연층과 상기 층간절연층상에 형성된 다른 상기 구동용 트랜지스터와 한쌍의 상기 부하트랜지스터를 갖는 제2트랜지스터군을 구비하고 상기 제1트랜지스터군의 각각의 트랜지스터는 상기 반도체기판중에 형성된 한쌍의 불순물영역을 갖는 MIS형 트랜지스터이고 상기 제2트랜지스터군의 각각의 트랜지스터는 상기 층간절연층상의 반도체층중에 형성된 한쌍의 불순물 영역을 갖는 박막트랜지스터인 반도체 기억장치.
  3. 반도체기판의 주표면상에 형성된 메모리셀을 구비한 반도체기억장치로서 상기 메모리셀은 플립플롭회로를 구성하는 한쌍의 제1도전형의 구동용 트랜지스터 및 한쌍의 제2도전형 부하트랜지스터와 상기 플립플롭회로에 접속되는 단일 엑세스트랜지스터와 상기 액세스트랜지스터의 불순물영역에 접속되는 비트선을 갖는 반도체 기억장치.
  4. 플립플롭회로를 구성하는 한쌍의 제1도전형의 구동용 트랜지스터 및 한쌍의 제2도전형의 부하트랜지스터와, 한쌍의 액세스트랜지스터를 갖는 메모리셀을 구비한 반도체 기억장치에 있어서, 주표면을 갖는 반도체기판과 상기 반도체기판의 상기 주표면에 형성돈 한쌍의 상기 구동용 트랜지스터를 갖는 제1트랜지스터군과, 상기 제1트랜지스터군의 표면상을 덮는 층간절연층과 상기 층간절연층상에 형성된 한쌍의 상기 엑세스트랜지스터와 한쌍의 상기 부하트랜지스터를 갖는 제2트랜지스터군을 구비하고 상기 제1트랜지스터군의 각각의 트랜지스터는 상기 반도체기판중에 형성된 한쌍의 불순물영역을 갖는 MIS형 트랜지스터이고 상기 제2트랜지스터군의 각각의 트랜지스터는 상기 층간절연층상의 반도체층중에 형성된 한쌍의 불순물 영역을 갖는 박막트랜지스터인 반도체기억장치.
  5. 플립플롭회로를 구성하는 한쌍의 제1도전형의 구동용트랜지스터 및 한쌍의 제2도전형의 부하트랜지스터와 한쌍의 액세스트랜지스터를 갖는 메모리셀을 구비한 반도체기억장치로서 주표면을 갖는 반도체기판과 상기 반도체기판의 상기 주표면에 형성된 하나의 상기 구동용 트랜지스터를 갖는 제1트랜지스터군과 상기 제1트랜지스터군의 표면상을 덮는 층간 절연층과 상기 층간절연층상에 형성된 다른 상기 구동용 트랜지스터와 한쌍의 상기 엑세스 트랜지스터와 한쌍의 상기 부하트랜지스터를 갖는 제2트랜지스터군을 구비하고, 상기 제1트랜지스터군의 각각의 트랜지스터는 상기 반도체기판중에 형성된 한쌍의 불순물영역을 갖는 MIS형 트랜지스터이고 상기 제2트랜지스터군의 각각의 트랜지스터는 상기 층간 절연층상의 반도체층중에 형성된 한쌍의 불순물영역을 갖는 박막트랜지스터인 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004378A 1991-03-28 1992-03-17 반도체기억장치 KR960000718B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP9342991 1991-03-28
JP91-093429 1991-03-28
JP92-019231 1992-02-04
JP91-019231 1992-02-04
JP4019231A JP3015186B2 (ja) 1991-03-28 1992-02-04 半導体記憶装置とそのデータの読み出しおよび書き込み方法

Publications (2)

Publication Number Publication Date
KR920018943A true KR920018943A (ko) 1992-10-22
KR960000718B1 KR960000718B1 (ko) 1996-01-11

Family

ID=26356059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004378A KR960000718B1 (ko) 1991-03-28 1992-03-17 반도체기억장치

Country Status (5)

Country Link
US (1) US5341327A (ko)
EP (2) EP0716452B1 (ko)
JP (1) JP3015186B2 (ko)
KR (1) KR960000718B1 (ko)
DE (2) DE69223167T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69330302T2 (de) * 1992-09-04 2002-01-10 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung
JP3609868B2 (ja) * 1995-05-30 2005-01-12 株式会社ルネサステクノロジ スタティック型半導体記憶装置
JP3428240B2 (ja) * 1995-07-31 2003-07-22 三菱電機株式会社 半導体記憶装置
JP4180659B2 (ja) * 1996-03-28 2008-11-12 インテル・コーポレーション 垂直スタック交差を有するメモリ・セル設計
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4501164B2 (ja) * 1998-05-01 2010-07-14 ソニー株式会社 半導体記憶装置
KR100265770B1 (ko) * 1998-06-12 2000-09-15 윤종용 워드라인 보다 짧은 비트라인을 갖는 에스램 셀
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6670642B2 (en) * 2002-01-22 2003-12-30 Renesas Technology Corporation. Semiconductor memory device using vertical-channel transistors
KR100656497B1 (ko) 2004-02-09 2006-12-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
JP2007027194A (ja) * 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US8704221B2 (en) 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8669186B2 (en) * 2012-01-26 2014-03-11 Globalfoundries Inc. Methods of forming SRAM devices using sidewall image transfer techniques
JP5856227B2 (ja) * 2014-05-26 2016-02-09 ルネサスエレクトロニクス株式会社 半導体装置
CN110364566B (zh) * 2019-07-19 2023-07-25 京东方科技集团股份有限公司 晶体管及其制作方法、晶体管器件、显示基板及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770623B2 (ja) * 1988-07-08 1995-07-31 三菱電機株式会社 スタティックランダムアクセスメモリ装置
US4872141A (en) * 1988-09-12 1989-10-03 General Electric Company Radiation hard memory cell having monocrystalline and non-monocrystalline inverters
JP2825520B2 (ja) * 1989-03-24 1998-11-18 株式会社日立製作所 半導体装置
EP0426174B1 (en) * 1989-11-02 1994-07-27 Seiko Epson Corporation Semiconductor integrated circuit
US5198683A (en) * 1991-05-03 1993-03-30 Motorola, Inc. Integrated circuit memory device and structural layout thereof

Also Published As

Publication number Publication date
EP0506089A3 (en) 1993-03-24
KR960000718B1 (ko) 1996-01-11
JP3015186B2 (ja) 2000-03-06
EP0506089B1 (en) 1997-11-19
US5341327A (en) 1994-08-23
DE69233082T2 (de) 2004-02-12
DE69223167T2 (de) 1998-04-23
JPH0555528A (ja) 1993-03-05
EP0506089A2 (en) 1992-09-30
DE69233082D1 (de) 2003-07-03
DE69223167D1 (de) 1998-01-02
EP0716452B1 (en) 2003-05-28
EP0716452A2 (en) 1996-06-12
EP0716452A3 (en) 1998-09-30

Similar Documents

Publication Publication Date Title
KR920018943A (ko) 반도체 기억장치
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR890702254A (ko) 집적회로 트랜치 셀
KR930020661A (ko) 반도체 디바이스
KR890003036A (ko) 반도체장치
KR910010725A (ko) 반도체 메모리장치 및 그 제조방법
KR840007312A (ko) 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치
KR950021666A (ko) 반도체 장치
KR900008698A (ko) 반도체장치 및 반도체 기억장치
KR910019235A (ko) 반도체기억장치
KR940018972A (ko) 반도체 집적회로장치 및 그 제조방법
KR950002046A (ko) 반도체 집적회로 장치
KR940010348A (ko) 반도체 메모리장치 및 그 제조방법
KR920010975A (ko) 반도체장치 및 그의 제조방법
KR910010741A (ko) 반도체 집적 회로 장치
KR920018953A (ko) 동적램과 그의 제조공정
KR930014990A (ko) 반도체장치 및 그 제조방법
KR920008927A (ko) 반도체 비휘발성 메모리 디바이스
KR900008658A (ko) 반도체 장치
KR950015793A (ko) 반도체집적회로장치 및 그 제조방법
KR910020740A (ko) 반도체기억장치
KR970077683A (ko) 반도체 메모리 장치
KR840005278A (ko) 3차원 구조 반도체장치(三次元構造半導體裝置)
KR900002321A (ko) 고저항층을 가지는 반도체장치
KR930024188A (ko) 스태틱램(sram)장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920317

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19920317

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19951218

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19960408

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960413

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960413

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19981228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20000104

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20010105

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20020103

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20030109

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20040109

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20050110

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20060110

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20070110

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20080107

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20080107

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee