[go: up one dir, main page]

KR880013231A - 불균일한 기판상에서 금속 필라를 평탄화시키는 방법 - Google Patents

불균일한 기판상에서 금속 필라를 평탄화시키는 방법 Download PDF

Info

Publication number
KR880013231A
KR880013231A KR1019880003019A KR880003019A KR880013231A KR 880013231 A KR880013231 A KR 880013231A KR 1019880003019 A KR1019880003019 A KR 1019880003019A KR 880003019 A KR880003019 A KR 880003019A KR 880013231 A KR880013231 A KR 880013231A
Authority
KR
South Korea
Prior art keywords
layer
barrier layer
substrate
etch stop
regions
Prior art date
Application number
KR1019880003019A
Other languages
English (en)
Other versions
KR920001036B1 (ko
Inventor
디. 쿨카니 비벡
디. 카스텔 에질
Original Assignee
존 웹
페어차일드 세미콘덕터 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 웹, 페어차일드 세미콘덕터 코퍼레이션 filed Critical 존 웹
Publication of KR880013231A publication Critical patent/KR880013231A/ko
Application granted granted Critical
Publication of KR920001036B1 publication Critical patent/KR920001036B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음

Description

불균일한 기판상에서 금속 필라를 평탄화시키는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 방법에 따라 처리될 수 있는 불균일한 기판 표면을 갖는 대표적인 집적회로 구조물의 개략도, 제2-3도는 제1도의 구조물상에서 수직 금속 상호 접속물들을 형성하여 평탄화하는 본 발명의 바람직한 방법에 관한 개략도.

Claims (26)

  1. 기판의 표면과 일치하는 제1금속화 층을 형성하는 단계, 최소한 제1금속화층의 선택된 영역들위에 에치 스톱(stop) 장벽층을 형성하는 단계, 에치 장벽층 및 제1금속화층과 일치하는 제2금속화층을 형성하는 단계, 상이한 높이를 갖는 영역들위에서 수직 금속 상호 접속물들을 정하기 위하여 결합된 제1과 제2금속화층 및 에치 스톱층을 패턴닝(patterning)하는 단계, 및 제1금속화층 위에 있는 에치 장벽층에 대하여 상부 높이를 갖는 수직 금속 상호접속물들을 선택적으로 에칭-백(etching-back) 하는 단계를 포함하는 불균일한 기판을 갖는 기판위에서 수직 금속 상호접속물들을 형성하는 방법,
  2. 제1항에 있어서, 제1금속화층을 형성하기 전에 장벽층이 기판위에 형성되는 방법.
  3. 제1항에 있어서, 제2금속화층이 불균일한 표면상의 높이 변화와 대략 동일한 두께를 갖는 방법.
  4. 제3항에 있어서, 제1금속화 층의 두께가 기판상의 가장 높은 영역들위에 연속적으로 도포되는 금속간 유전층의 두께와 대략 동일한 방법.
  5. 제1항에 있어서, 에치 스톱 장벽층이 제1금속화 층의 전 표면위에 형성되는 방법.
  6. 제1항에 있어서, 에치 스톱 장벽층이 상부기판 영역들위에 형성된 상부 금속 상호 접속물들을 갖는 상부기판 영역들위에만 형성되는 방법.
  7. 제1항에 있어서, 결합된 금속화층과 에치 스톱 장벽층이 포토 레지스트 마스크를 통하여 반응 이온 에칭에 의해 패턴되는 방법.
  8. 기판의 표면과 일치하는 제1금속화층을 형성하는 단계, 최소한 제1금속화층의 선택된 영역들위에 에치 스톱 장벽층을 형성하는 단계, 에치 스톱 장벽층 및 제1금속화층과 일치하는 제2금속화층을 형성하는 단계, 상이한 높이를 갖는 영역들 위에서 수직 금속 상호접속물들을 정하기 위하여 결합된 제1과 제2금속화층 및 에치 스톱 장벽층을 패터닝하는 단계, 모든 수직 금속 상호접속물을 덮는 유전층을 형성하는 단계, 상부 수직 금속 상호 접속물들만을 노광하기 위하여 유전층을 평탄화하는 단계, 및 금속화층들 중간의 에치 장벽층에 대하여 상부 수직 금속 상호접속물들을 선택적으로 에칭-백하는 단계를 포함하는 불균일한 표면을 갖는 기판위에서 수직 금속 상호접속믈들을 형성하는 방법.
  9. 제 8 항에 있어서, 제 1 금속화층을 형성하기 전에 장벽층이 기판위에 형성되는 방법.
  10. 제 8 항에 있어서, 제 2 금속화층이 불균일한 표면상의 높이 변화와 대략 동일한 두께를 갖는 방법.
  11. 제 10 항에 있어서, 제 1 금속화층의 두께가 기판상의 가장 높은 영역들위에 연속적으로 도포되는 금속간 유전층의 두께와 대략 동일한 방법.
  12. 제 8 항에 있어서, 에치 스톱 장벽층이 제 1 금속화 층의 전 표면위에 형성되는 방법.
  13. 제 8 항에 있어서, 에치 스톱 장벽층이 상부 기판 영역들위에 형성된 상부 금속 상호접속물들을 갖는 상부 기판 영역들 위에만 형성되는 방법.
  14. 제 8 항에 있어서, 결합된 금속화층과 에치 스톱 장벽층이 포토 레지스트 마스크를 통하여 반응 이온 에칭에 의해 패턴되는 방법.
  15. 제 8 항에 있어서, 유전층이 화학적 증착에 의해 부착되는 실리콘 이산화물인 방법.
  16. 제 8 항에 있어서, 유전층이 희생층을 도포하여 하부 수직 상호접속물들은 피복 상태로 놔두며 상부 수직 상호 접속물들은 피복을 제거하기 위하여 결합된 희생층을 충분하게 에칭-백함으로써 평탄화 되는 방법.
  17. 제 16 항에 있어서, 노광된 수직 금속 상호접속물들이 알루미늄 또는 알루미늄 합금이며, 염소를 함유한 플라즈마로서 에칭-백되는 방법.
  18. 제 17 항에 있어서, 에치 스톱 장벽층이 텅스텐-티타늄이며 에치 스톱 장벽층을 불소를 함유한 플라즈마로서 에칭-백하는 단계를 더욱 포함하는 방법.
  19. 반도체 웨이퍼 기판위에서 상이한 높이를 갖는 영역들위에 위치한 수직 금속 상호접속물들을 형성하는 방법에 있어서, 기판과 일치하며 최소한 몇몇의 영역들 사이의 예상되는 높이거리와 동일한 거리만큼 그 상부표면 아래에 형성된 에치 스톱 장벽층을 갖는 금속화층을 형성하는 단계, 상이한 높이를 갖는 상기 영역들위에서 수직 금속 상호 접속물들을 정하기 위하여 금속화 층을 패턴닝하는 단계, 및 상구부 수직 상호접속물들의 높이가 대략 하부수직 상호접속물들의 높이로 감소되로고 상부 높이를 갖는 수직 금속 상호 접속물들을 에치 장벽층에 대하여 선택적으로 에칭-백하는 단계를 포함하는 수직 금속 상호접속물들을 평탄화하는 개선된 방법.
  20. 제 19 항에 있어서, 금속화층이 알루미늄 또는 알루미늄 합금인 방법.
  21. 제 19 항에 있어서, 에치 스톱 장벽층이 텅스텐-티타늄인 방법.
  22. 제 19 항에 있어서, 수직 금속 상호접속물들이 맨먼저 상기 상호접속물 전체위에 유전층을 형성하도록 선택적으로 에칭되어, 그 유전층위에 희생층을 도포하여 상부 수직 상호접속물들을 노광시키기 위하여 결합된 유전층과 희생층을 에칭- 백하고, 마지막으로 노광된 상호접속물들을 에치 스톱 장벽층에 대하여 에칭-백하는 방법.
  23. 제 22 항에 있어서, 노광된 에치 스톱 장벽층을 밑에 놓여있는 알루미늄층에 대하여 에칭-백하는 단계를 더욱 포함하는 방법.
  24. 최소한 몇몇의 상기 상호접속물들이 그 길이를 따라 횡단하여 형성된 에치 스톱 장벽층을 포함하는 다수의 수직 금속 상호접속물들 갖는 반도체소자.
  25. 제 24 항에 있어서, 불균일한 표면을 갖는 기판과 그 기판위의 최소한 하나의 금속화층을 포함하여, 수직 금속 상호접속물들이 기판상의 능동 영역들과 금속화 층사이에서 연장되는 반도체 소자.
  26. 제 25 항에 있어서, 에치 스톱 장벽층을 포함하는 수직 금속 상호접속물들이 기판상의 하부 영역들과 금속화층 사이에서 연장되며, 에치 스톱 장벽층이 없는 수직 상호접속물들이 기판상의 상부 영역들과 금속화층 사이에서 연장되는 반도체 소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880003019A 1987-04-01 1988-03-22 높이가 고르지 않은 기판상에서 금속필라를 평탄화시키는 방법 KR920001036B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US033.961 1987-04-01
US033,961 1987-04-01
US07/033,961 US4824521A (en) 1987-04-01 1987-04-01 Planarization of metal pillars on uneven substrates

Publications (2)

Publication Number Publication Date
KR880013231A true KR880013231A (ko) 1988-11-30
KR920001036B1 KR920001036B1 (ko) 1992-02-01

Family

ID=21873472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003019A KR920001036B1 (ko) 1987-04-01 1988-03-22 높이가 고르지 않은 기판상에서 금속필라를 평탄화시키는 방법

Country Status (4)

Country Link
US (1) US4824521A (ko)
EP (1) EP0285410A1 (ko)
JP (1) JPH0680667B2 (ko)
KR (1) KR920001036B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2211348A (en) * 1987-10-16 1989-06-28 Philips Nv A method of forming an interconnection between conductive levels
GB2214709A (en) * 1988-01-20 1989-09-06 Philips Nv A method of enabling connection to a substructure forming part of an electronic device
US5229311A (en) * 1989-03-22 1993-07-20 Intel Corporation Method of reducing hot-electron degradation in semiconductor devices
EP0407062A3 (en) * 1989-06-29 1991-02-06 Texas Instruments Incorporated A method and apparatus for forming an infrared detector having a refractory metal
US4935376A (en) * 1989-10-12 1990-06-19 At&T Bell Laboratories Making silicide gate level runners
US4933297A (en) * 1989-10-12 1990-06-12 At&T Bell Laboratories Method for etching windows having different depths
EP0425787A3 (en) * 1989-10-31 1993-04-14 International Business Machines Corporation Method for fabricating high circuit density, self-aligned metal lines to contact windows
US5225040A (en) * 1990-04-16 1993-07-06 Raytheon Company Process for patterning metal connections in small-geometry semiconductor structures
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
JPH04123458A (ja) * 1990-09-14 1992-04-23 Mitsubishi Electric Corp 半導体装置の製造方法
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
US5422289A (en) * 1992-04-27 1995-06-06 National Semiconductor Corporation Method of manufacturing a fully planarized MOSFET and resulting structure
US5302551A (en) * 1992-05-11 1994-04-12 National Semiconductor Corporation Method for planarizing the surface of an integrated circuit over a metal interconnect layer
US5256597A (en) * 1992-09-04 1993-10-26 International Business Machines Corporation Self-aligned conducting etch stop for interconnect patterning
GB9219267D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
EP1098366A1 (en) * 1994-12-29 2001-05-09 STMicroelectronics, Inc. Semiconductor connection structure and method
US5846880A (en) * 1995-04-28 1998-12-08 Vanguard International Semiconductor Corporation Process for removing titanium nitride layer in an integrated circuit
US5945348A (en) 1996-04-04 1999-08-31 Micron Technology, Inc. Method for reducing the heights of interconnects on a projecting region with a smaller reduction in the heights of other interconnects
US6004874A (en) * 1996-06-26 1999-12-21 Cypress Semiconductor Corporation Method for forming an interconnect
US5916453A (en) 1996-09-20 1999-06-29 Fujitsu Limited Methods of planarizing structures on wafers and substrates by polishing
US6828230B2 (en) 1997-09-12 2004-12-07 Micron Technology, Inc. Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same
US8076229B2 (en) * 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells
CN102543839B (zh) * 2010-12-22 2014-01-08 中国科学院微电子研究所 层间电介质层的平面化方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4299680A (en) * 1979-12-31 1981-11-10 Texas Instruments Incorporated Method of fabricating magnetic bubble memory device having planar overlay pattern of magnetically soft material
US4374159A (en) * 1981-07-27 1983-02-15 Bell Telephone Laboratories, Incorporated Fabrication of film circuits having a thick film crossunder and a thin film capacitor
JPS5848438A (ja) * 1981-09-17 1983-03-22 Nec Corp 半導体集積回路装置
US4451326A (en) * 1983-09-07 1984-05-29 Advanced Micro Devices, Inc. Method for interconnecting metallic layers
KR900004968B1 (ko) * 1984-02-10 1990-07-12 후지쓰 가부시끼가이샤 반도체장치 제조방법
JPS612346A (ja) * 1984-06-15 1986-01-08 Hitachi Ltd 多層配線の製造方法
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process
JPS61258453A (ja) * 1985-05-13 1986-11-15 Toshiba Corp 半導体装置の製造方法
US4661204A (en) * 1985-10-25 1987-04-28 Tandem Computers Inc. Method for forming vertical interconnects in polyimide insulating layers
US4708770A (en) * 1986-06-19 1987-11-24 Lsi Logic Corporation Planarized process for forming vias in silicon wafers

Also Published As

Publication number Publication date
JPS6447049A (en) 1989-02-21
EP0285410A1 (en) 1988-10-05
US4824521A (en) 1989-04-25
KR920001036B1 (ko) 1992-02-01
JPH0680667B2 (ja) 1994-10-12

Similar Documents

Publication Publication Date Title
KR880013231A (ko) 불균일한 기판상에서 금속 필라를 평탄화시키는 방법
US4523372A (en) Process for fabricating semiconductor device
US5753967A (en) Damascene process for reduced feature size
US6495452B1 (en) Method to reduce capacitance for copper interconnect structures
JPS5982746A (ja) 半導体装置の電極配線方法
KR19990030228A (ko) 금속층과 유기체 금속간 유전체층을 제공하기 위한 이중 다마스크식 가공 방법
KR100549787B1 (ko) 반도체장치 및 그 제조방법
US5990009A (en) Maximization of low dielectric constant material between interconnect traces of a semiconductor circuit
US6376360B1 (en) Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers
JP2822430B2 (ja) 層間絶縁膜の形成方法
US6184120B1 (en) Method of forming a buried plug and an interconnection
US5981385A (en) Dimple elimination in a tungsten etch back process by reverse image patterning
US9269666B2 (en) Methods for selective reverse mask planarization and interconnect structures formed thereby
JPS613431A (ja) 多層配線を有する半導体装置およびその製造方法
GB2178896A (en) A method of producing a layered structure
JPS6254427A (ja) 半導体装置の製造方法
KR970005683B1 (ko) 반도체 소자의 금속배선 형성방법
KR100246808B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR960015734A (ko) 반도체 소자의 제조방법
KR100248621B1 (ko) 반도체소자의 제조방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
JPH0982799A (ja) 配線基板およびその製造方法
KR0172525B1 (ko) 반도체 소자의 제조방법
KR100241521B1 (ko) 반도체 소자의 제조 방법
KR950021354A (ko) 반도체 소자의 층간 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19880322

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19880322

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19910719

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19911226

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19920425

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19920702

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19920702

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19941231

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19960117

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19961228

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19971230

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19990513

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20000131

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20010130

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20020125

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20030127

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20040128

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20050131

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20060131

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20070129

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20070129

Start annual number: 16

End annual number: 16

EXPY Expiration of term
PC1801 Expiration of term