[go: up one dir, main page]

KR860009421A - 논리기능을 가진 기억회로 - Google Patents

논리기능을 가진 기억회로 Download PDF

Info

Publication number
KR860009421A
KR860009421A KR1019860003912A KR860003912A KR860009421A KR 860009421 A KR860009421 A KR 860009421A KR 1019860003912 A KR1019860003912 A KR 1019860003912A KR 860003912 A KR860003912 A KR 860003912A KR 860009421 A KR860009421 A KR 860009421A
Authority
KR
South Korea
Prior art keywords
memory circuit
data
circuit according
selector
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019860003912A
Other languages
English (en)
Other versions
KR950014553B1 (ko
Inventor
도시히꼬 오구라
히로아끼 아오쓰
고오이찌 기무라
히로미찌 에노모도
다다시 교오다
Original Assignee
1995년12월05일
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60105844A external-priority patent/JPH0697394B2/ja
Priority claimed from JP60105845A external-priority patent/JP2735173B2/ja
Application filed by 1995년12월05일, 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 1995년12월05일
Publication of KR860009421A publication Critical patent/KR860009421A/ko
Priority to KR1019950025087A priority Critical patent/KR960006279B1/ko
Priority to KR1019950025088A priority patent/KR960006280B1/ko
Priority to KR1019950025090A priority patent/KR960006282B1/ko
Priority to KR1019950025086A priority patent/KR960006278B1/ko
Priority to KR1019950025085A priority patent/KR960006277B1/ko
Priority to KR1019950025089A priority patent/KR960006281B1/ko
Priority to KR1019950025084A priority patent/KR960006276B1/ko
Publication of KR950014553B1 publication Critical patent/KR950014553B1/ko
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Image Generation (AREA)
  • Image Input (AREA)
  • Dram (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Read Only Memory (AREA)
  • Image Processing (AREA)
  • Memory System (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

논리기능을 가진 기억회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본원 발명의 일실시예의 기억회로를 나타낸 블록도.
제6도는 본 실시예의 복수의 처리장치에 의한 그래픽 디스플레이 시스템의 구성을 나타낸 블록도.
제7도는 본 실시예의 연산기능을 설명하기 위한 도면.

Claims (15)

  1. 데이터의 독출, 기입 및 보존을 임의로 할 수 있는 기억소자와, 외부로부터의 제1의 데이터와 이 기억소자내의 제2의 제이터를 연산하는 연산기로 이루어진 기억회로에 있어서, 외부에서 연산기능을 지정하는 수단과 외부에서 기입제어를 비트단위로 하는 수단을 설치한 것을 특징으로 하는 기억회로.
  2. 제1항에 있어서, 연산기능의 지정수단은 외부로부터의 복수의 연산기능 지정데이터의 하나를 선택하는 셀렉터를 가지며, 이 셀렉터에 셀렉트 제어신호를 부여하는 수단임을 특징으로 하는 기억회로.
  3. 제1항에 있어서, 비트단위의 기입제어수단은 외부로부터의 복수의 비트 기입제어데이터의 하나를 선택하는 셀렉터를 가지며, 이 셀렉터에 셀렉트 제어신호를 부여하는 수단임을 특징으로 하는 기억회로.
  4. 제2항에 있어서, 상기 외부로부터의 연산지정 데이터를 격납하기 위한 복수의 레지스터를 설치하고, 상기 셀렉터가 선택하는 데이터를 레지스터로부터의 출력신호로 하는 것을 특징으로 하는 기억회로.
  5. 제3항에 있어서, 상기 외부로부터의 비트 기입데이터를 격납하기 위한 복수의 레지스터를 설치하고, 상기 셀렉터가 선택하는 데이터를 레지스터로부터의 출력신호로 하는 것을 특징으로 하는 기억회로.
  6. 제2항에 있어서, 연산기능을 선택하는 셀렉터의 셀렉트 제어신호와, 비트 기입제어데이터를 선택하는 셀렉터의 셀렉트 제어신호에 동일한 신호를 부여하는 것을 특징으로 하는 기억회로.
  7. 제3항에 있어서, 연산기능을 선택하는 셀렉터의 셀렉트 제어신호와, 비트 기입제어데이터를 선택하는 셀렉터의 셀렉트 제어신호에 동일한 신호를 부여하는 것을 특징으로 하는 기억회로.
  8. 제6항에 있어서, 상기 셀렉트 제어신호를 기억회로에의 기입의 타이밍으로 부여하는 것을 특징으로 하는 기억회로.
  9. 제8항에 있어서, 기억회로의 번지를 지정하기 위한 어드레스 신호의 일부를 데코오드하는 데코오더를 설치하고, 이 데코오더의 출력신호를 셀렉트 제어신호로 하는 것을 특징으로 하는 기억회로.
  10. 제8항에 있어서, 기억회로에 대해 데이터의 기입을 하는 처리장치의 기입 제어신호를 상기 셀렉트 제어신호로서 사용하는 것을 특징으로 하는 기억회로.
  11. 제1항에 있어서, 연산기능을 지정하는 데이터로서 상기 기억소자에 대한 어드레스 신호의 일부를 사용하는 것을 특징으로 하는 기억회로.
  12. 제1항에 있어서, 기입 제어데이터로서 상기 기억소자에 대한 어드레스 신호의 일부를 사용하는 것을 특징으로 하는 기억회로.
  13. 제1항에 있어서, 기입 제어데이터로서 기억회로에 대한 기입데이터를 사용하는 것을 특징으로 하는 기억회로.
  14. 제1항에 있어서, 연산기능코오드에 의한 연산과 기입제어 데이터에 의한 기입제어를 1회의 메모리 액세스로 하는 것을 특징으로 하는 기억회로.
  15. 제1항에 있어서, 상기 기억회로를 일체화하여 하나의 집적회로로 하는 것을 특징으로 하는 기억회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860003912A 1985-05-20 1986-05-20 논리기능을 가진 기억회로 Expired - Fee Related KR950014553B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019950025084A KR960006276B1 (ko) 1985-05-20 1995-08-16 메모리시스템
KR1019950025087A KR960006279B1 (ko) 1985-05-20 1995-08-16 Ⅰ칩메모리디바이스
KR1019950025089A KR960006281B1 (ko) 1985-05-20 1995-08-16 I칩화상처리용 디바이스
KR1019950025088A KR960006280B1 (ko) 1985-05-20 1995-08-16 1칩메모리 디바이스와 외부디바이스를 가지는 시스템
KR1019950025090A KR960006282B1 (ko) 1985-05-20 1995-08-16 다이나믹메모리디바이스
KR1019950025086A KR960006278B1 (ko) 1985-05-20 1995-08-16 데이터처리시스템
KR1019950025085A KR960006277B1 (ko) 1985-05-20 1995-08-16 I칩메모리디바이스

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP60105845A JP2735173B2 (ja) 1985-05-20 1985-05-20 ワンチップメモリデバイス
JP85-105845 1985-05-20
JP105845 1985-05-20
JP85-105844 1985-05-20
JP60105844A JPH0697394B2 (ja) 1985-05-20 1985-05-20 記憶回路
JP105844 1985-05-20

Related Child Applications (6)

Application Number Title Priority Date Filing Date
KR1019950025085A Division KR960006277B1 (ko) 1985-05-20 1995-08-16 I칩메모리디바이스
KR1019950025089A Division KR960006281B1 (ko) 1985-05-20 1995-08-16 I칩화상처리용 디바이스
KR1019950025084A Division KR960006276B1 (ko) 1985-05-20 1995-08-16 메모리시스템
KR1019950025086A Division KR960006278B1 (ko) 1985-05-20 1995-08-16 데이터처리시스템
KR1019950025087A Division KR960006279B1 (ko) 1985-05-20 1995-08-16 Ⅰ칩메모리디바이스
KR1019950025088A Division KR960006280B1 (ko) 1985-05-20 1995-08-16 1칩메모리 디바이스와 외부디바이스를 가지는 시스템

Publications (2)

Publication Number Publication Date
KR860009421A true KR860009421A (ko) 1986-12-22
KR950014553B1 KR950014553B1 (ko) 1995-12-05

Family

ID=26446070

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1019860003912A Expired - Fee Related KR950014553B1 (ko) 1985-05-20 1986-05-20 논리기능을 가진 기억회로
KR1019950025085A Expired - Fee Related KR960006277B1 (ko) 1985-05-20 1995-08-16 I칩메모리디바이스
KR1019950025084A Expired - Fee Related KR960006276B1 (ko) 1985-05-20 1995-08-16 메모리시스템
KR1019950025088A Expired - Fee Related KR960006280B1 (ko) 1985-05-20 1995-08-16 1칩메모리 디바이스와 외부디바이스를 가지는 시스템
KR1019950025086A Expired - Fee Related KR960006278B1 (ko) 1985-05-20 1995-08-16 데이터처리시스템
KR1019950025089A Expired - Fee Related KR960006281B1 (ko) 1985-05-20 1995-08-16 I칩화상처리용 디바이스

Family Applications After (5)

Application Number Title Priority Date Filing Date
KR1019950025085A Expired - Fee Related KR960006277B1 (ko) 1985-05-20 1995-08-16 I칩메모리디바이스
KR1019950025084A Expired - Fee Related KR960006276B1 (ko) 1985-05-20 1995-08-16 메모리시스템
KR1019950025088A Expired - Fee Related KR960006280B1 (ko) 1985-05-20 1995-08-16 1칩메모리 디바이스와 외부디바이스를 가지는 시스템
KR1019950025086A Expired - Fee Related KR960006278B1 (ko) 1985-05-20 1995-08-16 데이터처리시스템
KR1019950025089A Expired - Fee Related KR960006281B1 (ko) 1985-05-20 1995-08-16 I칩화상처리용 디바이스

Country Status (2)

Country Link
US (1) US5113487A (ko)
KR (6) KR950014553B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1293906A3 (en) * 1990-12-25 2004-05-19 Mitsubishi Denki Kabushiki Kaisha A semiconductor memory device with a large storage capacity memory and a fast speed memory
JP3321651B2 (ja) * 1991-07-26 2002-09-03 サン・マイクロシステムズ・インコーポレーテッド コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法
EP0681279B1 (en) 1994-05-03 2001-07-18 Sun Microsystems, Inc. Frame buffer random access memory and system
KR102364506B1 (ko) * 2020-09-01 2022-02-18 금호타이어 주식회사 벨트 지지 고무를 구비한 공기입타이어

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5438724A (en) * 1977-09-02 1979-03-23 Hitachi Ltd Display unit
JPS58209784A (ja) * 1982-05-31 1983-12-06 株式会社東芝 メモリシステム
US4435792A (en) * 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
JPS5960658A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd 論理機能を備えた半導体記憶装置
JPS5979293A (ja) * 1982-10-29 1984-05-08 株式会社東芝 表示装置
JPS59216249A (ja) * 1983-05-23 1984-12-06 Toshiba Corp 集積回路装置
US4742474A (en) * 1985-04-05 1988-05-03 Tektronix, Inc. Variable access frame buffer memory

Also Published As

Publication number Publication date
US5113487A (en) 1992-05-12
KR960016689A (ko) 1996-05-22
KR960006281B1 (ko) 1996-05-13
KR960006280B1 (ko) 1996-05-13
KR960016686A (ko) 1996-05-22
KR960006277B1 (ko) 1996-05-13
KR960016690A (ko) 1996-05-22
KR960016685A (ko) 1996-05-22
KR960016687A (ko) 1996-05-22
KR960006276B1 (ko) 1996-05-13
KR950014553B1 (ko) 1995-12-05
KR960006278B1 (ko) 1996-05-13

Similar Documents

Publication Publication Date Title
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
AU623457B2 (en) Increasing options in locating rom in computer memory space
KR890008822A (ko) 반도체메모리
KR840008849A (ko) 버퍼 기억장치 제어 시스템
KR860009422A (ko) 기억회로
KR910014951A (ko) 메모리 시험장치
KR900006853A (ko) 마이크로 프로세서
KR860003551A (ko) 기 억 회 로
KR900003738A (ko) 가변단어길이명령의 병렬해독 및 병렬실행을 하는 데이터처리장치
KR920020493A (ko) 반도체 기억장치
KR860009421A (ko) 논리기능을 가진 기억회로
KR910017759A (ko) 순서동작형 논리회로 디바이스
KR930013999A (ko) 그래픽 콘트롤러의 블록별 레지스터 제어회로
KR860006734A (ko) 신호 선택 회로
KR910014954A (ko) 다포트메모리회로의 테스트장치
JPS56156978A (en) Memory control system
KR920010468A (ko) 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기
KR900003746A (ko) 어드레스 메모리 유니트
KR910018927A (ko) 신호처리용 집적회로장치
KR920702511A (ko) 레지스터회로
JPS55134463A (en) Multiprocessor
KR910010299A (ko) 프로그래머블 콘트롤러의 비트연산 처리회로
KR970025144A (ko) 가변길이 복호화기의 메모리 인터페이스방법 및 회로
KR970022776A (ko) 메모리 억세스 장치 및 방법
KR960011728A (ko) 메모리 액세스방법 및 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19860520

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19910513

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19860520

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19950116

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19951115

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19960217

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960222

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19980819

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19990817

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20000816

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20010817

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20020830

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20030819

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20040819

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20040819

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee