[go: up one dir, main page]

KR970025144A - 가변길이 복호화기의 메모리 인터페이스방법 및 회로 - Google Patents

가변길이 복호화기의 메모리 인터페이스방법 및 회로 Download PDF

Info

Publication number
KR970025144A
KR970025144A KR1019950035448A KR19950035448A KR970025144A KR 970025144 A KR970025144 A KR 970025144A KR 1019950035448 A KR1019950035448 A KR 1019950035448A KR 19950035448 A KR19950035448 A KR 19950035448A KR 970025144 A KR970025144 A KR 970025144A
Authority
KR
South Korea
Prior art keywords
signal
read
write
clock
generating
Prior art date
Application number
KR1019950035448A
Other languages
English (en)
Other versions
KR0176537B1 (ko
Inventor
심대윤
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950035448A priority Critical patent/KR0176537B1/ko
Priority to US08/581,254 priority patent/US5822770A/en
Priority to EP19960307433 priority patent/EP0768763B1/en
Priority to DE1996630764 priority patent/DE69630764T2/de
Priority to JP27030796A priority patent/JP3032161B2/ja
Publication of KR970025144A publication Critical patent/KR970025144A/ko
Application granted granted Critical
Publication of KR0176537B1 publication Critical patent/KR0176537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
    • H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Dram (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 가변길이복호기의 메모리 인터페이스방법 및 회로에 관한 것으로서, 가변길이복호화기에서 출력되는 제1리퀘스트신호로부터 독출클럭과 독출어드레스를 생성하고, 독출어드레스가 소정 레벨에 도달하면 제2리퀘스트신호를 생성하여 외부메모리 콘트롤러로 공급하기 위한 독출제어부; 외부메모리 콘트롤러로부터 제2리퀘스트신호에 대한 억셉트신호가 발생되면 억셉트신호로부터 기입어드레스와 기입구간신호를 생성하기 위한 기입제어부; 외부메모리로부터 공급되는 데이터를 기입제어부에서 생성된 기입어드레스와 기입구간신호에 따라 기입되도록 제어하는 내부메모리 및 메모리제어부로 구성된다. 따라서 LD 와 외부 메모리간의 빈번한 메모리 억세스에 의한 신호처리의 복잡도를 경감시킬 수 있다.

Description

가변길이 복호화기의 메모리 인터페이스방법 및 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 가변길이복호화기의 메모리 인터페이스방법 및 회로를 나타낸 블럭도.

Claims (8)

  1. 가변길이복호화기에서 출력되는 제1리퀘스트신호로부터 독출클럭과 독출어드레스를 생성하여 내부 메모리에서 데이터를 독출하는 단계; 상기 내부메모리부터 소정 레벨 이상 데이터가 독출되면 제2 리퀘스트신호를 생성하여 외부메모리 콘트롤러로 공급하는 단계; 상기 외부메모리 콘트롤러에서 상기 제2 리퀘스트신호에 대한 억셉트신호가 발생되면 상기 내부메모리의 기입어드레스 및 기입구간을 생성하여 상기 외부메모리에서 공급되는 데이타를 상기 내부메모리에 기입하는 단계를 포함하는 것을 특징으로 하는 가변길이복호기의 메모리 인터페이스방법.
  2. 가변길이복호화기에서 출력되는 제1 리퀘스트신호로부터 돌출클럭과 독출어드레스를 생성하고, 상기 독출어드레스가 소정 레벨에 도달하면 제2 리퀘스트신호를 생성하여 외부메모리 콘트롤러를 공급하기 위한 독출제어부; 상기 외부메모리 콘트롤러로부터 상기 제2 리퀘스트신호에 대한 억셉트신호가 발생되면 상기 억셉트 신호로부터 기입어드레스와 기입구간신호를 생성하기 위한 기입제어부; 및 외부메모리로부터 공급되는 데이터를 상기 기입제어부에서 생성된 기입어드레스와 기입구간신호에 따라 기입되도록 제어하는 내부메모리 및 메모리 제어부를 포함하는 것을 특징으로 하는 가변길이복호화기의 메모리 인터페이스회로.
  3. 제2항에 있어서, 상기 독출인에이블신호는 상기 제1리퀘스트신호를 N번 토글하여 생성하는 것을 특징으로 하는 가변길이복호화기의 메모리 인터페이스회로.
  4. 제3항에 있어서, 상기 N의 값은 상기 내부메모리의 1개 데이터를 구성하는 비트수와 상기 가변길이복호화기의 처리비트수에 따라 결정되는 것을 특징으로 하는 가변길이복호화기의 메모리 인터페이스회로.
  5. 제2항에 있어서, 상기 독출제어부는 상기 제1리퀘스트신호로부터 제1클럭 레이트로 독출클럭을 생성하는 제1멀티 플렉서, 상기 독출클럭을 카운트하여 독출어드레스를 생성하는 제1카운터; 상기 독출어드레스가 제1소정레벨 혹은 제2 소정레벨인가를 판별하는 제1 및 제2디코더; 상기 제1 및 제2디코더의 디코딩 결과로부터 상기 제2 리퀘스트신호를 생성하는 제1 신호 생성기; 및 상기 독출클럭으로부터 제2 클럭 레이트로 독출용 칩인에이블신호를 생성하는 제2 신호 생성기로 구성되는 것을 특징으로 하는 가변길이복호화기의 메모리 인터페이스회로.
  6. 제5항에 있어서, 상기 기입제어부는 상기 억셉트신호로부터 리셋신호를 생성하는 제3신호 생성기; 상기 리셋신호에 의해 리셋되고, 상기 제1클럭을 카운트하여 기입어드레스를 생성하는 제2카운터; 상기 리셋신호와 상기 제2 카운터에서 출력되는 RC 신호에 의해 기입구간신호를 생성하는 제4신호생성기; 상기 기입구간신호와 상기 제1 클럭을 제2 클럭으로 래치한 신호로부터 독출/기입 선택신호를 생성하는 제5신호생성기; 및 상기 제2 클럭, 상기 기입구간신호 및 상기 제1 클럭을 제2클럭으로 래치한 신호로부터 기입용 칩인에이블신호를 생성하는 제6신호생성기로 구성되는 것을 특징으로 하는 가변길이복호화기의 메모리 인터페이스회로.
  7. 제6항에 있어서, 상기 내부메모리 및 메모리제어부는 상기 제1클럭을 제2클럭으로 래치한 신호를 선택 신호로하여 상기 독출어드레스와 기입어드레스를 절환하여 어드레스신호로 출력하는 제2멀티플렉서; 상기 독출용 칩인에이블신호와 기입용 칩인에이블신호로부터 칩인에이블신호를 생성하는 제7신호생성기; 상기 외부메모리 콘트롤러로부터 공급되는 데이터를 쉬프트시키는 제1쉬프트 레지스터; 상기 제1쉬프트 레지스터에서 출력되는 데이터, 칩인에이블신호, 어드레스신호, 독출/기입 선택신호를 입력으로 하는 내부메모리; 상기 내부메모리에서 출력되는 데이터를 상기 독출클럭에 따라 출력하는 제2쉬프트 레지스터; 및 상기 제2쉬프트 레지스터에서 출력되는 데이터를 상기 독출클럭에 따라 상위 및 하위비트로 분리하여 출력하는 제3멀티플렉서로 구성되는 것을 특징으로 하는 가변길이복호화기의 메모리 인터페이스회로.
  8. 제5항, 제6항 또는 제7항에 있어서, 상기 제1클럭은 상기 제2클럭을 2분주한 신호인 것을 특징으로 하는 가변길이복호화기의 메모리 인터페이스회로.
KR1019950035448A 1995-10-14 1995-10-14 가변길이복호화기의 메모리 인터페이스방법 및 회로 KR0176537B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950035448A KR0176537B1 (ko) 1995-10-14 1995-10-14 가변길이복호화기의 메모리 인터페이스방법 및 회로
US08/581,254 US5822770A (en) 1995-10-14 1995-12-29 Memory interfacing method and circuit of variable length decoder for accessing external memory when empty portion of internal memory exceeds a predetermined level
EP19960307433 EP0768763B1 (en) 1995-10-14 1996-10-11 Variable-length decoder using a memory
DE1996630764 DE69630764T2 (de) 1995-10-14 1996-10-11 Dekodierer variabler Länge unter Verwendung eines Speichers
JP27030796A JP3032161B2 (ja) 1995-10-14 1996-10-11 可変長復号化器のメモリインタフェース回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035448A KR0176537B1 (ko) 1995-10-14 1995-10-14 가변길이복호화기의 메모리 인터페이스방법 및 회로

Publications (2)

Publication Number Publication Date
KR970025144A true KR970025144A (ko) 1997-05-30
KR0176537B1 KR0176537B1 (ko) 1999-05-01

Family

ID=19430221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035448A KR0176537B1 (ko) 1995-10-14 1995-10-14 가변길이복호화기의 메모리 인터페이스방법 및 회로

Country Status (5)

Country Link
US (1) US5822770A (ko)
EP (1) EP0768763B1 (ko)
JP (1) JP3032161B2 (ko)
KR (1) KR0176537B1 (ko)
DE (1) DE69630764T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571301B1 (en) * 1998-08-26 2003-05-27 Fujitsu Limited Multi processor system and FIFO circuit
JP2002218474A (ja) * 2001-01-24 2002-08-02 Mitsubishi Electric Corp 画像データ符号化装置
JP6329521B2 (ja) * 2015-04-09 2018-05-23 日本電信電話株式会社 参照画像バッファ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3680055A (en) * 1970-07-06 1972-07-25 Burroughs Corp Buffer memory having read and write address comparison for indicating occupancy
GB8722394D0 (en) * 1987-09-23 1987-10-28 British Telecomm Video coder
EP0428771B1 (de) * 1989-11-21 1995-02-01 Deutsche ITT Industries GmbH Zweiwege-Datenübergabe-Einrichtung
US5220325A (en) * 1991-03-28 1993-06-15 At&T Bell Laboratories Hierarchical variable length decoder for digital video data
US5231485A (en) * 1991-11-19 1993-07-27 Scientific-Atlanta, Inc. Method and apparatus for transforming between fixed-rate vector quantized data and variable rate vector quantized data
US5371518A (en) * 1992-02-27 1994-12-06 Silicon Graphics, Inc. Video timing and display ID generator
US5440753A (en) * 1992-11-13 1995-08-08 Motorola, Inc. Variable length string matcher
US5386212A (en) * 1992-11-19 1995-01-31 General Instrument Corporation Double buffer scheme for variable length decoder
CA2106271C (en) * 1993-01-11 2004-11-30 Joseph H. Steinmetz Single and multistage stage fifo designs for data transfer synchronizers
US5424733A (en) * 1993-02-17 1995-06-13 Zenith Electronics Corp. Parallel path variable length decoding for video signals
FR2705805B1 (fr) * 1993-05-27 1996-06-28 Sgs Thomson Microelectronics Système de traitement d'images.
US5513224A (en) * 1993-09-16 1996-04-30 Codex, Corp. Fill level indicator for self-timed fifo
US5479527A (en) * 1993-12-08 1995-12-26 Industrial Technology Research Inst. Variable length coding system
FR2716054B1 (fr) * 1994-02-04 1996-04-19 Sgs Thomson Microelectronics Etage de décalage pour décodeur de codes numériques de longueurs variables.
KR0121105B1 (ko) * 1994-02-04 1997-11-10 문정환 선입선출메모리 버스장치
US5576765A (en) * 1994-03-17 1996-11-19 International Business Machines, Corporation Video decoder
US5502493A (en) * 1994-05-19 1996-03-26 Matsushita Electric Corporation Of America Variable length data decoder for use with MPEG encoded video data
KR0134299B1 (ko) * 1994-07-11 1998-04-29 김광호 가변장디코딩장치의 동기 복원방법 및 장치

Also Published As

Publication number Publication date
DE69630764D1 (de) 2003-12-24
KR0176537B1 (ko) 1999-05-01
JP3032161B2 (ja) 2000-04-10
US5822770A (en) 1998-10-13
EP0768763A2 (en) 1997-04-16
EP0768763A3 (en) 1998-04-15
DE69630764T2 (de) 2004-09-23
EP0768763B1 (en) 2003-11-19
JPH09223973A (ja) 1997-08-26

Similar Documents

Publication Publication Date Title
KR950004854B1 (ko) 반도체 메모리 장치
KR960012013A (ko) 동기형 반도체 기억 장치
KR920013462A (ko) 반도체 기억장치
KR960020510A (ko) 줄길이복호화기
KR960025733A (ko) 디램(dram) 리프레쉬 회로
US6166970A (en) Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
KR920003169A (ko) 낮은 동작 전류를 갖는 sam 데이터 억세스 회로 및 그 방법
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR970029883A (ko) 고주파수 동작을 하는 반도체 메모리 장치의 테스트 회로 및 방법
KR970025144A (ko) 가변길이 복호화기의 메모리 인터페이스방법 및 회로
KR860006734A (ko) 신호 선택 회로
KR970029812A (ko) 컬럼 선택 신호 제어회로
KR100211483B1 (ko) 블록 기록 시스템을 이용하는 반도체 메모리
KR100219491B1 (ko) 자동 프리차지 뱅크 선택 회로
KR970012763A (ko) 스태틱형 랜덤 억세스 메모리
KR860009421A (ko) 논리기능을 가진 기억회로
KR960001999A (ko) 메모리 뱅크 선택회로
KR970029070A (ko) 입출력데이타의 크기를 달리하는 선입선출메모리장치 및 그 방법
KR950009237B1 (ko) 동기식 반도체 메모리 장치의 데이타 처리방법
KR980004977A (ko) 메모리 소자의 라이트 모드 제어 회로
KR910017274A (ko) Pc/at의 주사기와 글로버 메모리 제어 시스템
KR940001160A (ko) 메모리 번지 데이타를 선행 선택하는 신호처리 구조
KR910001981A (ko) 프로그램 가능한 회로를 포함하는 집적회로
KR960042377A (ko) 디에스피(dsp) 프로그램 다운로드 방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951014

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951014

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981029

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981113

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981113

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011030

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021031

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031030

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041029

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051028

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061030

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20071030

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081031

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20091029

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20101028

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20101028

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20121009