[go: up one dir, main page]

KR850004677A - 어드레스 전이 제어시스템 - Google Patents

어드레스 전이 제어시스템 Download PDF

Info

Publication number
KR850004677A
KR850004677A KR1019840008615A KR840008615A KR850004677A KR 850004677 A KR850004677 A KR 850004677A KR 1019840008615 A KR1019840008615 A KR 1019840008615A KR 840008615 A KR840008615 A KR 840008615A KR 850004677 A KR850004677 A KR 850004677A
Authority
KR
South Korea
Prior art keywords
contents
address
buffer
address transition
purge
Prior art date
Application number
KR1019840008615A
Other languages
English (en)
Other versions
KR890004994B1 (ko
Inventor
히로사다(외 1) 도네
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR850004677A publication Critical patent/KR850004677A/ko
Application granted granted Critical
Publication of KR890004994B1 publication Critical patent/KR890004994B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G06F2212/683—Invalidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음

Description

어드레스 전이 제어시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 어드레스 전이 제어시스템을 보이는 개통회로도.
제2도는 본 발명의 제1실시예에 의한 어드레스 전이 제어시스템을 보이는 개통회로도.
제3도는 본발명의 제2실시예에 의한 어드레스 전이 제어시스템을 보이는 개통회로도.

Claims (2)

  1. 적어도 유효플래그, 논리어드레스필드 및 물리어드레스 필드를 각각 포함하는 다수의 엔트리들을 갖는 어드레스전이 버퍼와, 상기 어드레스 전이 버퍼의 내용들 내에 적어도 상기 유효플래그와 상기 물리어드레스를 갖는 메모리어드레스와, 상기 어드레스 전이 버퍼를 부분적으로 정화시키도록 상기 어드레스 전이 버퍼의 내용들의 일부분을 나타내는 정보를 기억시키기 위한 정화레지스터와, 상기 정화레지스터의 내용들과 상기 어드레스 전이 버퍼의 내용들의 그 부분을 비교하기 위한 제1비교기 수단과, 그리고, 상기 정화레지스터의 내용들과, 상기 메모리 어레이의 내용들의 그 부분을 비교하기 위한 제2비교기 수단을 포함하되, 두 인가된 내용들이 상기 제1비교기수단에서 일치하지 않을때 상기 어드레스 전이 버퍼로 부터 판독되는 대응하는 물리어드레스가 이용되며, 상기 메모리어레이의 엔트리가 차례로 인가되어 두 인가된 내용들이 상기 제2비교기 수단에서 일치할때 부분정화는 상기 어드레스 전이 버퍼와 상기 메모리 어레이의 대응하는 엔트리들의 상기 유효 플래그들은 무효시킴에 의해 수행되는 것이 특징인 어드레스 전이 제어시스템.
  2. 적어도 유효플래그, 논리어드레스 필드, 물리어드레스 필드 및 가상시계 확인 필드를 각각 포함하는 다수의 엔트리들을 갖는 어드레스 전이 버퍼와, 상기 어드레스 전이 버퍼의 내용들 내에 적어도 상기 유효플래그, 상기 물리어드레스 및 상기 가상기계 확인 필드의 복재들을 갖는 메모리어레이와, 상기 어드레스 전이 버퍼를 부분적으로 정화시키도록 상기 어드레스 전이 버퍼의 내용들의 일부분을 나타내는 정보를 기억시키기 위한 정화레지스터와, 상기 정화레지스터의 내용들과 상기 어드레스 전이 버퍼의 내용들의 그부분을 비교하기 위한 제1비교기수단과, 상기 정화레지스터의 내용들과 상기 메모리어레이의 부분적인 내용들을 비교하기 위한 제2비교기수단과, 정화될 가상기계 확인레지스터와 상기 정화 가상기계 확인 레지스터와, 상기 정화 가상 기계 확인 레지스터의 내용들과 상기 어드레스 전이 버퍼내의 상기 가상기계 확인 필드의 내용들을 비교하기 위한 제3비교기 수단과, 그리고, 상기 정화 가상기계 확인레지스터의 내용들과 상기 메모리어레이 내의 상기 가상기계 확인 필드의 내용들을 비교하기 위한 제4비교기 수단을 포함하되, 상기 제1비교기 수단에서 일치 또는 제3비교기에서 일치가 발생하지 않을 때 상기 어드레스 전이 버퍼로 부터 판독된 대응하는 물리어드레스가 사용되며, 그리고 상기 메모리 어레이의 엔트리가 차례로 억세스되어 상기 제2비교기 수단에서 일치 또는 제4비교기 수단에서 일치가 발생할때 부분정화가 상기 어드레스 전이 버퍼와 상기 메모리어레이의 대응하는 엔트리의 상기 유효 플래그들을 무효시킴에 의해 수행되는 것이 특징인 어드레스 전이 제어시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840008615A 1983-12-29 1984-12-28 어드레스 변환 제어장치 KR890004994B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58246112A JPS60142451A (ja) 1983-12-29 1983-12-29 アドレス変換制御方式
JP58-246112 1983-12-29

Publications (2)

Publication Number Publication Date
KR850004677A true KR850004677A (ko) 1985-07-25
KR890004994B1 KR890004994B1 (ko) 1989-12-04

Family

ID=17143658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008615A KR890004994B1 (ko) 1983-12-29 1984-12-28 어드레스 변환 제어장치

Country Status (9)

Country Link
US (1) US4733350A (ko)
EP (1) EP0149389B1 (ko)
JP (1) JPS60142451A (ko)
KR (1) KR890004994B1 (ko)
AU (1) AU552060B2 (ko)
BR (1) BR8406791A (ko)
CA (1) CA1226372A (ko)
DE (1) DE3480235D1 (ko)
ES (1) ES8702011A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184753A (ja) * 1984-10-01 1986-04-30 Hitachi Ltd バツフアメモリ
JPS61190638A (ja) * 1985-02-20 1986-08-25 Hitachi Ltd 仮想計算機のフアイル制御方式
JPH0685156B2 (ja) * 1985-05-24 1994-10-26 株式会社日立製作所 アドレス変換装置
US5045996A (en) * 1986-11-12 1991-09-03 Xerox Corporation Multiprocessor cache memory housekeeping
US5123101A (en) * 1986-11-12 1992-06-16 Xerox Corporation Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss
JPH077364B2 (ja) * 1987-07-24 1995-01-30 株式会社日立製作所 アドレス変換バッファ制御方式
JPH035851A (ja) * 1989-06-01 1991-01-11 Fujitsu Ltd バッファ記憶装置
JP2825550B2 (ja) * 1989-09-21 1998-11-18 株式会社日立製作所 多重仮想空間アドレス制御方法および計算機システム
JPH0512126A (ja) * 1991-07-05 1993-01-22 Hitachi Ltd 仮想計算機のアドレス変換装置及びアドレス変換方法
EP0600112A1 (de) * 1992-11-30 1994-06-08 Siemens Nixdorf Informationssysteme Aktiengesellschaft Datenverarbeitungsanlage mit virtueller Speicheradressierung und schlüsselgesteuertem Speicherzugriff
JP2842313B2 (ja) * 1995-07-13 1999-01-06 日本電気株式会社 情報処理装置
US6493343B1 (en) 1998-01-07 2002-12-10 Compaq Information Technologies Group System and method for implementing multi-pathing data transfers in a system area network
US6163834A (en) * 1998-01-07 2000-12-19 Tandem Computers Incorporated Two level address translation and memory registration system and method
US6545981B1 (en) 1998-01-07 2003-04-08 Compaq Computer Corporation System and method for implementing error detection and recovery in a system area network
US6647423B2 (en) * 1998-06-16 2003-11-11 Intel Corporation Direct message transfer between distributed processes
US6615337B1 (en) * 2001-08-09 2003-09-02 Advanced Micro Devices, Inc. Method and apparatus for maintaining coherency in a translation lookaside buffer
US7069413B1 (en) 2003-01-29 2006-06-27 Vmware, Inc. Method and system for performing virtual to physical address translations in a virtual machine monitor
US7617378B2 (en) * 2003-04-28 2009-11-10 International Business Machines Corporation Multiprocessor system with retry-less TLBI protocol
US8112174B2 (en) * 2008-02-25 2012-02-07 International Business Machines Corporation Processor, method and computer program product for fast selective invalidation of translation lookaside buffer
US10248573B2 (en) 2016-07-18 2019-04-02 International Business Machines Corporation Managing memory used to back address translation structures
US10168902B2 (en) 2016-07-18 2019-01-01 International Business Machines Corporation Reducing purging of structures associated with address translation
US10241924B2 (en) * 2016-07-18 2019-03-26 International Business Machines Corporation Reducing over-purging of structures associated with address translation using an array of tags
US10176006B2 (en) 2016-07-18 2019-01-08 International Business Machines Corporation Delaying purging of structures associated with address translation
US10282305B2 (en) 2016-07-18 2019-05-07 International Business Machines Corporation Selective purging of entries of structures associated with address translation in a virtualized environment
US10802986B2 (en) 2016-07-18 2020-10-13 International Business Machines Corporation Marking to indicate memory used to back address translation structures
US10223281B2 (en) 2016-07-18 2019-03-05 International Business Machines Corporation Increasing the scope of local purges of structures associated with address translation
US10176110B2 (en) 2016-07-18 2019-01-08 International Business Machines Corporation Marking storage keys to indicate memory used to back address translation structures
US10176111B2 (en) 2016-07-18 2019-01-08 International Business Machines Corporation Host page management using active guest page table indicators
US10180909B2 (en) 2016-07-18 2019-01-15 International Business Machines Corporation Host-based resetting of active use of guest page table indicators

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51115737A (en) * 1975-03-24 1976-10-12 Hitachi Ltd Adress conversion versus control system
FR2348544A1 (fr) * 1976-04-15 1977-11-10 Honeywell Bull Soc Ind Ensemble double de memoire associative
US4053948A (en) * 1976-06-21 1977-10-11 Ibm Corporation Look aside array invalidation mechanism
US4373179A (en) * 1978-06-26 1983-02-08 Fujitsu Limited Dynamic address translation system
US4376927A (en) * 1978-12-18 1983-03-15 Mcgalliard James D Printed circuit fuse assembly
JPS601658B2 (ja) * 1980-07-04 1985-01-16 富士通株式会社 アドレス変換制御方式
JPS5953634B2 (ja) * 1980-07-15 1984-12-26 富士通株式会社 計算機システム
US4481573A (en) * 1980-11-17 1984-11-06 Hitachi, Ltd. Shared virtual address translation unit for a multiprocessor system
US4456954A (en) * 1981-06-15 1984-06-26 International Business Machines Corporation Virtual machine system with guest architecture emulation using hardware TLB's for plural level address translations

Also Published As

Publication number Publication date
JPS6341100B2 (ko) 1988-08-15
JPS60142451A (ja) 1985-07-27
KR890004994B1 (ko) 1989-12-04
ES539203A0 (es) 1986-12-01
AU3691984A (en) 1985-07-04
DE3480235D1 (en) 1989-11-23
EP0149389B1 (en) 1989-10-18
ES8702011A1 (es) 1986-12-01
CA1226372A (en) 1987-09-01
EP0149389A2 (en) 1985-07-24
AU552060B2 (en) 1986-05-22
BR8406791A (pt) 1985-10-29
US4733350A (en) 1988-03-22
EP0149389A3 (en) 1987-05-20

Similar Documents

Publication Publication Date Title
KR850004677A (ko) 어드레스 전이 제어시스템
KR890008691A (ko) 데이타 프로세서 디바이스
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
GB1366001A (en) Virtual storage system
KR920013132A (ko) 우선변환 참조 버퍼
KR910012962A (ko) Dma제어기
KR840007190A (ko) 버퍼기억장치의 단일비트 에러처리 시스템
CA2012318A1 (en) Microprocessor system having an extended address space
KR910020552A (ko) 개선된 현 윈도우 캐시용 방법 및 장치
KR940007689A (ko) 데이터 프로세서
JPS5613576A (en) Memory access control system
KR950009737A (ko) Rom의 판독 전환 회로
KR890015119A (ko) 데이타 처리기
KR840001732A (ko) 시그먼트 테이블원점 어드레스 스택제어시스템
JPS5577072A (en) Buffer memory control system
KR850006829A (ko) 화상의 경계 검출 처리장치
JPS5637892A (en) Memory unit
JPS6467652A (en) Cache memory eliminating data discordance
JPS5474335A (en) Buffer memory unit
KR850003599A (ko) 데이타처리 시스템의 주기억 어드레스 제어시스템
KR960002006A (ko) 다중프로세서의 캐시메모리 필터링장치
KR960011728A (ko) 메모리 액세스방법 및 장치
JPS58189892A (ja) 多重仮想記憶方式
JPH0458347A (ja) 共有アドレス空間管理方式
KR960015234A (ko) 세그멘트 디스크립터 캐쉬 제어기 구조

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19841228

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19890714

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19891106

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19900223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19900521

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19900521

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19921201

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19931111

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19941129

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19951204

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19961115

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19971127

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 19981116

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 19991116

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20001130

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20001130

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee