[go: up one dir, main page]

KR960002006A - 다중프로세서의 캐시메모리 필터링장치 - Google Patents

다중프로세서의 캐시메모리 필터링장치 Download PDF

Info

Publication number
KR960002006A
KR960002006A KR1019940015666A KR19940015666A KR960002006A KR 960002006 A KR960002006 A KR 960002006A KR 1019940015666 A KR1019940015666 A KR 1019940015666A KR 19940015666 A KR19940015666 A KR 19940015666A KR 960002006 A KR960002006 A KR 960002006A
Authority
KR
South Korea
Prior art keywords
tag
memory
processor
information
invalidation information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019940015666A
Other languages
English (en)
Other versions
KR960015583B1 (ko
Inventor
임신일
최종찬
박병관
함종식
Original Assignee
김정덕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김정덕 filed Critical 김정덕
Priority to KR1019940015666A priority Critical patent/KR960015583B1/ko
Publication of KR960002006A publication Critical patent/KR960002006A/ko
Application granted granted Critical
Publication of KR960015583B1 publication Critical patent/KR960015583B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명의 다중프로세서의 캐시메모리 필터링장치는 각 프로세서의 외부에서 태그를 관리하여 무효화정보가 발생되어 전송될 때마다 프로세서가 자신의 캐시를 검색하지 않도록 함으로써 각 프로세서의 처리효율을 향상 시킬 수 있다. 본 발명의 필터링장치는 다중프로세서 시스템에서 연속된 태그관리를 위하여 15단계의 FIFO메모리를 내장하고 있다. 그 구성은 다중프로세서시스템에서 상기 각 내부태시메모리의 태그내용과 동일한 내용의 태그를 저장하는 태그메모리, 상기 각 프로세서로부터 전송된 무효화정보를 받아 상기 태그메모리에 저장된 내용중에 그 무효화정보의 어드레스정보와 동일한 어드레스정보가 있는가를 비교판단하는 수단, 및 상기 비교 판단수단으로부터 출력신호를 받아, 동일한 어드레스정보가 상기 태그메모리에 있는 경우 상기 무효화정보신호를 상기 태그메모리가 종속된 프로세서에 공급하고, 동일한 어드레스정보가 없을 경우 상기 비교판단수단으로부터의 출력신호를 무시해버리는 태그관리수단을 포함한다.

Description

다중프로세서의 캐시메모리 필터링장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 다중프로세서의 캐시메모리 필터링장치가 채용된 시스템의 개략적인 블록도이다,
제3도는 본 발명에 의한 다중프로세서의 캐시메모리 필터링장치의 보다 상세한 블록도이다,
제4도는 본 발명에 의한 캐시메모리 필터링을 처리하는 과정에 있어서 파이프라인 개념도를 도시한 개념도.

Claims (8)

  1. 각 프로세서가 읽거나 쓰기동작을 할떼 데이타를 전송하여 저장하기 위하여, 상기 각 프로세서에 내장된 내부캐시메모리를 갖는 다중프로세서의 캐시메모리 필터링장치에 있어서, 상기 각 내부캐시메모리의 태그내용과 동일한 내용의 태그를 저장하는 태그메모리; 상기 각 프로세서로부터 전송된 무효화정보를 받아 상기 태그메모리에 저장된 내용중에 그 무효화정보의 어드레스정보와 동일한 어드레스정보가 있는 가를 비교판단하는 수단; 및 상기 비교판단수단으로부터의 출력신호를 받아, 동일한 어드레스정보가 상기 태그메모리에 있는 경우 상기 무효화정보를 상기 태그메모리가 종속된 프로세서에 공급되고, 동일한 어드레스정보가 없는 경우 상기 비교판단수단으로부터의 출력신호를 무시해버리는 태그관리수단을 포함하는 다중프로세서의 캐시메모리 필터링장치.
  2. 제1항에 있어서, 각 프로세서로부터의 무효화정보를 태그메모리에 저장된 프로세서의 내장캐시메모리의 내용과 비교함이 없이 일단 저장한 후 순차적으로 비교하기 위한 FIFO메모리를 더 포함하는 것을 특징으로 하는 다중프로세서의 캐시메모리 필터링 장치.
  3. 제1항에 있어서, 상기 태그관리수단은 상기비교기로부터의 적중신호를 받아 태그메모리에 무효화정보에 따른 데이터의 업데이팅을 수행하도록 하는 태그관리기를 포함하는 것을 특징으로 하는 다중프로세서의 캐시메모리 필터링 장치.
  4. 제1항에 있어서, 상기 태그관리수단은 상기 비교판단수단으로부터 적중신호가 발생한 경우 프로세서에 내장된 캐시메모리의 검색을 위한 신호를 출력하여 프로세서의 내부캐시메모리의 태그를 무효화시키고, 이와 동시에 동일한 동작을 복조된 태그메모리에도 지원하기 위하여 태그메모리의 내용을 무효화시키는 것을 특징으로 하는 다중프로세서의 캐시메모리 필터링 장치.
  5. 제2항에 있어서, 상기 FIFO메모리에 내용을 쓰거나 읽기 위한 우선순위를 제공하며, 버스에 중재신호를 만들어 프로세서에 일정한 프로토콜로 무효화정보를 전달하도록 여러가지 제어신호를 발생하는 상태제어수단을 더 포함하는 것을 특징으로 하는 다중프로세서의 캐시메모리 필터링 장치.
  6. 제5항에 있어서, 상기 각 프로세서에 입력되는 무효화정보를 파이프라인화하여 제1파이프라인에서는 태그메모리의 내용과 상기 무효화정보를 비교하여 태그에 무효화쓰기를 수행하고 제2파이프라인에서는 FIFO메모리에 무효화정보를 저장하도록 함으로써 매 클럭마다 입력되는 무효화정보를 처리할 수 있는 다중프로세서의 캐시메모리 필터링 장치.
  7. 제6항에 있어서, 상기 프로세서의 수는 3개로 하여 2개의 프로세서의 입력들을 필터링를 수행하지 않도록하고, 나머지 1개의 프로세서 입력을 필터링을 수행하도록 하는 다중프로세서의 캐시메모리 필터링장치.
  8. 제5항에 있어서, 상기 상태제어수단은 상기 FIFO메모리에 입력되는 정보를 저장하게 하고, 상기 FIFO메모리가 넘치게 되면 정보입력불가신호를 출력하여 타프로세서의 무효화정보가 처리되지 않도록 하는 다중프로세서의 캐시메모리 필터링 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940015666A 1994-06-30 1994-06-30 다중프로세서의 캐시메모리 필터링장치 Expired - Fee Related KR960015583B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940015666A KR960015583B1 (ko) 1994-06-30 1994-06-30 다중프로세서의 캐시메모리 필터링장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015666A KR960015583B1 (ko) 1994-06-30 1994-06-30 다중프로세서의 캐시메모리 필터링장치

Publications (2)

Publication Number Publication Date
KR960002006A true KR960002006A (ko) 1996-01-26
KR960015583B1 KR960015583B1 (ko) 1996-11-18

Family

ID=19387027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015666A Expired - Fee Related KR960015583B1 (ko) 1994-06-30 1994-06-30 다중프로세서의 캐시메모리 필터링장치

Country Status (1)

Country Link
KR (1) KR960015583B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008121540A1 (en) * 2007-03-30 2008-10-09 Microsoft Corporation In-memory caching of shared customizable multi-tenant data
US10922229B2 (en) 2019-03-11 2021-02-16 Microsoft Technology Licensing, Llc In-memory normalization of cached objects to reduce cache memory footprint

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008121540A1 (en) * 2007-03-30 2008-10-09 Microsoft Corporation In-memory caching of shared customizable multi-tenant data
US8095618B2 (en) 2007-03-30 2012-01-10 Microsoft Corporation In-memory caching of shared customizable multi-tenant data
US10922229B2 (en) 2019-03-11 2021-02-16 Microsoft Technology Licensing, Llc In-memory normalization of cached objects to reduce cache memory footprint

Also Published As

Publication number Publication date
KR960015583B1 (ko) 1996-11-18

Similar Documents

Publication Publication Date Title
US4747043A (en) Multiprocessor cache coherence system
US6023747A (en) Method and system for handling conflicts between cache operation requests in a data processing system
KR100194253B1 (ko) 메시 데이터 코히어런시 프로토콜 이용 방법 및 멀티프로세서 시스템
KR930022210A (ko) 캐시 미스 버퍼
KR950029941A (ko) 멀티프로세서 시스템의 스누프회로
KR970029103A (ko) 데이터 처리 시스템 및 데이터 처리 방법
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
KR960002006A (ko) 다중프로세서의 캐시메모리 필터링장치
EP0153109A2 (en) Cache coherence system
US20050228951A1 (en) Virtualized load buffers
KR960002007A (ko) 다중프로세서의 캐시메모리 필터링방법
KR100251784B1 (ko) 캐쉬 메모리 컨트롤러 및 이를 제공하는 방법
GB2037466A (en) Computer with cache memory
JP2696899B2 (ja) マルチプロセッサシステム
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR100261587B1 (ko) 듀플리케이트 디렉터리의 캐시 적중 판단장치
JPH1185613A (ja) キャッシュメモリ
KR0140952B1 (ko) 다중 프로세서 시스템의 단일 캐시 공유 장치 및 그 장치를 이용한 데이타 기록/판독 방법
KR950024080A (ko) 멀티프로세서 시스템의 캐쉬 데이타 전송장치
KR950003990A (ko) 비디오 메모리의 데이타 억세스회로
KR950020134A (ko) 멀티 프로세서 시스템의 캐쉬 메모리 제어장치
JPH08272687A (ja) 入出力キャッシュメモリ
JPH06124235A (ja) キャッシュ制御方式
JPH04151751A (ja) マルチプロセッサ
KR920702513A (ko) 프로세서 및 캐시 메모리를 포함하는 장치 및 캐시메모리 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20000629

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20011119

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20011119

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000