[go: up one dir, main page]

KR20180017185A - 일정 전류 제공 장치 및 방법 - Google Patents

일정 전류 제공 장치 및 방법 Download PDF

Info

Publication number
KR20180017185A
KR20180017185A KR1020187001316A KR20187001316A KR20180017185A KR 20180017185 A KR20180017185 A KR 20180017185A KR 1020187001316 A KR1020187001316 A KR 1020187001316A KR 20187001316 A KR20187001316 A KR 20187001316A KR 20180017185 A KR20180017185 A KR 20180017185A
Authority
KR
South Korea
Prior art keywords
current
output
amplifier
transistor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020187001316A
Other languages
English (en)
Other versions
KR102062116B1 (ko
Inventor
둥 판
웨이루 추
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20180017185A publication Critical patent/KR20180017185A/ko
Application granted granted Critical
Publication of KR102062116B1 publication Critical patent/KR102062116B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/468—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/461—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

제 1 및 제 2 입력과 일 출력을 포함하는 증폭기(104)와, 제어 전극에서 상기 증폭기(104)의 출력에 연결되는 밴드갭 트랜지스터(106)를 포함하는 밴드갭 기준 회로(102)를 포함하는 장치가 기술되며, 상기 밴드갭 트랜지스터(106)는 제 1 전극에서 증폭기(104)의 제 1 및 제 2 입력에 공통으로 또한 연결되어 피드백 경로를 형성한다. 　상기 장치는 밴드갭 트랜지스터(106)의 제 1 전극에 연결되는 저항기(114)를 더 포함한다.

Description

일정 전류 제공 장치 및 방법
많은 전자 회로들이, 일정 전류원에 의해 제공될 수 있는 일정 전류 입력 또는 바이어스 신호로 이용되도록 설계된다.　　예를 들어, 일정 전류원은 입력 버퍼 회로, 지연 회로, 및/또는 발진기 회로의 바이어싱에 규칙적으로 이용된다.　　종래의 일정 전류원은 다수의 증폭기를 이용하는 밴드갭 기준 회로를 이용한다.　　그러나 다수의 증폭기는 실질적인 전력을 소모하고, 회로 내 상당한 공간을 차지한다.　　추가적으로, 다수의 증폭기 밴드갭 기준 회로는 작동 온도 간에 소정의 전류 변화에 여전히 시달릴 수 있다.　
제 1 및 제 2 입력과 하나의 출력을 포함하는 증폭기와, 제어 전극에서 상기 증폭기의 출력에 연결되는 밴드갭 트랜지스터를 포함하는 밴드갭 기준 회로를 포함하는 장치가 기술되며, 상기 밴드갭 트랜지스터는 제 1 전극에서 증폭기의 제 1 및 제 2 입력에 공통으로 또한 연결되어 피드백 경로를 형성한다. 　　장치는 밴드갭 트랜지스터의 제 1 전극에 연결되는 저항기를 더 포함한다.　
도 1은 본 발명의 일 실시예에 따른 일정 전류원의 개략도다.　
도 2는 본 발명의 일 실시예에 따른 전류 미러 회로를 가진 일정 전류원의 개략도다.　
도 3a는 본 발명의 일 실시예에 따른, 입력 버퍼에 연결되는 일정 전류원의 개략도다.　
도 3b는 도 3a의 실시예에 따른, 입력 버퍼의 개략도다.　
도 4는 본 발명의 일 실시예에 따른 일정 전류원의 개략도다.　
도 5는 본 발명의 일 실시예에 따른 일정 전류원의 출력 전류를 나타내는 그래프다.　
도 6은 본 발명의 일 실시예에 따른 메모리의 블록도다.　
발명의 실시예에 대한 충분한 이해를 위해 아래에서 소정의 세부사항들이 제시된다.　　그러나, 발명의 실시예가 이러한 특정 세부사항없이 실시될 수 있음은 당 업자에게 명백할 것이다.　　더욱이, 여기서 기술되는 본 발명의 특정 실시예는 예시로서 제공될 뿐이며, 이러한 특정 실시예로 발명의 범위를 제한하는데 사용되어서는 안된다.　　다른 예에서, 잘 알려진 회로, 제어 신호, 타이밍 프로토콜, 및 소프트웨어 작동들이, 발명의 본질을 불필요하게 흐리지 않기 위해 세부적으로 도시되지 않았다.
일정 전류원은 다양한 작동 조건 하에 일정 전류를 제공한다.　　예를 들어, 전류원의 작동 중, 전류원의 구성요소들의 온도가 높아질 수 있다.　　구성요소들의 온도 변화는 소정의 물리적 성질을 변경시킬 수 있고, 전류원의 온도가 높아짐에 따라 출력 전류가 변화할 수 있다.　　일정 전류 출력 신호 생성을 위한 종래의 회로는 밴드갭 기준 회로를 포함한다.　　그러나, 종래의 밴드갭 기준 회로는 통상적으로 다수의 증폭기를 포함하여, 실질적인 전력을 빼내게 된다.　　본 발명의 실시예는 종래의 일정 전류원에 비해 낮은 온도 의존성을 나타내고 낮은 전력 및 공간 소모를 가질 수 있는 일정 전류원을 제공한다.　　전류원의 온도 의존성 감소는 "온도 독립적"으로 지칭될 수 있다.　
도 1은 본 발명의 일 실시예에 따른, 대체적으로 100으로 표시되는, 일정 전류원의 개략도다.　　전류원(100)은 밴드갭 기준 회로(102), 저항기(114), 및 출력 회로(116)를 대체로 포함한다.　　출력 회로(116)는 p-형 전계 효과 트랜지스터(pFET)로 도 1의 실시예에서 도시되지만, 도 1에 도시되는 것과는 다른 회로를 포함하는 출력 회로(116)의 다른 예가 발명의 다른 실시예에서 사용될 수 있다.
밴드갭 기준 회로(102)는 대체로 임의의 밴드갭 기준일 수 있고, 기준 전압(출력 전압)을 제공할 수 있다.　　일부 실시예에서, 밴드갭 기준 회로(102)는 1.25V의 기준 전압을 제공할 수 있다. 도 1의 실시예에서, 밴드갭 기준 회로(102)는 증폭기(104), 출력 트랜지스터(106), 저항기(120), 및 다이오드(122A, B)(집합적으로 "다이오드(122)"로 지칭함)를 포함한다.　　다이오드(122)(저항 요소)는 온도에 기초하여 변하는 전류를 가진 것과 같은, 온도 의존성을 나타낼 수 있다.　　일부 실시예에서, 다이오드(122)는 온도 증가를 위한 증가 전류를 나타낸다.　　다시 말해서, 다이오드(122)의 저항 값은 음의 온도 계수를 나타낼 수 있다.　　다양한 실시예에서, 증폭기(104)는 연산 트랜스컨덕턴스 증폭기(OTA) 또는 연산 증폭기(op-amp)일 수 있다.　　증폭기(104)는 논-인버팅(+) 및 인버팅(-) 입력과 하나의 출력을 포함하고, 논-인버팅 및 인버팅 입력에 제공되는 입력에 기초하여 출력을 제공하도록 구성된다.　　당 업자는 op-amp로 구현되는 실시예가 커패시터와 같은 보상 구성요소를 더 포함할 수 있음을 이해할 것이다.　　출력 트랜지스터(106)는 pFET로 도 1의 실시예에서 도시되지만, 다른 트랜지스터가 다른 실시예에서 사용될 수 있다. 　
도시되는 실시예에서, 증폭기(104)의 출력은 출력 트랜지스터(106)의 게이트에 연결된다.　　출력 트랜지스터(106)의 소스는 공급 전압 Vpp에 연결된다. 출력 트랜지스터(106)의 드레인은 노드(124)(전류 출력 노드)에 연결될 수 있고 출력 신호(108)에 제공될 수 있다.　　도시되는 실시예에서, 노드(124)의 제 1 브랜치(130)는 절대 온도("PTAT")에 비례하는 전류, IPTAT 　(제 1 전류)와, 1.25V의 일정 전압을 운반할 수 있는, 피드백 신호(110)를 제공한다.　　당 업자는 IPTAT가 도 4를 참조하여 아래에서 더 세부적으로 논의되는 바와 같이, 온도 증가에 따라 증가함을 이해할 것이다.
전류 IPTAT는 피드백 신호(110)를 제공받는 구성요소에 기초하여 결정될 수 있다.　　도시되는 실시예에서, 피드백 신호(110)는 양의 피드백 루프(126)(제 1 전류 경로) 및 음의 피드백 루프(128)(제 2 전류 경로)에 제공된다.　　양의 피드백 루프(126)는 직렬로 접지부에 연결되는 2개의 저항기(120) 및 다이오드(122B)를 포함한다.　　저항기(120)는 관련 저항 R1을 가질 수 있다.　　저항 R1은 양의 온도 계수를 나타낼 수 있다.　　증폭기(104)의 논-인버팅 입력은 양의 피드백 루프(126) 내 2개의 직렬 저항기(120) 사이에서 노드에 연결되고, 입력 전압 VIN2를 수신한다.　　음의 피드백 루프(128)는 직렬로 접지부에 연결되는 다이오드(122A)와 저항 R1을 가진 저항기(120)를 포함한다.　　증폭기(104)의 인버팅 입력은 저항기(120)와 다이오드(122) 사이에서 음의 피드백 루프(128)에 연결되고, 입력 전압 VIN1을 수신한다.　　피드백 신호(110)의 전류 IPTAT는 오옴의 법칙
Figure pct00001
에 기초하여 결정될 수 있고, ΔV는 각각 다이오드(122A와 122B)의 전압인VBE1　과 VBE2　간의 차이이고, 다이오드(122A 와 122B)의 값에 좌우된다.　　예를 들어, 앞서 논의된 바와 같이, 다이오드(122A, 122B)는 온도 증가를 위한 증가 전류를 나타낼 수 있다.　　그 결과, ΔV는 온도에 정비례할 수 있다(가령,
Figure pct00002
, 여기서 k는 볼츠만 상수, T는 절대 온도, q는 전하량이다).　　따라서, IPTAT는 (첨자 PTAT로 표시되는 바와 같이) 온도에 또한 정비례할 수 있다.　　당 업자는 도 1에 도시된 밴드갭 기준 회로(102)가 예시에 불과한 것이고 다른 밴드갭 기준 회로가 개시 범위로부터 벗어나지 않으면서 사용될 수 있음을 이해할 것이다.　
노드(124)의 제 2 브랜치(112)는 저항 R2를 가진 저항기에 그리고 접지부에 연결된다.　　저항 R2는 양의 온도 계수를 나타낼 수 있다.　　노드(124)의 제 2 브랜치는 절대 온도("CTAT")에 상보적인 전류 ICTAT 　(제 2 전류)를 제공할 수 있다.　　전류 ICTAT는 저항기(114)(가령, R2)로 나누어진 노드(124)에서의 전압(가령, 1.25V)과 동일하다.　　다양한 실시예에서, 저항기(114)의 저항 R2는 전류 ICTAT가 전류 IPTAT에 대해 반대의 온도 의존성을 갖도록 선택될 수 있다.　　예를 들어, IPTAT 　는 온도와 선형으로 증가할 수 있다(가령, IPTAT는 100K 당 0.1 ㎂ 씩 증가).　이러한 경우에, 저항기(114)는 저항기(114)를 통한 전류 ICTAT가 소정의 속도로 감소하도록 선택된다(가령, ICTAT가 100K 당 0.1㎂씩 감소).　일 실시예에서, 저항기(114)는 R2　= 225 ㏀의 저항을 가질 수 있다.　　서로 반대이지만 동일한 온도 의존성을 갖도록 전류 IPTAT　및 ICTAT를 제공함으로써, 출력 신호(108)의 전류(출력 전류 ISTAB)는 변화하는 온도 범위에 걸쳐 일정하게 ISTAB로 유지될 수 있다.　　즉, 온도가 증가함에 따라, 피드백 신호(110)를 통한 전류가 증가하고 제 2 브랜치(112)를 통한 전류가 동일 속도로 감소한다.　　따라서, IPTAT　와 ICTAT의 합(가령, 노드(124)를 떠나는 총 전류)이 온도에 대해 일정하기 때문에, 노드(124)의 전류(가령, ISTAB) 역시 온도에 따라 일정하다.
증폭기(104)의 출력은 출력 회로(116)에 또한 연결된다.　　출력 회로(116)는 공급 전압 Vpp에 연결되는 소스를 가질 수 있고, 전류 IOUT을 가진 드레인에서 출력 신호(118)(출력 전류 IOUT)를 제공할 수 있다.　　도시되는 실시예에서, 출력 회로(116)는 트랜지스터(106)와 전류 미러(current mirror)로 구성된다.　　즉, IOUT은 ISTAB의 미러 전류다.　　일부 실시예에서, 출력 회로(116) 및 트랜지스터(106)는 매칭될 수 있다(가령, 동일한 전기적 특성 및 성능을 가질 수 있다).　　다른 실시예에서, 출력 회로(116)의 채널 크기(채널 길이에 대한 채널 폭의 비)는 출력 신호(118) 및 출력 신호(108)의 전류 간의 차이를 보상하도록, 출력 트랜지스터(106)의 채널 크기에 대비하여 조정될 수 있다.　　일부 실시예에서, 출력 회로(116)의 채널 크기는 IOUT　을 ISTAB의 N배보다 크게 또는 작게 만들도록 출력 트랜지스터(106)의 채널 크기의 N배보다 크거나 작을 수 있다.　　 출력 신호(118)의 전류 IOUT에 출력 신호(108)의 전류 ISTAB를 미러링하면서 전류 IPTAT의 온도 가변성을 보완하는 전류 ICTAT를 생성하도록 저항기(114)의 저항 R2를 선택함으로써, 전류원(100)은 일정 전류원을 필요로하는 그외 다른 구성요소 또는 회로에 제공될 수 있는, 온도 독립적인, 일정 전류 출력을 제공한다.　
도 2는 본 발명의 일 실시예에 따른, 대체적으로 200으로 표시되는, 일정 전류원의 개략도다.　　전류원(200)은 밴드갭 기준 회로(202), 저항기(214), 출력 회로(216), 및 전류 미러 회로(230)를 대체로 포함한다.　　출력 회로(216)는 p-형 전계 효과 트랜지스터(pFET)로 도 2의 실시예에서 도시되지만, 도 2에 도시되는 것과는 다른 회로를 포함하는 출력 회로(216)의 다른 예가 발명의 다른 실시예에서 사용될 수 있다. 　
다양한 실시예에서, 밴드갭 기준 회로(202)는 도 1과 관련하여 앞서 기술된 밴드갭 기준 회로(102)로 구현될 수 있다.　　예를 들어, 증폭기(204)는 증폭기(104)로 구현될 수 있고, 출력 트랜지스터(206)는 출력 트랜지스터(106)로 구현되어, 출력 신호(208)를 제공할 수 있다.　　노드(124)와 관련하여 앞서 기술된 바와 같이, 노드(224)의 제 1 브랜치(238)는 양의 피드백 루프(226) 및 음의 피드백 루프(228)에 피드백 신호(210)를 제공할 수 있다. 　　양의 피드백 루프는 도 1과 관련하여 앞서 기술된 바와 같은 저항기(120) 및 다이오드(122B)로 구현될 수 있는 저항기(220) 및 다이오드(222B)를 포함할 수 있다.　　음의 피드백 루프(228)는 도 1과 관련하여 앞서 기술된 바와 같은 저항기(120) 및 다이오드(122A로 구현될 수 있는 저항기(220) 및 다이오드(222A)를 포함할 수 있다.　　양 및 음의 피드백 루프(226, 228) 각각은 도 1의 양 및 음의 피드백 루프(126, 128)과 관련하여 앞서 논의된 바와 같이 증폭기(204)에 연결될 수 있다.　　노드(224)의 제 2 브랜치(212)는 피드백 신호(210)의 전류 IPTAT를 보완하도록 전류 ICTAT를 갖도록 저항기(114)와 관련하여 앞서 기술된 바와 같이 구현될 수 있는 저항기(214)를 포함할 수 있다.　　증폭기(204)의 출력은 출력 회로(116)와 관련하여 앞서 기술된 바와 같이 출력 회로(216)에 또한 제공될 수 있다.　
전류 미러 회로(230)는 출력 트랜지스터(206)에 의해 제공되는 온도 독립적 전류 ISTAB에 기초하는 출력전류 IOUT을 제공한다.　　전류 미러 회로(230)는 증폭기(232) 및 트랜지스터(236)를 포함할 수 있다.　　일 실시예에서, 증폭기(232)는 OTA다.　　트랜지스터(236)는 pFET로 도 2의 실시예에서 도시되지만, 다른 회로가 발명의 다른 실시예에서 사용될 수 있다.　　트랜지스터(236)는 출력 회로(216)의 트랜지스터 및 트랜지스터(206)에 매칭될 수 있다.　　증폭기(232)는 노드(224)에 연결된 논-인버팅 입력 단자를 가질 수 있다.　　도 1의 노드(124)와 관련하여 앞서 기술된 바와 같이, 노드(224)는 밴드갭 기준 전압(가령, 1.25V)과 동일한 일정 전압을 가질 수 있다.　　증폭기(232)의 인버팅 입력은 출력 회로(216)에 연결되어, 밴드갭 기준 전압 Vbgr　= 1.25와 동일한 일정 전압을 제공한다.　　증폭기(232)의 출력은 트랜지스터(218)에 연결된다.　　트랜지스터(236)의 소스는 출력 회로(216)에 연결될 수 있고, 트랜지스터(236)의 드레인은 전류 IOUT을 가진 출력 신호(218)를 제공할 수 있다.　　도시되는 실시예에서, 전류 미러 회로(230)는 트랜지스터(206)의 드레인으로부터 출력 신호(218)의 전류 IOUT에 전류 ISTAB를 미러링한다.　　증폭기(232)는 노드(224)의 동일 전압에서 트랜지스터(236)의 소스를 유지하도록 트랜지스터(236)의 게이트에서 전압을 제공하여, 전류 IOUT이 전류 ISTAB와 동일함을 보장할 수 있다.　　트랜지스터(236)의 소스에서의 전압이 변화면, 증폭기(232)는 소스 전압을 노드(224)의 전압으로 되돌리도록 트랜지스터(236)의 게이트에 제공되는 전압을 조정한다.　　 당 업자는 출력 회로(216)의 트랜지스터가 출력 트랜지스터(206)와 동일한 실시예에서, 출력 회로(216)에 의해 제공되는 신호가 출력 신호(208)의 전류를 미러링하지 않음을 이해할 것이다.　　따라서, 전류원(200)의 출력 전류가 출력 신호(208)의 전류를 미러링함을 보장하도록 전류 미러(230)를 포함시키는 것이 유익할 수 있다.　
도 3a는 본 발명의 일 실시예에 따른, 입력 버퍼(342)에 연결되는, 대체적으로 300으로 표시되는, 일정 전류원의 개략도다.　　당 업자는 입력 버퍼(342)가 온도 의존성이 감소한 전류원으로 구현될 수 있는 지연 회로, 발진기, 또는 임의의 다른 회로로 대체될 수 있음을 이해할 것이다.　　다양한 실시예에서, 전류원(100, 200, 300)의 출력은 일정 전류를 이용하는 임의의 유형의 회로에 연결될 수 있다.　　전류원(300)은 대체로 밴드갭 기준 회로(302), 저항기(314), 및 출력 회로(316)와 전류 미러 회로(330)를 포함하며, 전류 미러 회로는 트랜지스터(338, 340)를 포함하는 전류 미러 회로를 통해 입력 버퍼(342)에 전류를 제공한다.　
다양한 실시예에서, 밴드갭 기준 회로(302)는 밴드갭 기준 회로(102, 202)와 관련하여 앞서 기술된 바와 같이 구현될 수 있다.　　밴드갭 기준 회로(302)는 증폭기(304)와, 증폭기(304)의 출력에 연결된 트랜지스터(306)를 포함할 수 있다.　　트랜지스터(306)는 전압 Vpp에 연결되는 소스를 가질 수 있고, 노드(324)에 제공되는 전류 ISTAB을 가진 출력 신호(308)를 제공할 수 있다.　　노드(324)의 제 1 브랜치(344)는 양의 피드백 루프(326) 및 음의 피드백 루프(328)에 연결되는 전류 IPTAT를 가진 피드백 신호(310)를 제공할 수 있다. 양의 피드백 루프는 접지부에 직렬로 연결되는 2개의 저항기(320) 및 하나의 다이오드(322B)를 포함할 수 있다.　　증폭기(304)의 논-인버팅 입력은 저항기(320)들 사이의 양의 피드백 루프(326)에 연결될 수 있고, 전압 VIN2를 제공할 수 있다.　　음의 피드백 루프(328)는 다이오드(322A)와 직렬로 접지부에 연결되는 저항기(320)를 포함할 수 있다.　　증폭기(304)의 인버팅 입력은 저항기(320)에 연결되고, 전압 VIN1이 제공된다.　
노드(324)의 제 2 브랜치는 저항기(314)를 통해 접지부에 연결될 수 있다.　　저항기(314)를 통한 전류는 절대 온도에 상보적일 수 있고, 값 ICTAT를 가질 수 있다.　　다양한 실시예에서, 전류 ICTAT는 온도 증가에 따라 감소한다.　　피드백 신호(310) 상에서 제공되는 전류 IPTAT는 온도와 함께 증가한다.　　 전류 ICTAT 　및 IPTAT은 동일 속도 반대 방향으로 온도와 함께 변화한다.　　따라서, ICTAT 　및 IPTAT이 온도 변화에 따라 서로를 보완하기 때문에, 입력 전류 ISTAB는 온도 변화에 대해 일정하게 유지된다.　
전류 ISTAB는 증폭기(304)의 출력에 연결되는 출력 회로(316)에 미러링된다.　　출력 회로(316)는 전압 VPP에 또한 연결되고, 출력 회로(316)는 전류 미러 회로(330)에 연결될 수 있다.　　전류 미러 회로(330)는 도 2와 관련하여 앞서 기술된 바와 같은 전류 미러 회로(230)로 구현될 수 있다.　　전류 미러 회로(330)는 증폭기(332) 및 트랜지스터(336)를 포함할 수 있다.　　출력 회로(316)는 증폭기(332)의 인버팅 입력에, 그리고, 트랜지스터(336)에 연결될 수 있다.　　증폭기(332)의 논-인버팅 입력은 노드(324)에 연결될 수 있다.　　증폭기(332)의 출력은 트랜지스터(336)의 게이트에 제공되어, 출력 신호(318)를 제공하게 된다.　　출력 신호(318)는 전류 ISTAB와 동일한 전류 IOUT를 가진다.　　출력 신호(318)는 제 2 트랜지스터(340)의 게이트에 연결된 다이오드 연결 트랜지스터(338)에 제공될 수 있다.　　트랜지스터(340)는 전류 미러 회로(330)에 의해 제공되는 전류 IOUT에 기초하여 트랜지스터(338,3 40)에 의해 미러링되도록 입력 버퍼(342)에 일정 전류 신호를 제공할 수 있다.　　도 3의 실시예에서, 전류원(300)의 특정 인가는 입력 버퍼에 대한 바이어스 전류로 도시된다.　　예를 들어, 입력 버퍼(342)는 도 6과 관련하여 아래에서 상세히 논의되는 바와 같이 동적 랜덤 액세스 메모리(DRAM) 디바이스의 입력 버퍼일 수 있다.　
도 3b는 도 3a의 실시예에 따른 입력 버퍼(342)의 개략도다.　　도 3b의 실시예에서, 입력 버퍼(342)는 도 3a의 전류원(300)으로부터 바이어스 신호를 수신하도록 구성되는 2-스테이지 입력 버퍼다.　　입력 버퍼(342)는 제 1 버퍼 스테이지(348), 제 2 버퍼 스테이지(346), 및 미러 트랜지스터(350, 352)를 포함한다.　　도 3a와 관련하여 앞서 논의된 바와 같이, 감소된 온도 의존성을 가진 출력 신호(318)가 트랜지스터(338, 340)에 의해 입력 버퍼(342)에 미러링될 수 있다.　　출력 신호(318)는 미러 트래지스터(350, 352)에 바이어싱 신호를 제공할 수 있다.　　도 3b의 실시예에서, 미러 트랜지스터(350)는 제 1 버퍼 스테이지(348)에 출력 신호(318)를 미러링할 수 있다.　　제 1 버퍼 스테이지(350)는 입력 신호 IN　및 기준 신호 VREF를 수신하도록, 그리고, 출력 신호(318)에 기초하여 제 2 스테이지(346)에 출력 신호를 제공하도록 구성될 수 있다.　　제 2 스테이지(346)는 제 1 스테이지(348)로부터 신호를 수신하도록, 그리고, 미러 트랜지스터(352)에 제공되는 출력 신호(318)에 기초하여 버퍼링된 신호를 제공하도록 구성될 수 있다.　
도 4는 본 발명의 일 실시예에 따른, 대체적으로 400으로 표시되는, 전류원의 개략도다.　　전류원(400)은 밴드갭 기준 회로(402), 저항기(414), 및 출력 회로(416)를 포함할 수 있다.　　밴드갭 기준 회로(402)는 증폭기(404)와, 출력 트랜지스터(406)와, 저항 R1을 가진 저항기(420)와, 트랜지스터(422A, 422B)를 포함할 수 있다.　　도시되는 실시예에서, 증폭기(404)는 출력 트랜지스터(406) 및 트랜지스터(422A, 422B)에 신호를 제공한다.　　출력 트랜지스터(406)는 전압 VPP을 수신할 수 있고, 증폭기(404)의 출력 신호 및 전압 VPP에 기초하여 노드(424)에 출력 신호(408)를 제공할 수 있다.　　노드(424)는 제 1 브랜치(430) 및 제 2 브랜치(412)에 연결될 수 있다.　　제 1 브랜치는 절대 온도에 비례하는 전류, IPTAT　를 운반할 수 있는, 피드백 신호(410)를 제공할 수 있다.　
피드백 신호(410)는 양의 피드백 루프(426) 및 음의 피드백 루프(428) 내 저항기(420)에 제공될 수 있다.　　양의 피드백 루프(426)는 트랜지스터(422a)와 직렬로 연결되는 저항기(420)와, 2개의 추가의 저항기(420)를 포함할 수 있다.　　양의 피드백 루프(426)는 증폭기(404)의 논-인버팅 입력에 신호 VIN2를 제공할 수 있다.　　음의 피드백 루프(428)는 트랜지스터(422b) 및 저항기(420)에 직렬로 연결되는 저항기(420)를 포함할 수 있다.　　음의 피드백 루프(428)는 증폭기(404)의 인버팅 입력에 신호 VIN1을 제공할 수 있다.　
제 2 브랜치(412)는 접지부에 연결된 저항 R2를 가진 저항기(414)를 포함할 수 있다.　　저항 R2는 저항기(414)를 통한 전류 ICTAT가 절대 온도에 상보적이도록 선택될 수 있다.　즉, 저항기(414)를 통한 전류 ICTAT가 피드백 신호(410)의 온도 의존성과 관련하여 동일 크기, 반대 방향인 온도 의존성을 갖는다. 　　제 1 브랜치(430) 및 제 2 브랜치(412)를 통한 전류 IPTAT　및 ICTAT가 동일한 반대 방향의 온도 의존성을 갖기 때문에, 출력 신호(408)를 통한 전류 ISTAB는 감소된 온도 의존성을 나타낼 수 있다.　
증폭기(404)의 출력 신호는 예를 들어, 출력 트랜지스터(406)와 유사한 채널 크기를 가진 트랜지스터를 포함할 수 있는 출력 회로(416)에 또한 제공될 수 있다.　　출력 회로(416)는 전류 IOUT을 가진 출력 신호(418)를 제공할 수 있다.　　일부 실시예에서, 출력 신호(418)의 전류는 출력 신호(408)의 전류를 미러링할 수 있다.　　즉, 전류 IOUT은 종래의 전류원에 비해 감소된 온도 의존성을 가질 수 있다.　　다른 실시예에서, 출력 회로(416)의 트랜지스터는 출력 신호(418)의 전류가 출력 신호(408)의 전류를 미러링하도록, 출력 트랜지스터(406)의 채널 크기에 대해 조정되는 채널 크기를 가질 수 있다.　　도 1과 관련하여 앞서 기술된 바와 같이, 출력 신호(418)는 입력 버퍼, 발진기 회로, 지연 회로, 또는 감소된 온도 의존성을 가진 신호로부터 유익할 수 있는 그외 다른 유형의 회로를 포함한, 다수의 회로 중 임의의 회로에 제공될 수 있다.　
도 5는 본 발명의 일 실시예에 따른 온도 독립적 일정 전류원의 출력 전류를 나타내는 그래프다.　　그래프는 수평 축 상에 온도, 수직 축 상에 전류를 도시한다.　　앞서 기술된 바와 같이, IPTAT는 온도 증가에 따라 전류가 증가하도록, 온도에 비례한다.　　앞서 기술된 바와 같이, ICTAT는 온도 증가에 따라 전류가 감소하도록, 온도에 반비례한다.　　IPTAT　및 ICTAT의 온도 의존성은 동일 크기, 반대 방향이어서, IPTAT　및 ICTAT가 함께 더하여질 때, 온도 독립적인, 일정 전류 ISTAB가 생성된다.　　온도 독립적인 일정 전류 ISTAB는 온도 독립적인 일정 전류의 이용으로부터 이익을 얻는 임의의 전기적 구성요소에 제공될 수 있다.　
도 6은 본 발명의 일 실시예에 따른 메모리의 블록도다.　　메모리(600)는 예를 들어, 휘발성 메모리 셀(가령, 동적 랜덤 액세스 메모리(DRAM) 메모리 셀, 정적 랜덤 액세스 메모리(SRAM) 메모리 셀), 비휘발성 메모리 셀(가령, 플래시 메모리 셀), 또는 그외 다른 유형의 메모리 셀일 수 있는 메모리 셀들의 어레이(602)를 포함할 수 있다.　　메모리(600)는 명령 버스(608)를 통해 메모리 명령을 수신할 수 있는, 그리고, 다양한 메모리 연산을 실행하기 위해 메모리(600) 내에 대응하는 명령 신호를 제공(가령, 발생)할 수 있는 명령 디코더(606)를 포함한다.　　예를 들어, 명령 디코더(606)는 메모리 어레이(602) 상에서 다양한 연산을 수행하기 위해 명령 버스(608)에 제공되는 메모리 명령에 응답할 수 있다.　　특히, 명령 디코더(606)는 메모리 어레이(602)의 데이터를 판독하고 메모리 어레이에 데이터를 기록하기 위해 내부 제어 신호를 제공하는데 사용될 수 있다.　　로우 및 칼럼 어드레스 신호들이 어드레스 버스(620)를 통해 메모리(600) 내 어드레스 래치(610)에 제공(가령, 인가)될 수 있다.　　어드레스 래치(610)는 그 후, 별도의 칼럼 어드레스 및 별도의 로우 어드레스를 제공(가령, 출력)할 수 있다.　
어드레스 래치(610)는 로우 및 칼럼 어드레스는 로우 어드레스 디코더(622) 및 칼럼 어드레스 디코더(628)에 각각 제공할 수 있다.　　칼럼 어드레스 디코더(628)는 각자의 칼럼 어드레스에 대응하도록 어레이(602)를 통해 연장되는 비트 라인을 선택할 수 있다.　　로우 어드레스 디코더(622)는 수신되는 로우 어드레스에 대응하도록 어레이(602) 내 메모리 셀의 각자의 로우를 활성화시키는 워드 라인 드라이버(624)에 연결될 수 있다.　　수신되는 칼럼 어드레스에 대응하는 선택된 데이터 라인(가령, 비트 라인(들))은 입-출력 데이터 경로(640)를 통해 출력 데이터 버퍼(634)에 판독 데이터를 제공하기 위해 판독/기록 회로(630)에 연결될 수 있다.　　기록 데이터는 입력 데이터 버퍼(644) 및 메모리 어레이 판독/기록 회로(630)를 통해 메모리 어레이(602)에 제공될 수 있다.　입력 데이터 버퍼(644)는 도 1-4와 관련하여 앞서 기술된 일정 전류원과 같은, 본 발명의 일 실시예에 따른 일정 전류원으로부터 신호를 수신할 수 있다.　　예를 들어, 입력 데이터 버퍼(644)는 하나 이상의 입력 버퍼 스테이지 내 일정 전류 바이어스를 이용할 수 있다.　
당 업자는 여기서 개시되는 실시예들과 연계하여 기술되는, 다양한 도시되는 논리 블록, 구조, 모듈, 회로, 및 알고리즘 단계들이 전자 하드웨어, 프로세서에 의해 실행되는 컴퓨터 소프트웨어, 또는 이 두가지의 조합으로 구현될 수 있음을 또한 이해할 것이다. 　　다양한 예시적인 구성요소, 블록, 구조, 모듈, 회로, 및 단계들이 대체로 그 기능 측면에서 기술되었다.　　당 업자는 각각의 특정 응용예에 대해 다양한 방식으로 기술되는 기능을 구현할 수 있고, 그러나 이러한 구현의 결정이 본 개시의 범위로부터 이탈하는 것으로 해석되어서는 안된다.

Claims (20)

  1. 밴드갭 기준 회로와 저항기를 포함하는 장치에 있어서, 상기 밴드갭 기준 회로는, 제 1 및 제 2 입력과 일 출력을 포함하는 증폭기와, 제어 전극에서 상기 증폭기의 출력에 연결되는 밴드갭 트랜지스터 - 상기 밴드갭 트랜지스터는 피드백 경로를 형성하도록 제 1 전극에서 상기 증폭기의 제 1 및 제 2 입력에 공통으로 또한 연결됨 - 를 포함하며, 상기 저항기는 상기 밴드갭 트랜지스터의 제 1 전극에 연결되는, 장치. 　
  2. 　제 1 항에 있어서, 상기 밴드갭 트랜지스터는 온도에 비례하는 제 1 전류를 피드백 경로에 제공하도록 구성되고, 상기 밴드갭 트랜지스터는 온도에 상보적인 제 2 전류를 상기 저항기에 제공하도록 또한 구성되는, 장치.
  3. 제 1 항에 있어서, 제어 전극에서 상기 증폭기의 출력에 연결되어, 온도 변화에 대해 실질적으로 일정한 제 3 전류를 제 1 전극에서 제공하도록 구성되는 출력 트랜지스터를 더 포함하는, 장치.
  4. 제 1 항에 있어서, 상기 증폭기는 연산 트랜스컨덕턴스 증폭기인, 장치.
  5. 제 1 항에 있어서, 상기 밴드갭 트랜지스터의 제 1 전극과 상기 출력 트랜지스터의 제 1 전극에 연결되도록 구성되고, 전류 미러 신호를 제공하도록 구성되는, 전류 미러를 더 포함하는, 장치.
  6. 제 5 항에 있어서, 상기 전류 미러 신호는 입력 버퍼, 발진기, 및 지연 회로 중 적어도 하나에 제공되는, 장치.
  7. 제 1 항에 있어서, 상기 피드백 경로는,　
    논-인버팅 입력인 상기 증폭기의 제 1 입력에 연결되는 양의 피드백 브랜치와,　
    상기 증폭기의 인버팅 입력인 상기 증폭기의 제 2 입력에 연결되는 음의 피드백 브랜치를 포함하는, 장치.　
  8. 제 1 전류에 응답하여 제 1 및 제 2 입력 전압을 생성하도록 구성되는 피드백 경로와,　
    상기 제 1 및 제 2 입력 전압을 수신하여, 온도 변화에 관계없이 실질적으로 일정한 증폭기 출력 전압을 상기 제 1 및 제 2 입력 전압에 응답하여 제공하도록 구성되는 증폭기와,　
    제 1 저항기와,　
    상기 증폭기 출력 전압에 응답하여 제 1 출력 전류를 제공하도록 구성되는 제 1 트랜지스터 - 상기 제 1 출력 전류는 온도에 비례하는 제 1 전류와, 온도에 상보적인 제 2 전류를 포함하며, 상기 트랜지스터는 상기 피드백 경로에 상기 제 1 전류를, 그리고 상기 제 1 저항기에 상기 제 2 전류를 제공하도록 또한 구성됨 - 를 포함하는 장치.
  9. 제 8 항에 있어서, 상기 제 1 출력 전류는 온도 변화에 관계없이 실질적으로 일정한, 장치.
  10. 제 8 항에 있어서, 상기 증폭기 출력 전압에 연결되는 게이트를 가진, 그리고 제 2 출력 전류를 제공하도록 구성되는, 제 2 트랜지스터를 더 포함하는, 장치.
  11. 제 8 항에 있어서, 상기 제 1 전류는 상기 제 1 및 제 2 전류의 합과 실질적으로 동일한, 장치.
  12. 제 8 항에 있어서, 상기 피드백 경로는,　
    서로에게 직렬로 연결되는 제 1 다이오드와 제 2 및 제 3 저항기를 포함하는 제 1 브랜치와,　
    서로에게 직렬로 연결되는 제 2 다이오드 및 제 4 저항기를 포함하는 제 2 브랜치를 포함하는, 장치.
  13. 밴드갭 기준 회로 및 제 1 저항기를 포함하는 장치에 있어서, 상기 밴드갭 기준 회로는 온도 변화에 관계없이 실질적으로 일정한 기준 전압을 제공하도록 구성되고, 상기 밴드갭 기준 회로는 전력 라인과 전류 출력 노드 사이에 연결되는 제 1 트랜지스터 - 상기 제 1 트랜지스터는 제어 노드에서 상기 기준 전압을 수신함 - 와, 상기 전류 출력 노드에 연결되고 제 1 음의 온도 계수를 나타내는 저항 값을 가진 제 1 저항 요소를 포함하는 제 1 전류 경로를 포함하며, 상기 제 1 저항기는 상기 밴드갭 기준 회로의 전류 출력 노드에 연결되고, 상기 제 1 저항기의 저항 값은 제 1 양의 온도 계수를 나타내는, 장치.　
  14. 　제 13 항에 있어서, 상기 밴드갭 기준 회로는 제 2 음의 온도 계수를 나타내는 저항 값을 가진 제 2 저항 요소를 포함하는 제 2 전류 경로를 더 포함하고, 상기 밴드갭 기준 회로의 전류 출력 노드는 상기 제 2 전류 경로에 또한 연결되는, 장치.
  15. 제 14 항에 있어서, 상기 제 1 전류 경로는 상기 제 1 저항 요소에 직렬로 연결되는 제 2 및 제 3 저항기를 더 포함하고, 상기 제 2 및 제 3 저항기의 저항 값들은 각각 제 2 및 제 3 양의 온도 계수를 나타내며, 상기 제 2 전류 경로는 상기 제 2 저항 요소에 직렬로 연결되는 제 4 저항기를 더 포함하고, 상기 제 4 저항기의 저항 값은 제 4 양의 온도 계수를 나타내며, 밴드갭 기준 회로는 상기 제 1 및 제 2 전류 경로에 각각 연결되는 제 1 및 제 2 입력을 포함하는 제 1 증폭기를 포함하는, 장치.
  16. 제 15 항에 있어서, 상기 제 1 전류 경로는 상기 제 2 및 제 3 저항기가 연결되는 제 1 회로 노드에서 상기 증폭기의 제 1 입력에 연결되고, 상기 제 2 전류 경로는 상기 제 4 저항기 및 제 2 저항 요소가 연결되는 제 2 회로 노드에서 상기 증폭기의 제 2 입력에 연결되는, 장치.
  17. 제 15 항에 있어서,　
    제 1 노드에서 상기 전력 라인에 연결되고, 제어 노드에서 상기 기준 전압을 수신하도록 구성되는 제 2 트랜지스터와,　
    상기 밴드갭 기준 회로의 전류 출력 노드에 연결되는 제 3 입력과, 상기 제 2 트랜지스터의 제 2 노드에 연결되는 제 4 입력을 포함하는 제 2 증폭기 회로와,
    제 1 회로 노드와 상기 제 2 트랜지스터의 제 2 단자 사이에 연결되고, 제어 노드에서 상기 제 2 증폭기의 출력에 연결되는 제 3 트랜지스터를 더 포함하는 장치.
  18. 제 17 항에 있어서, 상기 제 1 회로 노드에 연결되는 입력 버퍼를 더 포함하는, 장치.
  19. 제 13 항에 있어서, 상기 밴드갭 기준 회로는 온도 변화에 무관하게 실질적으로 일정한 출력 전류를 상기 전류 출력 노드에 제공하도록 구성되는, 장치.　
  20. 제 13 항에 있어서, 상기 제 1 저항 요소는 다이오드를 포함하는, 장치.
KR1020187001316A 2015-07-28 2015-07-28 일정 전류 제공 장치 및 방법 Active KR102062116B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/085267 WO2017015850A1 (en) 2015-07-28 2015-07-28 Apparatuses and methods for providing constant current

Publications (2)

Publication Number Publication Date
KR20180017185A true KR20180017185A (ko) 2018-02-20
KR102062116B1 KR102062116B1 (ko) 2020-01-03

Family

ID=57885103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187001316A Active KR102062116B1 (ko) 2015-07-28 2015-07-28 일정 전류 제공 장치 및 방법

Country Status (5)

Country Link
US (2) US10001793B2 (ko)
EP (1) EP3329339A4 (ko)
KR (1) KR102062116B1 (ko)
CN (1) CN107850915A (ko)
WO (1) WO2017015850A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10073477B2 (en) 2014-08-25 2018-09-11 Micron Technology, Inc. Apparatuses and methods for temperature independent current generations
WO2017015850A1 (en) 2015-07-28 2017-02-02 Micron Technology, Inc. Apparatuses and methods for providing constant current
WO2017164197A1 (ja) * 2016-03-25 2017-09-28 パナソニックＩｐマネジメント株式会社 レギュレータ回路
FR3063552A1 (fr) * 2017-03-03 2018-09-07 Stmicroelectronics Sa Generateur de tension/courant ayant un coefficient de temperature configurable
CN108733129B (zh) * 2018-05-31 2023-04-07 福州大学 一种基于改进型负载电流复制结构的ldo
US10606292B1 (en) * 2018-11-23 2020-03-31 Nanya Technology Corporation Current circuit for providing adjustable constant circuit
US10809752B2 (en) * 2018-12-10 2020-10-20 Analog Devices International Unlimited Company Bandgap voltage reference, and a precision voltage source including such a bandgap voltage reference
JP2021110994A (ja) 2020-01-07 2021-08-02 ウィンボンド エレクトロニクス コーポレーション 定電流回路
US11422577B1 (en) * 2021-07-22 2022-08-23 Micron Technology, Inc. Output reference voltage
US11888467B2 (en) 2021-09-17 2024-01-30 Raytheon Company Temperature compensation of analog CMOS physically unclonable function for yield enhancement
WO2024123033A1 (ko) * 2022-12-08 2024-06-13 주식회사 엘엑스세미콘 밴드갭 레퍼런스 전압 생성 회로 및 그를 갖는 반도체 장치
US20240393819A1 (en) * 2023-05-25 2024-11-28 Silicon Laboratories Inc. Voltage and current reference circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050276140A1 (en) * 2004-05-28 2005-12-15 Ryu Ogiwara Semiconductor memory
JP2006254118A (ja) * 2005-03-10 2006-09-21 Handotai Rikougaku Kenkyu Center:Kk 電流ミラー回路
US20070080740A1 (en) * 2005-10-06 2007-04-12 Berens Michael T Reference circuit for providing a temperature independent reference voltage and current
US20070109037A1 (en) * 2005-11-16 2007-05-17 Mediatek Inc. Bandgap reference circuits

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4035693A (en) 1974-07-02 1977-07-12 Siemens Aktiengesellschaft Surge voltage arrester with spark gaps and voltage-dependent resistors
US4857823A (en) * 1988-09-22 1989-08-15 Ncr Corporation Bandgap voltage reference including a process and temperature insensitive start-up circuit and power-down capability
US4970415A (en) 1989-07-18 1990-11-13 Gazelle Microcircuits, Inc. Circuit for generating reference voltages and reference currents
JPH03228365A (ja) 1990-02-02 1991-10-09 Sumitomo Electric Ind Ltd 半導体抵抗回路
JPH0934566A (ja) 1995-07-17 1997-02-07 Olympus Optical Co Ltd 電流源回路
US6087820A (en) 1999-03-09 2000-07-11 Siemens Aktiengesellschaft Current source
US6778008B2 (en) 2002-08-30 2004-08-17 Koninklijke Philips Electronics N.V. Process-compensated CMOS current reference
JP2004206633A (ja) 2002-12-26 2004-07-22 Renesas Technology Corp 半導体集積回路及び電子回路
JP4353826B2 (ja) * 2004-02-26 2009-10-28 株式会社リコー 定電圧回路
JP4103859B2 (ja) * 2004-07-07 2008-06-18 セイコーエプソン株式会社 基準電圧発生回路
JP4746326B2 (ja) 2005-01-13 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
US7224209B2 (en) * 2005-03-03 2007-05-29 Etron Technology, Inc. Speed-up circuit for initiation of proportional to absolute temperature biasing circuits
US20060232326A1 (en) 2005-04-18 2006-10-19 Helmut Seitz Reference circuit that provides a temperature dependent voltage
JP2007060544A (ja) 2005-08-26 2007-03-08 Micron Technol Inc 温度係数が小さいパワー・オン・リセットを生成する方法及び装置
US7385453B2 (en) * 2006-03-31 2008-06-10 Silicon Laboratories Inc. Precision oscillator having improved temperature coefficient control
JP4868918B2 (ja) * 2006-04-05 2012-02-01 株式会社東芝 基準電圧発生回路
JP4836125B2 (ja) 2006-04-20 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
JP4866158B2 (ja) 2006-06-20 2012-02-01 富士通セミコンダクター株式会社 レギュレータ回路
US7646213B2 (en) 2007-05-16 2010-01-12 Micron Technology, Inc. On-die system and method for controlling termination impedance of memory device data bus terminals
US7834610B2 (en) * 2007-06-01 2010-11-16 Faraday Technology Corp. Bandgap reference circuit
US7636010B2 (en) * 2007-09-03 2009-12-22 Elite Semiconductor Memory Technology Inc. Process independent curvature compensation scheme for bandgap reference
JP4417989B2 (ja) 2007-09-13 2010-02-17 Ｏｋｉセミコンダクタ株式会社 電流源装置、オシレータ装置およびパルス発生装置
US20090121699A1 (en) 2007-11-08 2009-05-14 Jae-Boum Park Bandgap reference voltage generation circuit in semiconductor memory device
US7848067B2 (en) 2008-04-16 2010-12-07 Caterpillar S.A.R.L. Soft start motor control using back-EMF
EP2277177B1 (de) 2008-04-24 2017-08-02 Hochschule für Technik und Wirtschaft des Saarlandes Schichtwiderstand mit konstantem temperaturkoeffizienten sowie herstellung eines solchen schichtwiderstands
CN101650997A (zh) 2008-08-11 2010-02-17 宏诺科技股份有限公司 电阻器及应用该电阻器的电路
TWI367412B (en) * 2008-09-08 2012-07-01 Faraday Tech Corp Rrecision voltage and current reference circuit
JP5241523B2 (ja) * 2009-01-08 2013-07-17 ルネサスエレクトロニクス株式会社 基準電圧生成回路
US8093956B2 (en) 2009-01-12 2012-01-10 Honeywell International Inc. Circuit for adjusting the temperature coefficient of a resistor
JP5599983B2 (ja) 2009-03-30 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
DE102009040543B4 (de) 2009-09-08 2014-02-13 Texas Instruments Deutschland Gmbh Schaltung und Verfahren zum Trimmen einer Offsetdrift
US7893754B1 (en) * 2009-10-02 2011-02-22 Power Integrations, Inc. Temperature independent reference circuit
US8680840B2 (en) 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage
US8536855B2 (en) * 2010-05-24 2013-09-17 Supertex, Inc. Adjustable shunt regulator circuit without error amplifier
JP5735792B2 (ja) 2010-12-13 2015-06-17 ローム株式会社 コンパレータ、それを利用したスイッチングレギュレータの制御回路、スイッチングレギュレータ、電子機器
US8264214B1 (en) * 2011-03-18 2012-09-11 Altera Corporation Very low voltage reference circuit
CN103163935B (zh) 2011-12-19 2015-04-01 中国科学院微电子研究所 一种cmos集成电路中基准电流源产生电路
US9030186B2 (en) * 2012-07-12 2015-05-12 Freescale Semiconductor, Inc. Bandgap reference circuit and regulator circuit with common amplifier
US9929150B2 (en) 2012-08-09 2018-03-27 Infineon Technologies Ag Polysilicon diode bandgap reference
JP5885683B2 (ja) 2013-02-19 2016-03-15 株式会社東芝 降圧レギュレータ
KR20140137024A (ko) 2013-05-16 2014-12-02 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
US10073477B2 (en) 2014-08-25 2018-09-11 Micron Technology, Inc. Apparatuses and methods for temperature independent current generations
WO2017015850A1 (en) 2015-07-28 2017-02-02 Micron Technology, Inc. Apparatuses and methods for providing constant current

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050276140A1 (en) * 2004-05-28 2005-12-15 Ryu Ogiwara Semiconductor memory
JP2006254118A (ja) * 2005-03-10 2006-09-21 Handotai Rikougaku Kenkyu Center:Kk 電流ミラー回路
US20070080740A1 (en) * 2005-10-06 2007-04-12 Berens Michael T Reference circuit for providing a temperature independent reference voltage and current
US20070109037A1 (en) * 2005-11-16 2007-05-17 Mediatek Inc. Bandgap reference circuits

Also Published As

Publication number Publication date
US20170227975A1 (en) 2017-08-10
WO2017015850A1 (en) 2017-02-02
CN107850915A (zh) 2018-03-27
KR102062116B1 (ko) 2020-01-03
US20180284820A1 (en) 2018-10-04
US10459466B2 (en) 2019-10-29
EP3329339A1 (en) 2018-06-06
US10001793B2 (en) 2018-06-19
EP3329339A4 (en) 2019-04-03

Similar Documents

Publication Publication Date Title
KR102062116B1 (ko) 일정 전류 제공 장치 및 방법
KR100825029B1 (ko) 밴드갭 기준전압 발생장치 및 이를 구비하는 반도체 소자
US7994849B2 (en) Devices, systems, and methods for generating a reference voltage
US7589513B2 (en) Reference voltage generator circuit
CN110100219B (zh) 稳压器以及电源
US7863884B1 (en) Sub-volt bandgap voltage reference with buffered CTAT bias
US10678284B2 (en) Apparatuses and methods for temperature independent current generations
JP5882397B2 (ja) 負基準電圧発生回路及び負基準電圧発生システム
US10216213B2 (en) Methods and apparatuses including a process, voltage, and temperature independent current generator circuit
US20140003164A1 (en) Memory array with on and off-state wordline voltages having different temperature coefficients
US7999529B2 (en) Methods and apparatus for generating voltage references using transistor threshold differences
JP5492702B2 (ja) 半導体装置
US8884601B2 (en) System and method for a low voltage bandgap reference
US9568929B2 (en) Bandgap reference circuit with beta-compensation
US20220019254A1 (en) Managing reference voltages in memory systems
US9419596B2 (en) Sense amplifier with improved margin
US11797040B2 (en) Electronic device with a reference voltage generator circuit and an adaptive cascode circuit
US8582385B2 (en) Semiconductor memory device
TWI666539B (zh) 參考電流產生器及使用其之記憶體裝置
US20240411336A1 (en) Low-power current reference generator systems and methods
JP4843352B2 (ja) 電源電位検知回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20180115

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190318

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191015

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191230

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221222

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241217

Start annual number: 6

End annual number: 6