KR20170088010A

KR20170088010A - 표시 장치

Info

Publication number: KR20170088010A
Application number: KR1020160007729A
Authority: KR
Inventors: 박승현; 김덕성; 송준호; 송진호
Original assignee: 삼성디스플레이 주식회사
Priority date: 2016-01-21
Filing date: 2016-01-21
Publication date: 2017-08-01
Anticipated expiration: 2036-01-21
Also published as: KR102435900B1; US20170212623A1; CN107015713A; US10739894B2; CN107015713B; US10394356B2; US20190384439A1

Abstract

표시 장치는, 복수 개의 감지 영역들과 각각이 화소에 대응하는 복수 개의 화소 영역들을 갖는 제1 베이스 기판, 상기 제1 베이스 기판 상의 각 화소 영역마다 제공된 제1 전극들, 각 감지 영역마다 제공되어 각각이 화소 영역들 중 적어도 일부를 커버하는 제2 전극들, 상기 제1 베이스 기판에 대향하는 제2 베이스 기판, 및 상기 제1 베이스 기판과 상기 제2 베이스 기판 사이에 제공된 액정층을 포함한다. 각 화소 영역은 영상이 표시되는 표시 영역과 상기 표시 영역의 적어도 일측에 제공된 비표시 영역을 포함하며, 상기 제2 전극들을 이루는 변들 중 적어도 일부는 상기 표시 영역 내에 배치된다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 상세하게는 인-셀 타입 터치 센서를 포함하는 표시 장치에 관한 것이다.

터치 패널은 액정 표시 장치(Liquid Crystal Display), 유기발광표시장치(Organic Light Emitting Display Device), 전기영동 표시장치(Electrophoretic Display) 등과 같은 표시 장치에 형성되어, 사용자가 표시 장치를 보면서 손가락이나 펜 등으로 화면을 직접 접촉하여 정보를 입력할 수 있도록 하는, 입력 장치의 한 종류이다.

최근에는 스마트폰, 태블릿 PC 등과 같은 휴대용 단말기의 슬림화를 위해, 표시장치의 패널 내부에 터치 패널을 구성하는 소자들이 내장되는, 터치 패널 일체형 표시장치에 대한 수요가 증가하고 있다.

본 발명은 고품질의 정전 용량 방식을 적용한 인-셀 타입 터치 센서를 포함하는 표시 장치를 제공하는 데 그 목적이 있다.

본 발명의 일 실시예에 따른 표시 장치는, 복수 개의 감지 영역들과 각각이 화소에 대응하는 복수 개의 화소 영역들을 갖는 제1 베이스 기판, 상기 제1 베이스 기판 상의 각 화소 영역마다 제공된 제1 전극들, 각 감지 영역마다 제공되어 각각이 화소 영역들 중 적어도 일부를 커버하는 제2 전극들, 상기 제1 베이스 기판에 대향하는 제2 베이스 기판, 및 상기 제1 베이스 기판과 상기 제2 베이스 기판 사이에 제공된 액정층을 포함한다. 각 화소 영역은 영상이 표시되는 표시 영역과 상기 표시 영역의 적어도 일측에 제공된 비표시 영역을 포함하며, 상기 제2 전극들을 이루는 변들 중 적어도 일부는 상기 표시 영역 내에 배치된다.

본 발명의 일 실시예에 있어서, 상기 화소는 영상을 표시하는 표시 모드와 사용자의 터치를 감지하는 감지 모드로 구현되며, 상기 표시 모드에서 상기 제2 전극들에 공통 전압이 인가되며 상기 감지 모드에서 터치 구동 전압이 공급된다. 여기서, 상기 제2 전극들은 각각 감지 전극들로 사용되며, 상기 감지 전극들은 사용자의 터치에 의해 정전 용량이 변경될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 전극은 상기 표시 영역 내에 복수 개의 슬릿들을 가질 수 있다. 상기 서로 인접한 제2 전극들의 변들 중 일부는 가장 인접한 슬릿과 평행한 방향으로 연장될 수 있다.

본 발명의 일 실시예에 있어서, 상기 슬릿들 중 일부가 제1 폭을 가지고, 상기 서로 인접한 제2 전극들의 서로 마주보는 변들 사이의 서로 이격된 부분을 이격부라고 하면, 상기 이격부는 상기 제1 폭과 동일한 폭을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 화소 영역들은 서로 교차하는 제1 및 제2 방향으로 배열된 매트릭스 형상으로 배열될 수 있으며, 상기 슬릿들은 상기 제1 방향에 경사진 방향으로 연장될 수 있다.

본 발명의 일 실시예에 있어서, 상기 슬릿들은 복수 개로 제공되며, 상기 슬릿들은 상기 제1 방향에 경사진 제3 방향으로 연장된 제1 슬릿들과, 상기 제1 방향과 경사지되 상기 제3 방향과 다른 제4 방향으로 연장된 제2 슬릿들을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 슬릿들과 상기 제2 슬릿들은 상기 제1 방향 및/또는 상기 제2 방향을 따라 교번하여 각 화소 영역에 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 슬릿들은 상기 제1 방향과 경사진 제3 방향으로 연장된 제1 슬릿들과, 각각이 상기 제1 슬릿들로부터 연장되며 상기 제3 방향과 다른 제4 방향으로 연장된 제2 슬릿들을 가지며, 상기 제1 슬릿들과 상기 제2 슬릿들은 각 화소 영역마다 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 전극들은 상기 제1 및 제2 방향으로 배열된 매트릭스 형상으로 배열될 수 있으며, 상기 제2 전극들은 터치 센서의 감지 전극들로 사용될 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 베이스 기판 상에 제공되어 상기 제1 방향 또는 상기 제2 방향을 따라 연장되며, 상기 제2 전극들에 연결된 기준 전압 라인들을 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 전극들은 상기 제1 방향 및 제2 방향 중 적어도 한 방향을 따라 지그재그 형상으로 배열될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 전극들은 직사각 형상과 같은 다각형 형상일 수 있다. 또는 각 제2 전극들의 변들은 평면상에서 볼 때 적어도 일부가 곡선으로 이루어질 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 베이스 기판 상에 제공되며 상기 제1 방향을 따라 연장된 게이트 라인들과, 상기 제2 방향을 따라 연장된 데이터 라인들, 및 상기 게이트 라인들 중 대응하는 게이트 라인과, 상기 데이터 라인들 중 대응하는 데이터 라인에 연결되고, 상기 제1 전극들에 화소 전압을 인가하는 박막 트랜지스터들을 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 전극은 상기 제1 방향으로 연장되는 제1 변들과, 상기 제2 방향으로 연장되는 제2 변들을 가지며, 상기 제1 변들은 상기 게이트 라인의 연장 방향을 따라 상기 비표시 영역에 제공될 수 있다.

본 발명의 일 실시예에 있어서, 표시 장치는 상기 제1 및 제2 방향 중 어느 하나 따라 연장되며, 상기 제2 전극들에 각각 연결된 기준 전압 라인들을 더 포함할 수 있다. 상기 기준 전압 라인들은 상기 게이트 라인들 또는 상기 데이터 라인들과 동일층에 제공될 수 있다.

본 발명의 일 실시예에 있어서, 각 박막 트랜지스터는 상기 제1 베이스 기판 상에 제공되며 상기 대응하는 게이트 라인과 연결된 게이트 전극, 제1 절연막을 사이에 두고 상기 게이트 전극 상에 제공된 반도체층, 상기 반도체층 상에 제공되며 상기 대응하는 데이터 라인에 연결된 소스 전극, 및 상기 반도체층 상에 제공되며 상기 소스 전극과 대향하는 드레인 전극을 포함할 수 있다. 여기서, 상기 제1 전극들은 상기 드레인 전극들과 연결된다.

본 발명의 일 실시예에 있어서, 상기 제1 전극은 통판으로 제공될 수 있으며, 상기 제2 전극들은 상기 제1 절연막 상에 제공된 제2 절연막을 사이에 두고 상기 제1 전극들과 중첩하여 전계를 형성할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 전극들은 상기 제1 절연막, 및 상기 제2 절연막에 제공된 콘택 홀을 통해 상기 기준 전압 라인들에 접촉할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 전극들은 상기 제1 방향을 따라 배열된 제1 감지 전극들과, 상기 제2 방향을 따라 연장된 제2 감지 전극들을 포함하며, 상기 제1 감지 전극들과 상기 제2 감지 전극들은 상기 제1 방향을 따라 교번하여 배치된다. 여기서, 표시 장치는 상기 제1 베이스 기판 상에 제공되어 상기 제1 방향을 따라 연장되며, 상기 제1 감지 전극들에 연결된 기준 전압 라인들을 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 PLS 모드의 표시 장치일 수 있으나 IPS 모드의 표시 장치일 수도 있다. 이 경우, 각 제1 전극은 상기 표시 영역 내에 복수 개의 제1 가지들을 가지고, 각 제2 전극은 상기 표시 영역 내에 복수 개의 제2 가지들을 가지며, 상기 제1 가지들과 상기 제2 가지들은 서로 교번하여 배치될 수 있다. 이 때, 상기 서로 인접한 제2 전극들의 서로 마주보는 변들은 가장 인접한 상기 제1 가지 또는 제2 가지와 평행한 방향으로 연장될 수 있다.

본 발명의 실시예들에 따른 표시 장치는 추가적인 공정 없이 데이터 라인들 근처에 제2 전극들의 가장자리가 배치되지 않도록 함으로써, 데이터 라인들 근처에서 발생할 수 있는 기생 커패시터를 방지한다. 또한, 상기 표시 장치는 데이터 라인 근처에서 발생될 수 있는 빛샘 현상을 방지하므로, 빛샘을 차단하기 위한 별도의 차단 배선이 필요하지 않다. 이에 더해, 데이터 라인들을 따라 제공된 비표시 영역에서의 차단 배선의 생략으로 인해 화소들의 구조를 변경할 수 있는 디자인 자유도가 증가한다.

이에 따라, 본 발명의 실시예들에 따르면, 고품질의 인-셀 타입 터치 센서를 포함하는 표시 장치가 제공된다.

도 1은 본 발명의 실시예에 따른 표시 장치의 개략적인 블럭도이다.
도 2a는 표시 장치의 제1 기판을 표시한 평면도이며, 도 2b는 도 2a에서의 화소 영역과 감지 영역을 나타낸 평면도이다.
도 3a 및 도 3b는 도 2의 P1에 대응하는 부분을 도시한 평면도들이며, 도 3c는 도 3a 및 도 3b의 I-I'선에 따른 단면도이다.
도 4는 도 2의 제2 전극들을 도시한 평면도이다.
도 5a는 표시 장치의 하나의 화소를 도시한 평면도이며, 도 5b는 도 5a의 II-II'선에 따른 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 제2 전극들의 배치를 도시한 평면도이다.
도 7a는 본 발명의 다른 실시예에 따른 표시 장치의 하나의 화소를 도시한 평면도이며, 도 7b는 도 7a의 III-III'선에 따른 단면도이다.
도 8는 본 발명의 다른 실시예에 따른 표시 장치의 제1 기판을 도시한 평면도이다.
도 9는 도 8의 제2 전극들을 도시한 평면도이다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 화소들을 도시한 평면도들이다.
도 13 및 도 14은 본 발명의 실시예들에 제2 전극들의 형상을 도시한 평면도들이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예에 따른 표시 장치의 개략적인 블럭도이다. 본 발명의 표시 장치는 터치 센서 일체형 표시 장치이다.

도 1을 참조하면, 본 발명의 실시예에 따른 표시 장치는 표시 패널(PNL), 타이밍 컨트롤러(TC), 게이트 드라이버 IC(GDV), 데이터 드라이버 IC(DDV), 공통 전압 생성부(CVG), 및 터치 IC(TCH)를 포함한다.

상기 표시 패널(PNL)은 영상을 표시하는 것으로서 제1 기판, 제2 기판, 및 두 기판 사이에 배치된 액정층을 포함하는 액정 패널일 수 있다. 상기 표시 패널(PNL)은 영상을 표시하며, 터치 센서가 내장되어 있다. 상기 터치 센서는 사용자의 터치 여부 및 터치의 위치를 감지한다. 본 발명의 일 실시예에 따른 터치 센서는 정전 용량 방식을 적용한 인-셀 타입의 터치 센서에 해당된다.

상기 표시 패널(PNL)은 제1 방향(D1; 예를 들어 행 방향)으로 연장되는 복수의 게이트 라인들(GL1∼GLn, n은 자연수)과 상기 제1 방향(D1)에 교차하는 제2 방향(D2; 예를 들어 열 방향)으로 연장되는 복수의 데이터 라인들(DL1∼DLm, m은 자연수)을 포함한다. 상기 표시 패널(PNL)은 다수의 화소(PX)을 포함할 수 있다. 상기 다수의 화소(PX)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)으로 배열될 수 있다.

상기 타이밍 컨트롤러(TC)는 외부의 그래픽 제어부(도시하지 않음)로부터 영상 데이터(RGB) 및 제어 신호를 수신한다. 상기 제어 신호는 프레임 구별 신호인 수직 동기 신호(Vsync), 행 구별 신호인 수평 동기 신호(Hsync), 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이(HIGH) 레벨인 데이터 인에이블 신호(DES) 및 메인 클록 신호(MCLK)를 포함할 수 있다.

상기 타이밍 컨트롤러(TC)는 상기 영상 데이터(RGB)를 상기 데이터 드라이버(DDV)의 사양에 맞도록 변환하고, 변환된 영상 데이터(DATA)를 상기 데이터 드라이버(DDV)에 출력한다. 상기 타이밍 컨트롤러(TC)는 상기 제어 신호에 근거하여 게이트 제어 신호(GS1) 및 데이터 제어 신호(DS1)를 생성한다. 상기 타이밍 컨트롤러(TC)는 상기 게이트 제어 신호(GS1)를 상기 게이트 드라이버(GDV)에 출력하고, 상기 데이터 제어 신호(DS1)를 상기 데이터 드라이버(DDV)에 출력한다. 상기 게이트 제어 신호(GS1)는 상기 게이트 드라이버(GDV)를 구동하기 위한 신호이고, 상기 데이터 제어 신호(DS1)는 상기 데이터 드라이버(DDV)를 구동하기 위한 신호이다.

상기 게이트 드라이버(GDV)는 상기 게이트 제어 신호(GS1)에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 게이트 라인들(GL1~GLm)에 출력한다. 상기 게이트 제어 신호(GS1)은 주사 시작을 지시하는 주사 시작 신호와 게이트 온 전압의 출력 주기를 제어하는 적어도 하나의 클록 신호, 및 게이트 온 전압의 지속 시간을 한정하는 출력 인에이블 신호 등을 포함할 수 있다.

상기 데이터 드라이버(DDV)는 상기 데이터 제어 신호(DS1)에 기초하여 상기 영상 데이터(DATA)에 따른 계조 전압을 생성하고, 이를 데이터 전압으로 상기 데이터 라인들(DL1~DLn)에 출력한다. 상기 데이터 전압은 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 전압과 음의 값을 갖는 부극성 데이터 전압을 포함할 수 있다. 상기 데이터 제어 신호(DS1)은 영상 데이터(DATA)가 상기 데이터 드라이버(DDV)로 전송되는 것의 시작을 알리는 수평 시작 신호(STH), 상기 데이터 라인들(DL1~DLn)에 데이터 전압을 인가하라는 로드 신호, 및 공통 전압에 대해 데이터 전압의 극성을 반전시키는 반전 신호 등을 포함할 수 있다.

상기 공통 전압 생성부(CVG)는 후술할 제2 전극들에 인가하는 공통 전압과 터치 스캔 신호를 생성한다. 상기 표시 장치는 터치 센서 일체형 표시 장치인 바, 한 프레임 내에서 디스플레이 구동 및 터치 구동을 시간적으로 분할하여, 표시 모드와 터치 모드로 구동된다. 상기 제2 전극들은 상기 표시 장치의 구동 모드가 표시 모드이면 화소 전극과 함께 전계를 형성하는 공통 전극으로 동작하며, 상기 표시 장치의 구동 모드가 터치 모드이면, 터치 IC(TCH)로부터 상기 터치 스캔 신호를 인가받아 터치 위치 감지를 위한 감지 전극들로 동작한다. 여기서, 본 발명의 일 실시예에 있어서, 상기 공통 전압 생성부(CVG)에서 생성된 공통 전압은 터치 IC(TCH)를 통해 제2 전극들로 인가될 수 있으며, 다른 실시예에서는 구성에 따라 터치 IC(TCH)를 거치지 않고 표시 패널(PNL)에 직접 인가될 수도 있다.

상기 터치 IC(TCH)는 터치 스캔 신호를 생성하고, 공통 전압 또는 터치 스캔 신호를 제2 전극들로 인가하며, 상기 제2 전극들로부터 터치 감지 신호를 수신한다. 상기 터치 IC(TCH)는 수신된 터치 감지 신호의 차이를 이용하여 터치 여부를 식별한다. 예를 들어, 상기 표시 장치가 터치 모드일 때, 표시 패널(PNL)의 터치 감지를 위한 터치 스캔 신호를 생성하여 제2 전극들에 인가한다. 터치 스캔 신호는 별도의 터치 구동 전압일 수 있으며, 터치 구동 전압의 최소값은 표시 장치 구동을 위해 제2 전극들에 인가되는 공통 전압보다 큰 값을 가질 수 있다. 터치 IC(TCH)는 또한 제2 전극들에서 수신된 터치 감지 신호의 정전 용량 차이를 감지하여 터치 여부를 식별한다. 여기서 수신된 터치 감지 신호의 차이는 제2 전극들에 연결된 복수의 배선들 중 이웃하는 배선들 각각에 연결된 제2 전극들로부터 수신된 터치 감지 신호들의 차이를 말한다.

상기 타이밍 컨트롤러(TC), 상기 게이트 드라이버(GDV), 상기 데이터 드라이버(DDV), 공통 전압 생성부(CVG), 및 터치 IC(TCH) 각각은 적어도 하나의 집적 회로 칩의 형태로 상기 표시 패널(PNL)에 직접 장착되거나, 가요성 인쇄회로기판(flexible printed circuit board) 위에 장착되어 TCP(tape carrier package)의 형태로 상기 표시 패널(PNL)에 부착되거나, 별도의 인쇄회로기판(printed circuit board) 위에 장착될 수 있다. 이와는 달리, 상기 게이트 드라이버(GDV) 및 상기 데이터 드라이버(DDV) 중 적어도 하나는 상기 게이트 라인들(GL1~GLm), 상기 데이터 라인들(DL1~DLn), 및 상기 박막 트랜지스터와 함께 상기 표시 패널(PNL)에 집적될 수도 있다. 또한, 상기 타이밍 컨트롤러(TC), 상기 게이트 드라이버(GDV), 상기 데이터 드라이버(DDV), 공통 전압 생성부(CVG), 및 터치 IC(TCH)는 단일 칩으로 집적될 수 있다.

도 2a는 표시 장치의 제1 기판을 표시한 평면도이다. 본 발명의 일 실시예에 따른 표시 장치는 제1 기판, 제2 기판, 및 상기 제1 기판과 상기 제2 기판 사이에 제공된 액정층을 포함한다. 상기 제1 기판은 상기 액정층을 구동하는 박막 트랜지스터가 제공된 패널로서, 박막 트랜지스터 패널로도 지칭될 수 있다. 도 2b는 도 2a에서의 화소 영역과 감지 영역을 나타낸 평면도이다.

도 2a와 도 2b를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 베이스 기판 상에 제공된 배선부와 상기 배선부에 연결된 화소들(PX)을 포함한다.

상기 배선부는 각 화소(PX)에 영상 신호를 제공하며, n개의 게이트 라인과 m개의 데이터 라인을 포함한다. 도 2a에서는 1번째 게이트 라인(GL1) 내지 4번째 게이트 라인(GL4)(이하, 게이트 라인(GL))과, 1번째 데이터 라인(DL1) 내지 6번 째 데이터 라인(DL6) (이하, 데이터 라인(DL)), 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL)에 연결된 화소들을 일 예로서 도시하였다.

상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되며, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 순차적으로 배열된다. 상기 게이트 라인들(GL)은 박막 트랜지스터(TFT)에 주사 신호를 전달한다.

상기 데이터 라인들(DL)은 제2 방향(D2)으로 연장되며, 상기 제1 방향(D1)으로 순차적으로 배열된다. 상기 데이터 라인들(DL)은 상기 박막 트랜지스터(TFT)에 데이터 신호를 전달한다.

여기서, 상기 제1 방향(D1)으로 연장된다는 것은, 전체적으로 보았을 때 실질적으로 제1 방향(D1)을 따라 길게 연장된다는 의미로서, 일부 영역에서는 제1 방향(D1)과 다른 방향으로 연장될 수 있는 경우도 포함한다. 상기 제2 방향(D2)으로 연장되는 것 또한, 일부 영역에서는 제2 방향(D2)과 다른 방향으로 연장될 수 있으나, 전체적으로 보았을 때, 실질적으로 제2 방향(D2)으로 연장된 것을 의미한다.

상기 화소들(PX)은 매트릭스 형상으로 배열된 화소 영역들에 일대일 또는 일대다로 제공될 수 있다. 본 발명의 일 실시예에 있어서는 각 화소 영역(PA)에 하나의 화소(PX)가 대응하는 것을 일 예로서 설명한다.

각 화소(PX)는 상기 배선부에 연결된 박막 트랜지스터(TFT)와 상기 박막 트랜지스터(TFT)에 연결된 제1 전극(EL1), 및 상기 제1 전극(EL1)과 함께 전계를 형성하는 제2 전극(EL2)을 포함한다.

상기 박막 트랜지스터(TFT)는 게이트 전극이 게이트 라인들(GL) 중 대응하는 게이트 라인(GL)에 연결되고, 소스 전극이 데이터 라인들(DL) 중 대응하는 데이터 라인(DL)에 연결된다. 상기 박막 트랜지스터(TFT)의 드레인 전극은 상기 제1 전극(EL1)에 연결된다.

본 발명의 일 실시예에서는 한 화소가 하나의 박막 트랜지스터를 포함하며, 상기 박막 트랜지스터가 게이트 라인 하나와 데이터 라인 하나에 연결된 것을 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 하나의 화소에 두 개의 데이터 라인과 하나의 게이트 라인이 연결될 수 있으며, 또는 하나의 데이터 라인과 두 개의 게이트 라인이 연결될 수도 있다. 또한, 하나의 화소가 복수 개의 박막 트랜지스터들을 포함할 수도 있으며, 이 경우, 상기 박막 트랜지스터는 대응하는 데이터 라인과 대응하는 게이트 라인에 연결될 수 있다.

상기 제1 전극(EL1)은 각 화소 영역(PA) 내에 제공된다. 상기 제1 전극(EL1)은 평면 상에서 볼 때 대략 직사각 형상을 가진다. 상기 제1 전극(EL1)의 형상은 이에 한정되는 것은 아니며, 각 화소(PX)의 형상에 따라 다양한 형상을 가질 수 있다.

상기 제2 전극(EL2)은 각 화소 영역(PA) 내에서 상기 제1 전극(EL1)의 적어도 일부를 커버하며, 이에 따라 평면 상에서 볼 때 상기 제1 전극(EL1)의 적어도 일부와 중첩한다. 상기 제2 전극(EL2)은 평면 상에서 볼 때 대략 직사각 형상을 가지나, 이에 한정되는 것은 아니며, 실시예에 따라 다양한 형상을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 전극(EL2)은 상기 제1 전극(EL1)과 함께 전계를 형성하는 공통 전극으로서 사용되며, 또한, 사용자의 터치를 감지하는 감지 전극으로도 사용된다. 상기 제2 전극(EL2)가 감지 전극으로 사용될 때, 상기 감지 전극은 복수 개로 제공된다. 여기서, 상기 사용자의 터치 위치를 감지하면서 그 위치를 식별할 수 있는 단위 영역을 감지 영역(SA)이라고 할 때, 상기 감지 영역(SA)은 복수 개로 제공되며, 상기 복수 개의 감지 전극들은 각 감지 영역(SA) 내에 배치된다.

도 2b를 참조하여 화소 영역들(PA)과 감지 영역들(SA)의 관계를 살펴보면 다음과 같다. 도 2b에 도시된 바와 같이, 베이스 기판 상에는 매트릭스 형상으로 배열된 화소 영역들(PA)이 제공된다. 상기 화소 영역들(PA)은 행을 따라 n개로 제공되며, 열을 따라 m개로 제공될 수 있다. 상기 화소 영역들(PA)은 영상을 표시하는 화소들(PX)이 제공되는 영역이다.

상기 베이스 기판 상에는 매트릭스 형상으로 배열된 감지 영역들(SA)도 제공된다. 상기 감지 영역들(SA)은 사용자의 터치를 감지하는 감지 전극들이 제공되는 영역이다. 상기 감지 영역은 행을 따라 p개(p는 자연수)로 제공되며, 열을 따라 q개(q는 자연수)로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 하나의 감지 영역(SA)이 커버하는 영역은 하나의 화소 영역(PA)이 커버하는 영역보다 더 클 수 있다. 예를 들어, 하나의 화소 영역(PA)이나 하나의 감지 영역(SA)이 i행 및 j열에 있다고 할 때, 그 화소 영역(PA)을 Pij로 표시하고, 그 감지 영역을 Sij로 표시한다고 하면, S22는 P32의 일부, P42의 일부, P33의 전부, P43의 전부, P34의 일부, 및 P44의 일부를 커버할 수 있다.

상기 제2 전극(EL2)은 각 감지 영역(SA) 내에 그 감지 영역(SA)에 대응하는 크기로 제공될 수 있다. 상기 제2 전극(EL2)은 각 감지 영역(SA) 내에서 실질적으로 상기 감지 영역(SA)과 동일한 크기로 제공될 수 있다. 예를 들어, 상기 S22에 대응하는 제2 전극(EL2)은 P32의 일부, P42의 일부, P33의 전부, P43의 전부, P34의 일부, 및 P44의 일부를 커버할 수 있다.

상기한 바와 같이, 각 감지 영역(SA)의 면적이 각 화소 영역(PA)의 면적과 같거나 더 크기 때문에, 상기 감지 영역들(SA)의 개수는 상기 화소 영역들(PA)의 개수보다 같거나 작게 제공될 수 있다. 즉, p는 n과 같거나 작을 수 있으며, q는 m과 같거나 작을 수 있다.

각 감지 영역(SA)이 둘 이상의 화소 영역들(PA)을 커버하는 경우, 상기 커버되는 영역에서의 제2 전극(EL2)은 분리되지 않은 일체로 형성될 수 있다. 즉, 하나의 제2 전극(EL2)은 둘 이상의 제1 전극들(EL1)을 커버할 수 있으며, 하나의 제2 전극(EL2)을 상기 둘 이상의 제1 전극(EL1)에 대응하는 화소들(PX)은 상기 제2 전극(EL2)을 공유한다.

도 3a 및 도 3b는 도 2의 P1에 대응하는 부분을 도시한 평면도들이며, 도 3c는 도 3a 및 도 3b의 I-I'선에 따른 단면도이다.

도 3a 내지 도 3c를 참조하여, 본 발명의 일 실시예에 따른 박막 트랜지스터(TFT) 기판에 대해 설명한다. 여기서, 도 3c에서는 설명의 편의를 위해 박막 트랜지스터(TFT)를 생략하고, 베이스 기판(BS), 제1 전극(EL1), 절연막(INS), 제2 전극(EL2)만을 도시하였다.

각 화소 영역(PA)은 영상이 표시되는 표시 영역(DP)과, 영상이 표시되지 않으며 상기 표시 영역(DP)의 적어도 일측에 제공된 비표시 영역(NDP)을 포함한다. 본 발명의 일 실시예에 있어서, 상기 비표시 영역(NDP)은 상기 표시 영역(DP)을 둘러싼다. 도 3a에 있어서, 비표시 영역(NDP)은 망점으로 표시되었다.

상기 표시 영역(DP)은 각 화소 내의, 상기 제1 전극(EL1)과 상기 제2 전극(EL2)이 전계를 형성하는 영역에 대응한다. 본 발명의 일 실시예에 있어서, 상기 표시 영역(DP)은 실질적으로 상기 제1 전극(EL1)이 형성된 영역에 대응하며, 상기 표시 영역(DP)은 상기 제1 전극(EL1)이 형성된 영역보다 작게 제공될 수 있다. 그러나, 상기 표시 영역(DP)의 크기는 이에 한정되는 것은 아니며, 상기 제1 전극(EL1)이 형성된 영역과 실질적으로 동일할 면적을 가질 수 있다.

상기 제1 전극(EL1)은 슬릿이나 돌기 등이 없이 분리되지 않은 통판으로 제공된다.

상기 제2 전극(EL2)은 그 일부가 제거되어 형성된 복수 개의 슬릿들(SLT)을 갖는다. 상기 슬릿들(SLT)은 상기 제2 전극(EL2)의 내부에 형성될 수 있다. 도 3b에 있어서, 상기 제2 전극(EL2)은 망점으로 표시되었다.

본 발명의 일 실시예에 있어서, 상기 슬릿들(SLT)은 상기 제2 방향(D2)을 따라 길게 연장되며, 상기 제1 방향(D1)으로 소정의 폭을 가질 수 있다. 각 화소들에 있어서, 상기 슬릿들(SLT)의 폭은 실질적으로 동일한 폭을 가질 수 있으나, 이에 한정되는 것은 아니며, 제1 전극(EL1)과의 관계에서 액정 분자들을 구동할 수 있는 전계를 형성할 수 있는 형태로 다양하게 변경될 수 있다. 예를 들어, 상기 슬릿들(SLT)의 폭은 제1 방향(D1) 및/또는 제2 방향(D2) 따라 순차적으로 작아지거나 커질 수 있다. 또는 상기 슬릿들(SLT)의 폭은 제1 방향(D1) 및/또는 제2 방향(D2) 따라 커졌다가 작아질 수 있으며, 또는, 작아지다가 커질 수 있다.

상기 슬릿들(SLT)의 길이 방향 양 단부는 상기 표시 영역(DP) 내에 위치할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어 상기 슬릿들(SLT)은 상기 비표시 영역(NDP)까지 연장될 수 있으며, 이 경우, 상기 슬릿들(SLT) 중 적어도 일부는 상기 비표시 영역(NDP) 내에 위치할 수도 있다.

상기 슬릿들(SLT)은 다양한 개수로 제공될 수 있다. 도 3a 및 도 3b에서는 일 예로서 각 화소 영역에 슬릿(SLT)이 2개 내지 3개 형성된 것을 도시하였으나 이에 한정되는 것은 아니며, 그보다 많은 개수로 제공될 수 있다. 즉, 상기 슬릿들(SLT)의 개수는 상기 제1 전극(EL1)과의 관계에서 전계를 형성할 수 있도록 다양하게 변경될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 전극들(EL2)은 직사각 형상으로 제공되며, 서로 평행하는 한 쌍의 제1 변들(SD1)과, 상기 한 쌍의 제1 변들(SD1)에 방향으로 연장된 한쌍의 제2 변들(SD2)을 포함할 수 있다. 상기 제1 변들(SD1)은 상기 제1 방향(D1)으로 연장될 수 있으며, 상기 제2 변들(SD2)은 제2 방향(D2)으로 연장될 수 있다.

상기 제1 변들(SD1)은 상기 게이트 라인들(GL)의 연장 방향과 실질적으로 평행할 수 있다. 상기 제1 변들(SD1)은 서로 인접한 게이트 라인들(GL) 사이의 비표시 영역에 제공될 수 있다.

상기 제2 변들(SD2)은 상기 데이터 라인들(DL)의 연장 방향과 실질적으로 평행할 수 있다. 상기 제2 변들(SD2)은 서로 인접한 데이터 라인들(DL) 사이에 제공되며, 표시 영역(DP)을 가로지르도록 제공된다. 즉, 상기 제2 변들(SD2) 중 적어도 일부는 상기 표시 영역(DP)에 배치될 수 있다.

본 발명에 있어서, 상기 서로 인접한 제2 전극들(EL2)의 변들(SD1, SD2)은 가장 인접한 슬릿(SLT)과 평행한 방향으로 연장될 수 있다. 예를 들어, 감지 영역 S12에 형성된 제2 전극(EL2)과 감지 영역 S13에 형성된 제2 전극(EL2)에 있어서, 서로 마주보는 변들은 가장 인접한 슬릿(SLT)과 평행한 방향으로 연장된다.

여기서, 상기 제2 전극들(EL2)의 서로 마주 보는 변들 사이의 이격된 부분을 이격부(SP)라고 하면, 상기 이격부(SP)는 제2 전극(EL2)의 변들이 제공되지 않은 화소들 내의 슬릿들(SLT) 중 하나에 대응하는 위치에 제공될 수 있다. 예를 들어, 제2 전극들(EL2)의 서로 마주보는 변들이 제공된 화소 영역 P34는 제1 방향(D1)으로 순차적으로 제1 슬릿(SLT1), 이격부(SP), 및 제3 슬릿(SLT3)을 가지며, 제2 전극들(EL2)의 서로 마주보는 변들이 제공된 화소 영역 P35는 제1 방향(D1)으로 순차적으로 제1 슬릿(SLT1'), 제2 슬릿(SLT2'), 및 제3 슬릿(SLT3')을 가질 수 있다. 화소 영역 P34의 제1 슬릿(SLT1), 이격부(SP), 및 제3 슬릿(SLT3)은 각각 화소 영역 P35의 제1 슬릿(SLT1'), 제2 슬릿(SLT1') 및 제3 슬릿(SLT1')에 각각 대응된다. 즉, 상기 이격부(SP)는 다른 화소 영역의 제2 슬릿(SLT2')에 대응한다. 이에 따라, 화소 영역 P34의 제1 슬릿(SLT1), 이격부(SP), 및 제3 슬릿(SLT2)이 각각 제1 폭(W1), 제2 폭(W2), 및 제3 폭(W3)을 갖는다고 하면, 상기 화소 영역 P35의 제1 슬릿(SLT1'), 제2 슬릿(SLT1') 및 제3 슬릿(SLT1') 또한 각각이 제1 폭(W1), 제2 폭(W2), 및 제3 폭(W3)을 가질 수 있다.

또한 다른 실시예에 있어서, 상기 슬릿들(SLT) 및 상기 이격부(SP)는 폭이 모두 동일할 수도 있다. 그러나, 상기 슬릿들(SLT)과 상기 이격부(SP)의 폭들은 이에 한정되는 것은 아니며, 상기 제1 전극(EL1)과의 관계에서 전계를 형성할 수 있도록 다양하게 변경될 수 있다.

상술한 실시예에 있어서, 제2 전극들(EL2)의 이격부(SP) 중 적어도 일부가 표시 영역(DP)에 제공되고, 제1 변들(SD1)은 서로 인접한 게이트 라인들(GL) 사이의 비표시 영역에 제공된 것을 개시하였으나, 이에 한정된 것은 아니다. 예를 들어, 도시하지는 않았으나, 본 발명의 다른 실시예에서는 상기 슬릿들이 제2 방향과 다른 방향, 예를 들어, 제1 방향과 평행한 방향으로 연장될 수 있다. 이렇게 상기 제2 전극 내의 슬릿들이 제2 방향이 아닌 제1 방향으로 연장되는 경우에는, 제2 전극들의 서로 마주보는 제1 변들 사이의 이격된 부분이 이격부가 된다. 상기 이격부는 상기 제1 방향을 따라 연장되며, 적어도 일부가 표시 영역 내에 배치된다. 상기 제2 전극들의 제2 변들은 제2 방향으로 연장될 수 있으며, 이 경우, 상기 제2 변들은 제2 방향을 따라 표시 영역을 제외한 부분, 즉, 비표시 영역에 제공된다.

상술한 바와 같이, 상기 제1 전극(EL1)이 통판으로, 상기 제2 전극(EL2)이 복수 개의 슬릿(SLT)을 갖는 형태로 제공될 수 있는 바, 상기 표시 장치는 PLS(plane-to-line switching) 모드로 구동될 수 있다. 그러나, 상기 제1 전극(EL1)이나 제2 전극(EL2)의 형상 및 이의 구동 모드는 이에 한정되는 것은 아니다.

예를 들어, 각 화소에 있어서, 상기 제1 전극에도 복수 개의 슬릿들이 형성될 수 있다. 상기 슬릿들이 형성되었을 때, 슬릿들을 제외한 부분은 가지 형상으로 제공된다. 상기 가지 형상으로 제공된 부분을 가지부라고 하면, 상기 제1 전극들에는 복수 개의 가지부들이 형성될 수 있다. 또한, 제2 전극도 동일한 방식으로 복수 개의 가지부들이 형성될 수 있다. 여기서, 상기 제1 전극의 가지부들과 상기 제2 전극의 가지부들은 평면상에서 서로 교번하여 배치될 수 있으며, 이 경우 IPS(in plane switching) 모드로 동작할 수도 있다. 이와 같이, 본 발명의 개념에 반하지 않는 이상, 상기 표시 장치의 구조는 상기 PLS 모드나 IPS 모드를 제외한 다른 모드로 구동될 수 있음은 물론이다.

도 4는 도 2의 제2 전극들을 도시한 평면도로서, 상기 제2 전극들이 감지 전극들로 사용되는 경우 배선과의 연결 관계를 도식적으로 나타낸 것이다. 여기서, 상기 제2 전극들은 각 감지 영역들에 상기 감지 영역들과 동일한 크기로 제공된 것으로 표시하였다.

도 4를 참고하면, 제2 전극들(EL2)은 자기 정전 용량 방식 터치 센서의 감지 전극들로 사용될 수 있다.

본 발명의 일 실시예에 있어서, 제2 전극들(EL2)은 감지 영역들(PA)에 각각 제공된다. 각 제2 전극(EL2)에는 상기 제2 전극들(EL2)을 터치 IC(TCH, 도 1 참조)에 각각 연결하는 기준 전압 라인들(RVL)이 연결된다. 상기 기준 전압 라인(RVL)은 각 감지 영역(SA)에 일대일로 제공된다. 예를 들어, 감지 영역 S11에 제공된 제2 전극(EL2)에는 기준 전압 라인 R11이 연결되고, 감지 영역 S12에 제공된 제2 전극(EL2)에는 기준 전압 라인 R12가 연결되며, 감지 영역 S13에 제공된 제2 전극(EL2)에는 기준 전압 라인 R13이 연결된다. 동일한 방식으로, 감지 영역 S21에 제공된 제2 전극(EL2)에는 기준 전압 라인 R21이 연결되고, 감지 영역 S22에 제공된 제2 전극(EL2)에는 기준 전압 라인 R22가 연결되며, 감지 영역 R23에 제공된 제2 전극(EL2)에는 기준 전압 라인 R23이 연결된다.

상기 기준 전압 라인들(RVL)은 제1 방향(D1)으로 연장될 수 있다. 상기 제2 전극들(EL2)은 표시 모드일 때 상기 공통 전압 생성부(CVG; 도 1 참조)로부터 공통 전압을 인가받으며, 터치 모드일 때 상기 터치 IC(TCH)로부터 터치 스캔 신호를 인가받으며 터치 감지 신호를 터치 IC(TCH)로 제공한다. 이에 따라, 사용자의 터치 유무 및 터치 위치를 수득할 수 있다.

본 발명의 일 실시예에 있어서, 상술한 실시예들을 구현할 수 있는 각 화소의 형상은 다양하게 제공될 수 있다. 도 5a는 도 4에 도시된 표시 장치의 하나의 화소를 도시한 평면도이며, 도 5b는 도 5a의 II-II'선에 따른 단면도이다. 도 5a 및 도 5b에서는 제1 기판, 제2 기판, 및 제1 기판과 제2 기판 사이에 제공된 액정층을 함께 도시하였다.

도 4, 도 5a 및 도 5b를 참조하면, 화소들은 상기 제1 방향(D1)으로 순차적으로 배열된 데이터 라인들(DL) 사이 및 서로 인접한 게이트 라인들(GL) 사이에 제공된다. 본 실시예에 있어서, 도 5a 및 도 5b에서는 다수의 화소 중 하나를 대표적으로 도시하였다. 나머지 화소는 상기 도시된 구조와 실질적으로 동일한 구조를 가지므로 별도로 도시하지는 않는다. 그리고, 본 실시예에서는 설명의 편의상, 하나의 화소가 연결된 게이트 라인을 게이트 라인(GL)으로, 상기 화소가 연결된 데이터 라인을 데이터 라인(DL)으로 지칭하여 설명한다.

상기 표시 장치는 제1 기판(SUB1)과 상기 제1 기판(SUB1)에 대향하는 제2 기판(SUB2), 및 상기 제1 기판(SUB1)과 상기 제2 기판(SUB2) 사이에 형성된 액정층(LC)을 포함한다.

상기 제1 기판(SUB1)은 제1 베이스 기판(BS1) 상에 제공된 배선부와, 상기 배선부에 연결된 화소를 포함한다. 상기 화소는 상기 배선부에 연결된 박막 트랜지스터(TFT), 상기 박막 트랜지스터(TFT)에 연결된 제1 전극(EL1), 및 상기 제1 전극(EL1)과 이격되어 절연된 제2 전극(EL2)을 포함한다.

제1 베이스 기판(BS1)은 대략 사각 형상을 가지며 투명 절연 물질로 이루어진다.

상기 배선부는 게이트 라인(GL), 기준 전압 라인(RVL), 및 데이터 라인(DL)을 포함한다.

상기 게이트 라인(GL)은 상기 제1 베이스 기판(BS1) 상에 제1 방향(D1)으로 연장된다.

상기 기준 전압 라인(RVL)은 상기 제1 베이스 기판(BS1) 상에 제1 방향(D1)으로 연장된다.

상기 게이트 라인(GL)과 상기 기준 전압 라인(RVL)이 형성된 상기 제1 베이스 기판(BS1) 상에는 제1 절연막(INS1)이 제공된다. 상기 제1 절연막(INS1)은 절연성 물질로 이루어지며, 예를 들어, 실리콘 질화물이나, 실리콘 산화물을 포함할 수 있다.

상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 상기 제1 절연막(INS1)을 사이에 두고 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 연장된다.

상기 박막 트랜지스터(TFT)는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 연결된다. 도 1을 참조하면, 전체 화소들에 있어서 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 및 박막 트랜지스터(TFT)들은 각각 복수 개로 제공되는 바, 각 박막 트랜지스터(TFT)는 복수 개의 게이트 라인들(GL) 중 대응하는 하나와 복수 개의 데이터 라인들(DL) 중 대응하는 하나에 연결된다. 상기 박막 트랜지스터(TFT)는 게이트 전극(GE), 반도체 패턴(SM), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.

상기 게이트 전극(GE)은 상기 게이트 라인(GL)으로부터 돌출되거나 상기 게이트 라인(GL)의 일부 영역 상에 제공된다.

상기 게이트 전극(GE)은 금속으로 이루어질 수 있다. 상기 게이트 전극(GE)은 니켈, 크롬, 몰리브덴, 알루미늄, 티타늄, 구리, 텅스텐, 및 이들을 포함하는 합금으로 이루어질 수 있다. 상기 상기 게이트 전극(GE)은 상기 금속을 이용한 단일막 또는 다중막으로 형성될 수 있다. 예를 들어, 상기 상기 게이트 전극(GE)은 몰리브덴, 알루미늄, 및 몰리브덴이 순차적으로 적층된 삼중막이거나, 티타늄과 구리가 순차적으로 적층된 이중막일 수 있다. 또는 티타늄과 구리의 합금으로 된 단일막일 수 있다.

상기 반도체 패턴(SM)은 상기 제1 절연막(INS1)상에 제공된다. 상기 반도체층(SM)은 제1 절연막(INS1)을 사이에 두고 상기 게이트 전극(GE) 상에 제공된다. 상기 반도체 패턴(SM)은 일부 영역이 상기 게이트 전극(GE)과 중첩된다. 상기 반도체 패턴(SM)은 비정질 실리콘 박막 또는 산화물 반도체 박막으로 이루어질 수 있다.

상기 소스 전극(SE)은 상기 데이터 라인(DL)에서 분지되어 제공된다. 상기 소스 전극(SE)은 반도체 패턴(SM) 상에 형성되며 일부 영역이 상기 게이트 전극(GE)과 중첩한다.

상기 드레인 전극(DE)은 상기 반도체 패턴(SM)을 사이에 두고 상기 소스 전극(SE)으로부터 이격되어 제공된다. 상기 드레인 전극(DE)은 상기 반도체 패턴(SM) 상에 형성되며 일부 영역이 상기 게이트 전극(GE)과 중첩하도록 제공된다.

상기 소스 전극(SE)과 상기 드레인 전극(DE)은 니켈, 크롬, 몰리브덴, 알루미늄, 티타늄, 구리, 텅스텐, 및 이들을 포함하는 합금으로 이루어질 수 있다. 상기 소스 전극(SE)과 상기 드레인 전극(DE)은 상기 금속을 이용한 단일막 또는 다중막으로 형성될 수 있다. 예를 들어, 상기 소스 전극(SE)과 상기 드레인 전극(DE)은 티타늄과 구리가 순차적으로 적층된 이중막일 수 있다. 또는 티타늄과 구리의 합금으로 이루어진 단일막일 수 있다.

상기 소스 전극(SE)과 상기 드레인 전극(DE)이 서로 이격됨으로써, 상기 소스 전극(SE)과 상기 드레인 전극(DE) 사이의 상기 반도체 패턴(SM)의 상면이 노출된다. 상기 소스 전극(SE)과 상기 드레인 전극(DE) 사이의 상기 반도체 패턴(SM)은 상기 게이트 전극(GE)의 전압 인가 여부에 따라 상기 소스 전극(SE)과 상기 드레인 전극(DE) 사이에서 전도 채널(conductive channel)의 형성 여부가 달라진다.

상기 소스 전극(SE)과 상기 드레인 전극(DE) 상에는 제2 절연막(INS2)이 제공된다. 상기 제2 절연막(INS2)은 절연성 물질로 이루어지며, 예를 들어, 실리콘 질화물, 실리콘 산화물, 유기 고분자 등을 포함할 수 있다.

상기 제2 절연막(INS2)에는 상기 드레인 전극(DE)의 상면의 일부를 노출하는 제1 콘택 홀(CH1)이 제공된다.

상기 제1 전극(EL1)은 상기 제2 절연막(INS2) 상에 제공되며, 상기 제1 콘택 홀(CH1)을 통해 상기 드레인 전극(DE)에 연결된다. 상기 제1 전극(EL1)은 통판으로 형성된다.

상기 제1 전극(EL1)이 형성된 제2 절연막(INS2) 상에는 제3 절연막(INS3)이 제공된다. 상기 제3 절연막(INS3)은 절연성 물질로 이루어지며, 예를 실리콘 질화물, 실리콘 산화물, 유기 고분자 등을 포함할 수 있다.

상기 제2 전극(EL2)은 제3 절연막(INS3) 상에 제공된다. 상기 제2 전극(EL2)은 상기 제1 전극(EL1)과 중첩하며, 복수 개의 슬릿들(SLT)을 가질 수 있다. 본 발명의 일 실시예에서는 네 개의 슬릿들(SLT)이 형성된 것을 도시하였으며, 네 개의 슬릿들(SLT) 이외에 서로 인접한 두 제2 전극들(EL2) 사이에 제공된 이격부(SP)가 슬릿들(SLT) 사이에 함께 제공되었다.

상기 제1 절연막(INS1) 내지 제3 절연막(INS3)에는 상기 기준 전압 라인(RVL)의 상면 일부를 노출하는 제2 콘택 홀(CH2)이 형성되어 있다. 상기 제2 전극(EL2)은 상기 제2 콘택 홀(CH2)을 통해 상기 기준 전압 라인(RVL)에 연결된다. 상기 기준 전압 라인(RVL)은 비표시 영역에 제공된다. 여기서, 본 발명의 일 실시예에 있어서는 하나의 화소 영역(PA)에 제2 전극(EL2)을 연결하는 기준 전압 라인(RVL)이 하나인 것을 개시하였으나, 이에 한정되는 것은 아니며, 하나의 화소 영역(PA)에 다수의 기준 전압 라인들(RVL)이 제공될 수 있다. 즉, 하나의 화소 영역(PA)에 같은 행의 제2 전극들(EL2) 중 적어도 일부를 연결하는 기준 전압 라인(RVL)이 복수 개로 제공될 수 있다. 그러나, 각 제2 전극(EL2)은 여러 행의 화소 영역들(PA)을 커버하므로, 하나의 화소 영역(PA)에 같은 행의 모든 제2 전극들(EL2)을 연결하는 기준 전압 라인들(RVL)이 제공될 필요는 없으며, 기준 전압 라인들(RVL)은 여러 행의 화소 영역들(PA)에 분산되어 배치될 수 있다.

여기서, 상기 제2 전극(EL2)과 상기 제1 전극(EL1) 및 상기 제3 절연막(INS3)은 각 화소의 스토리지 커패시터를 형성한다.

상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 투명한 도전성 물질로 형성된다. 상기 제1 전극(EL1)은 투명 도전성 산화물(Transparent Conductive Oxide)로 형성될 수 있다. 상기 투명 도전성 산화물은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등이 있다.

상기 제2 기판(SUB2)은 상기 제1 기판(SUB1)에 대향하여 구비된다. 상기 제2 기판(SUB2)은 제2 베이스 기판(BS2), 컬러 필터 (CF), 및 블랙 매트릭스(BM)를 포함할 수 있다.

각 컬러 필터(CF)는 레드, 그린, 및 블루를 나타낼 수 있다. 한편, 이에 제한되는 것은 아니고, 화이트, 옐로우, 시안, 마젠타 등 다양한 색상을 표시할 수 있다.

상기 블랙 매트릭스(BM)는 상기 컬러 필터들(CF) 사이에 형성되며, 인접한 화소들 사이에서 상기 액정층(LC)을 투과하는 광을 차단한다. 본 발명의 일 실시예에 있어서, 상기 컬러 필터(CF)가 상기 제2 기판(SUB2)에 제공된 것이 도시되었으나 이에 한정되는 것은 아니며, 다른 실시예에서는 상기 제1 기판(SUB1) 상에 제공될 수 있다.

상기 액정층(LC)는 굴절률 이방성과 유전율 이방성을 갖는 액정 분자들을 포함하는 액정 조성물로 이루어진다.

본 발명의 일 실시예에 있어서, 표시 모드에서는 상기 게이트 라인(GL)을 통해 제공되는 게이트 신호에 응답하여 상기 박막 트랜지스터(TFT)가 턴-온되며, 상기 데이터 라인(DL)을 통해 제공되는 데이터 전압이 상기 턴-온된 박막 트랜지스터(TFT)를 통해 상기 제1 전극(EL1)으로 제공된다. 이에 따라, 상기 데이터 전압이 인가된 상기 제1 전극(EL1)과 공통 전압이 인가된 상기 제2 전극(EL2)과의 사이에는 전계가 형성된다. 상기 전계에 따라 액정층(LC)의 액정 분자들이 구동되며 그 결과 상기 액정층(LC)을 투과하는 광량에 따라 화상이 표시된다.

본 실시예에 있어서, 상기 공통 전극이 통판으로, 상기 화소 전극이 가지들을 가지며 상기 표시 장치는 PLS(plane-to-line switching) 모드로 구동될 수 있다. 그러나, 상기 화소 전극이나 공통 전극의 형상 및 이의 구동 모드는 이에 한정되는 것은 아니다. 예를 들어, 상기 공통 전극에도 복수의 가지들이 형성될 수 있다. 이 경우, 상기 화소 전극의 가지들은 상기 공통 전극의 가지들과 평면상에서 서로 교번하여 배치되어 IPS(in plane switching) 모드로 동작할 수 있다. 또한 본 발명의 개념에 반하지 않는 이상, 상기 표시 장치의 구조는 상기 PLS 모드나 IPS 모드를 제외한 다른 모드를 가질 수 있음은 물론이다.

상술한 실시예에 있어서, 기준 전압 라인은 게이트 라인과 동일한 방향으로 연장되도록 형성되었으나, 이에 한정되는 것은 아니며, 다른 방향으로 연장되도록 형성될 수 있다. 도 6은 본 발명의 다른 실시예에 따른 제2 전극들의 배치를 도시한 평면도로서, 상기 제2 전극들이 감지 전극으로 사용되는 경우 배선과의 연결관계를 도식적으로 나타낸 것이다. 이하, 본 발명의 다른 실시예들에 있어서, 설명의 중복을 방지하기 위해, 상술한 실시예들과 다른 점을 위주로 설명한다. 설명되지 않은 부분은 상술한 실시예를 따르며 동일하거나 유사한 구성 요소는 동일하거나 유사한 도면 부호를 사용한다.

도 6을 참조하면, 제2 전극들(EL2)은 자기 정전 용량 방식 터치 센서의 감지 전극들로 사용될 수 있다. 본 발명의 일 실시예에 있어서, 제2 전극들(EL2)은 감지 영역들(SA)에 각각 제공된다. 각 제2 전극(EL2)에는 상기 제2 전극들(EL2)을 터치 IC(TCH, 도 1 참조)에 각각 연결하는 기준 전압 라인들(RVL)이 연결된다. 상기 기준 전압 라인들(RVL)은 각 감지 영역에 일대일로 제공된다.

본 발명의 다른 실시예에 있어서, 상기 기준 전압 라인들(RVL)은 제2 방향(D2), 즉 데이터 라인들(DL)의 연장 방향과 평행한 방향으로 연장될 수 있다. 상기 제2 전극들(EL2)은 표시 모드일 때 상기 공통 전압 생성부(CVG, 도 1 참조)로부터 공통 전압을 인가받으며, 터치 모드일 때 상기 터치 IC(TCH)로부터 터치 스캔 신호를 인가받으며 터치 감지 신호를 터치 IC(TCH)로 제공한다.

도 7a는 도 6에 있어서의 하나의 화소를 도시한 평면도이며, 도 7b는 도 7a의 III-III'선에 따른 단면도이다. 도 7a 및 도 7b에서는 제1 기판, 제2 기판, 및 제1 기판과 제2 기판 사이에 제공된 액정층을 함께 도시하였다.

도 6, 도 7a 및 도 7b를 참조하면, 화소들은 상기 제1 방향(D1)으로 순차적으로 배열된 데이터 라인들(DL) 사이 및 서로 인접한 게이트 라인들(GL) 사이에 제공된다.

상기 제1 기판(SUB1)은 제1 베이스 기판, 상기 제1 베이스 기판(BS1) 상에 제공된 배선부와, 상기 배선부에 연결된 화소를 포함한다. 상기 화소는 상기 배선부에 연결된 박막 트랜지스터(TFT), 상기 박막 트랜지스터(TFT)에 연결된 제1 전극(EL1), 및 상기 제1 전극(EL1)과 이격되어 절연된 제2 전극(EL2)을 포함한다.

상기 배선부는 게이트 라인(GL), 기준 전압 라인(RVL'), 및 데이터 라인(DL)을 포함한다.

상기 게이트 라인(GL)은 상기 제1 베이스 기판(BS1) 상에 제1 방향(D1)으로 연장되어 형성된다.

상기 게이트 라인(GL)이 형성된 상기 제1 베이스 기판(BS1) 상에는 제1 절연막(INS1)이 제공된다.

상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 상기 제1 절연막(INS1)을 사이에 두고 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 연장되어 제공된다.

상기 기준 전압 라인(RVL') 또한 상기 게이트 라인(GL)과 상기 제1 절연막(INS1)을 사이에 두고 상기 제2 방향(D2)으로 연장되어 제공된다.

상기 박막 트랜지스터(TFT)는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 연결된다. 도 1을 참조하면, 전체 화소들(PX)에 있어서 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 및 박막 트랜지스터(TFT)들은 각각 복수 개로 제공되는 바, 각 박막 트랜지스터(TFT)는 복수 개의 게이트 라인들(GL) 중 대응하는 하나와 복수 개의 데이터 라인들(DL) 중 대응하는 하나에 연결된다. 상기 박막 트랜지스터(TFT)는 게이트 전극(GE), 반도체 패턴(SM), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다. 상기 게이트 전극(GE)은 상기 게이트 라인(GL)으로부터 돌출되거나 상기 게이트 라인(GL)의 일부 영역 상에 제공된다. 상기 반도체 패턴(SM)은 상기 제1 절연막(INS1)상에 제공된다. 상기 소스 전극(SE)은 상기 데이터 라인(DL)에서 분지되어 제공된다. 상기 소스 전극(SE)은 반도체 패턴(SM) 상에 형성되며 일부 영역이 상기 게이트 전극(GE)과 중첩한다.

상기 소스 전극(SE)과 상기 드레인 전극(DE) 상에는 제2 절연막(INS2)이 제공된다. 상기 제2 절연막(INS2)에는 상기 드레인 전극(DE)의 상면의 일부를 노출하는 제1 콘택 홀(CH1)이 제공된다.

상기 제1 전극(EL1)이 형성된 제2 절연막(INS2) 상에는 제3 절연막(INS3)이 제공된다.

상기 제2 전극(EL2)은 제3 절연막(INS3) 상에 제공된다. 상기 제2 절연막(INS2) 내지 제3 절연막(INS3)에는 상기 기준 전압 라인(RVL')의 상면 일부를 노출하는 제3 콘택 홀(CH3)이 형성되어 있다. 상기 제2 전극(EL2)은 상기 제3 콘택 홀(CH3)을 통해 상기 기준 전압 라인(RVL')에 연결된다.

상기 기준 전압 라인(RVL')은 서로 인접한 화소들 사이의 비표시 영역에 제2 방향(D2)을 따라 제공된다. 여기서, 본 발명의 일 실시예에 있어서는 하나의 화소 영역(PA)에 제2 전극(EL2)을 연결하는 기준 전압 라인(RVL')이 하나인 것을 개시하였으나, 이에 한정되는 것은 아니며, 하나의 화소 영역(PA)에 다수의 기준 전압 라인들(RVL')이 제공될 수 있다. 즉, 하나의 화소 영역에 같은 열의 제2 전극들(EL2) 중 적어도 일부를 연결하는 기준 전압 라인(RVL')이 복수 개로 제공될 수 있다. 그러나, 각 제2 전극(EL2)은 여러 열의 화소 영역들(PA)을 커버하므로, 하나의 화소 영역(PA)에 같은 열의 모든 제2 전극들(EL2)을 연결하는 기준 전압 라인들(RVL')이 제공될 필요는 없으며, 기준 전압 라인들(RVL')은 여러 열의 화소 영역들(PA)에 분산되어 배치될 수 있다.

상술한 실시예들에 있어서, 제2 전극들은 자기 정전 용량 방식의 터치 센서의 감지 전극들로 사용되었으나, 본 발명은 이에 한정되는 것은 아니다. 본 발명의 다른 실시예에 있어서, 제2 전극들은 상호 정전 용량 방식의 터치 센서의 감지 전극들로 사용될 수 있다.

도 8는 본 발명의 다른 실시예에 따른 표시 장치의 제1 기판을 도시한 평면도로서, 본 발명의 표시 장치가 상호 정전 용량 방식의 터치 센서로서 사용되었을 때를 도시한 것이다. 도 9는 도 8의 제2 전극들을 도시한 평면도로서, 상기 제2 전극들이 감지 전극들로 사용되는 경우 배선과의 연결 관계를 도식적으로 나타낸 것이다.

도 8과 도 9를 참조하면, 베이스 기판 상에는 감지 영역들(SA)이 제공된다. 상기 감지 영역들(SA)에는 각각 실질적으로 동일한 크기의 제2 전극들(EL2)이 제공된다. 상기 감지 영역들(SA)은 데이터 라인(DL)과 평행하게 제2 방향(D2)으로 길게 연장되고, 제1 방향(D1)으로 배열된 복수의 수신 영역들과, 상기 수신 영역들을 사이에 두고 배치되는 구동 영역들을 포함한다. 도 8 및 도 9에서는 설명의 편의를 위해 수신 영역들 중 일부인 SRx1 및 SRx2과, 구동 영역들 중 일부인 STx11, STx12, STx21, 및 STx22를 도시하였다.

상기 구동 영역들은 상기 제1 방향(D1)을 따라 서로 인접한 수신 영역들 사이마다 제공된다. 상기 제1 방향(D1)을 따라 동일한 행에 배치되는 구동 영역들은 전기적으로 각각 기준 전압 라인(RVL)에 연결된다. 예를 들어, 첫 번째 행에 제공된 구동 영역들 STx11, STx12, …는 첫번 째 행의 기준 전압 라인 RL1에 연결되고, 두 번째 행에 제공된 구동 영역들 STx21, STx22,…는 두번 째 행의 기준 전압 라인 RL2에 연결된다.

상기 수신 영역들에 제공된 제2 전극들(EL2)을 제1 감지 전극들이라고 하고, 상기 구동 영역들에 제공된 제2 전극들(EL2)을 제2 감지 전극들이라고 하면, 상기 제1 감지 전극들과 상기 제2 감지 전극들은 제1 방향(D1)을 따라 교번하여 배치된다. 여기서, 상기 구동 영역들과 상기 수신 영역들의 개수는 상기 터치 센서 및 상기 표시 장치의 크기 및 형태에 따라 다양하게 설정될 수 있다.

상기 구동 영역들에는 연결된 기준 전압 라인들(RVL)은 동일한 행에 배치되는 구동 영역들을 터치 IC에 전기적으로 연결한다. 상기 터치 IC(TCH, 도 1 참조)는 상기 동일한 행에 배치되는 구동 영역들에 터치 스캔 신호를 인가하고, 상기 터치 스캔 신호가 상기 제2 감지 전극들에 순차적으로 인가되는 동안, 상기 제1 감지 전극들을 통해 터치 감지 신호를 수신한다. 상기 터치 IC(TCH)는 수신된 터치 감지 신호를 분석하여 사용자의 터치 여부 및 터치 위치를 얻는다.

상호 정전 용량 방식의 터치 센서를 채용한 표시 장치의 각 화소는 도 5A 및 도 5B와 유사한 형태로 구현될 수 있다. 도 5A와 도 5B를 다시 참조하여 본 실시예를 살펴 보면, 수신 영역들에 대응하는 제2 전극들(EL2)이 분리되지 않고 제1 방향(D1)으로 길게 연장되기 때문에 화소 영역들과 중첩하는 영역에 있어서는 터치 감지 신호를 수신하기 위한 별도의 배선이 필요하지 않는다. 그러나 동일한 행의 구동 영역들에 대응하는 제2 전극들(EL2)은 서로 분리되어 있기 때문에 제1 방향(D1)으로 연장된 기준 전압 라인(RVL)을 통해 각각이 연결될 수 있다. 동일한 행의 구동 영역들에 대응하는 제2 전극들(EL2)은 제2 콘택 홀(CH2)을 통해 연결될 수 있다.

본 발명의 실시예들에 있어서, 제1 전극들(EL1)과 제2 전극들(EL2)의 형상은 본 발명의 개념에서 벗어나지 않은 범위 내에서 다양하게 변경될 수 있다. 특히, 제2 전극들(EL2)에 있어서, 그 내부에 형성된 슬릿들(SLT)의 형상은 다양하게 변경될 수 있다.

도 10 내지 도 12는 본 발명의 실시예들에 따른 화소들을 도시한 평면도들로서, 도 2의 P1에 대응하는 부분을 도시한 것이다.

도 10을 참조하면, 각 화소 영역에 배치되는 제1 전극들(EL1)은 평행 사변형 형상으로 제공될 수 있다. 상기 제1 전극들(EL1)은 서로 인접한 행에 배치된 화소들에서의 제1 전극들(EL1)의 평행 사변형의 기울어진 방향이 다를 수 있다.

도 10에 있어서, 제1 방향(D1)을 오른쪽, 제1 방향(D1)의 반대 방향을 왼쪽, 제2 방향(D2)을 아래쪽, 제2 방향(D2)의 반대 방향을 위쪽이라고 하면, 짝수 행에 대응하는 화소 영역들(P23, P24, P25)의 제1 전극들(EL1)은 평행 사변형의 위쪽 모서리가 왼쪽으로 기울어진 형상을 가질 수 있다. 홀수 행에 대응하는 화소 영역들(P32, P34, P35)의 제2 전극들(EL2)은 평행 사변형의 위쪽 모서리가 오른쪽으로 기울어진 형상을 가질 수 있다. 이를 다시 설명하면, 짝수 행에 대응하는 제1 전극들(EL1)은 제1 방향(D1)에 평행한 한 쌍의 제1 변들(a1)과 제2 방향(D2)에 경사진 제3 방향(D3)에 평행한 한 쌍의 제2 변들(a2)을 포함할 수 있다. 홀수 행에 대응하는 제1 전극들(EL1)은 제1 방향(D1)에 평행한 한 쌍의 제3 변들(a1')과 제2 방향(D2)에 경사진 제4 방향(D4)과 평행한 한 쌍의 제4 변들(a2')을 포함할 수 있다. 여기서, 제3 방향(D3)과 제4 방향(D4)은 서로 교차하는 방향으로서 제2 방향(D2)을 기준으로 서로 대칭되게 경사질 수 있다.

각 화소 영역에 배치되는 제2 전극들(EL2)은 상기 평행 사변형 형상으로 제공된 제1 전극(EL1)에 대응하는 형태의 슬릿들(SLT)을 가질 수 있다. 예를 들어, 짝수 행에 상기 제2 전극들(EL2)은 제2 변들에 평행한 방향(제3 방향(D3))에 평행한 제1 슬릿들(SLT1)을 포함할 수 있다. 홀수 행에 대응하는 제2 전극들(EL2)은 제4 변들에 평행한 방향(제4 방향(D4))에 평행한 제2 슬릿들(SLT2)을 포함할 수 있다.

여기서, 서로 인접한 제2 전극들(EL2)의 마주보는 변들이 이격된 부분, 즉, 이격부(SP)는 상기 슬릿들(SLT)에 평행하게 제공될 수 있다. 즉, 짝수 행에 대응하는 이격부(SP)는 제1 슬릿들(SLT1)의 연장 방향에 평행한 방향(제3 방향(D3))에 평행할 수 있다. 홀수 행에 대응하는 이격부(SP)는 제2 슬릿들(SLT2)의 연장 방향(제4 방향(D4))에 평행할 수 있다.

본 실시예에 있어서, 짝수 행과 홀수 행에 대응하는 제1 전극들(EL1) 및 제2 전극들(EL2)의 형상은 서로 바뀔 수 있다. 예를 들어, 제2 전극들(EL2)은 짝수 행에 대응하는 화소 영역에서 제4 방향(D4)에 평행한 제2 슬릿들(SLT2)을 포함할 수 있으며, 홀수 행에 대응하는 화소 영역에서 제3 방향(D3)에 평행한 제1 슬릿들(SLT1)을 포함할 수 있다.

본 실시예에 있어서, 제2 전극들(EL2)의 제1 슬릿들(SLT1) 및 상기 제2 슬릿들(SLT2)은 열 방향(제2 방향(D2))을 따라 교번하여 배치된다. 그러나, 제1 슬릿들(SLT1)과 상기 제2 슬릿들(SLT2)의 배치는 이에 한정되는 것은 아니다. 도시하지는 않았으나, 본 발명의 다른 실시예에 있어서, 상기 제1 슬릿들(SLT1) 및 상기 제2 슬릿들(SLT2)은 행 방향(제1 방향(D1))을 따라 교번하여 배치될 수 있다. 또한, 본 발명의 또 다른 실시예에 있어서, 상기 제1 슬릿들(SLT1) 및 상기 제2 슬릿들(SLT2)은 행 방향(제1 방향(D1))과 열 방향(제2 방향(D2)) 모두를 따라 교번하여 배치될 수 있다. 상기 이격부(SP)들은 상기 슬릿들(SLT)의 배치에 따라 평행한 방향으로 대응되도록 형성된다.

도 11을 참조하면, 각 화소 영역에 배치되는 제1 전극들(EL1)은 절곡된 평행 사변형 형상으로 제공될 수 있다. 예를 들어, 각 제1 전극들(EL1)은 상기 각 화소 영역을 제1 방향(D1)으로 가로지르는 가상의 선을 따라 상기 절곡된 평행 사변형 형상을 가질 수 있다. 이에 따라, 상기 제1 전극들(EL1)은 제1 방향(D1)에 평행한 한 쌍의 제1 변들(c1)과, 제3 방향(D3)에 평행한 한 쌍의 제2 변들(c2)과, 제4 방향(D4)과 평행한 한 쌍의 제3 변들(c3)을 포함할 수 있다.

각 화소 영역에 배치되는 제2 전극들(EL2)은 상기 절곡된 평행 사변형 형상으로 제공된 제1 전극(EL1)에 대응하는 형태의 슬릿들(SLT)을 가질 수 있다. 즉, 각 슬릿(SLT)은 상기 제3 방향(D3)으로 연장된 제1 슬릿(SLT1)과 상기 제4 방향(D4)으로 연장된 제2 슬릿(SLT2)을 포함하며, 상기 제1 슬릿(SLT1)의 위쪽 단부는 상기 제2 슬릿(SLT2)의 아래쪽에 연결된다. 상기 각 슬릿들(SLT) 또한, 상기 가상의 선을 따라 절곡되며, 상기 가상의 선을 기준으로 서로 대칭된 형상을 갖는다.

여기서, 서로 인접한 제2 전극들(EL2)의 마주보는 변들이 이격된 부분, 즉, 이격부(SP)는 상기 슬릿들(SLT)에 평행하게 제공될 수 있다. 상기 이격부(SP) 또한, 상기 제3 방향(D3)으로 연장된 제1 이격부(SP1)와 상기 제4 방향(D4)으로 연장된 제2 이격부(SP2)를 포함하며, 상기 제1 이격부(SP1)의 위쪽 방향의 단부는 제2 이격부(SP2)의 아래쪽 단부에 연결된다. 각 행별로 상기 화소들이 반복되므로, 열 방향으로 서로 인접한 이격부(SP)는 서로 연결될 수 있다. 예를 들어, 소정 행의 제1 이격부(SP1)는 이전 행의 제2 이격부(SP2)와 연결될 수 있으며, 상기 소정 행의 제2 이격부(SP2)는 다음 행의 제1 이격부(SP1)와 연결될 수 있다.

도 12를 참조하면, 각 화소 영역에 배치되는 제1 전극들(EL1)은 절곡된 평행 사변형 형상으로 제공될 수 있으며, 상기 제1 전극들(EL1)은 행 방향이나 열 방향을 따라 좌우 반전된 형태의 절곡된 평행 사변형 형상을 가질 수 있다.

본 실시예에 있어서, 짝수 행의 제1 전극들(EL1)은 제1 방향(D1)에 평행한 한 쌍의 제1 변들(c1)과, 제3 방향(D3)에 평행한 한 쌍의 제2 변들(c2)과, 제4 방향(D4)과 평행한 한 쌍의 제3 변들(c3)을 포함할 수 있으며, 상기 제2 변들(c2)의 위쪽 단부는 제3 변들(c3)의 아래쪽 단부에 연결된다. 홀수 행의 제1 전극들(EL1)은 제1 방향(D1)에 평행한 제1 변들(c1')과 제3 방향(D3)에 평행한 한 쌍의 제2 변들(c2')과 제4 방향(D4)에 평행한 한 쌍의 제3 변들(c3')을 포함하나, 제3 변들(c3')의 위쪽 단부는 제2 변들(c2')의 아래쪽 단부에 연결된다. 이에 따라, 짝수 행과 홀수 행의 홀수 행의 제1 전극들(EL1)은 좌우 반전된 형상을 갖는다.

각 화소 영역에 배치되는 제2 전극들(EL2)은 상기 제1 전극(EL1)에 대응하는 형태의 슬릿들(SLT)을 가질 수 있다. 즉, 짝수 행의 각 슬릿(SLT)은 상기 제3 방향(D3)으로 연장된 제1 슬릿(SLT1)과 상기 제4 방향(D4)으로 연장된 제2 슬릿(SLT2)을 포함하며, 상기 제1 슬릿(SLT1)의 위쪽 단부는 상기 제2 슬릿(SLT2)의 아래쪽 단부에 연결된다. 홀수 행의 각 슬릿(SLT)은 각 슬릿(SLT)은 상기 제3 방향(D3)으로 연장된 제1 슬릿(SLT1)과 상기 제4 방향(D4)으로 연장된 제2 슬릿(SLT2)을 포함하나, 상기 제1 슬릿(SLT1)의 아래쪽 단부가 상기 제2 슬릿(SLT2)의 위쪽 단부에 연결된다.

여기서, 서로 인접한 제2 전극들(EL2)의 마주보는 변들이 이격된 부분, 즉, 이격부(SP)는 상기 슬릿들(SLT)에 평행하게 제공될 수 있다. 상기 이격부(SP) 또한, 상기 제3 방향(D3)으로 연장된 제1 이격부(SP1)와 상기 제4 방향(D4)으로 연장된 제2 이격부(SP2)를 포함하며, 짝수 행의 각 이격부(SP)는 상기 제1 이격부(SP1)의 위쪽 방향의 단부는 제2 이격부(SP2)의 아래쪽 단부에 연결되고, 홀수 행의 각 이격부(SP)는 상기 제1 이격부(SP1)의 아래쪽 방향의 단부가 제2 이격부(SP2)의 위쪽 방향 단부에 연결된다.

그러나, 상기 제1 전극들(EL1)의 제2 변들과 제3 변들, 제1 슬릿들(SLT1)과 상기 제2 슬릿들(SLT2), 및 이격부(SP)들의 배치는 이에 한정되는 것은 아니다. 예를 들어, 절곡된 평행 사변형 형상을 갖는 제1 전극들(EL1)과, 좌우 반전된 절곡된 평행 사변형 형상을 갖는 제1 전극들(EL1)은 행 방향을 따라 교번하여 배치될 수 있으며, 또는 행과 열방향 모두를 따라 교번하여 배치될 수 있다. 이에 대응하여 제1 슬릿(SLT1)과 제2 슬릿들(SLT2)의 배치 또한 동일한 방식으로 행 방향을 따라 교번하여 배치될 수 있으며, 또는 행과 열방향 모두를 따라 교번하여 배치될 수 있다. 상기 이격부(SP)들은 상기 슬릿들(SLT)의 배치에 따라 평행한 방향으로 대응되도록 형성된다.

또한, 상기한 실시예들에 있어서, 상기 제2 전극들(EL2)이 갖는 슬릿들(SLT)이 상기 제1 전극들(EL1)에 대응하는 형태로 배치된 것이 제공되었다. 그러나, 상기 슬릿들(SLT)의 배치는 이에 한정되는 것은 아니며, 상기 제1 전극들(EL1)의 형상과 달리 다른 형상으로 다른 방향을 따라 배열될 수 있다. 예를 들어, 상기 제1 전극들(EL1) 각각은 제1 방향(D1)과 제2 방향(D2)에 평행한 변들을 갖는 직사각형 형상으로 제공될 수 있으며, 제2 전극(EL2)에 형성된 슬릿들(SLT)은 제3 방향(D3)이나 제4 방향(D4)으로 연장될 수 있다.

상술한 실시예들에 있어서, 상기 슬릿들의 형상이 다양하게 제공됨으로써 표시 장치에서의 시야각이 넓어지며 시인성이 향상될 수 있다.

본 발명의 실시예들에 있어서, 제2 전극들의 형상은 본 발명의 개념에서 벗어나지 않은 범위 내에서 다양하게 변경될 수 있다. 도 13 및 도 14은 본 발명의 실시예들에 제2 전극들의 형상을 도시한 평면도들이다.

도 13을 참조하면, 제2 전극들(EL2)은 평면 상에서 볼 때 각각 직사각 형상으로 마련될 수 있다. 본 실시예에 있어서, 상기 제2 전극들(EL2)은 일 방향을 따라 지그재그 형상으로 배열될 수 있는 바, 도시한 바와 같이, 제2 방향(D2)을 따라 지그재그 형상으로 배열될 수 있다. 그러나, 본 발명의 다른 실시예에서 제2 전극들(EL2)은 제1 방향(D1)을 따라 지그재그 형상으로 배열될 수 있다. 본 발명의 또 다른 실시예에서 상기 제2 전극들(EL2)은 제1 방향(D1) 및 제2 방향(D2) 모두를 따라 지그재그 형상으로 배열될 수 있다. 이에 따라, 서로 인접한 제2 전극들(EL2) 사이에는 제1 방향(D1)으로 연장되는 이격부(SP)와 제2 방향(D2)으로 연장되는 이격부(SP)가 제공되며, 상기 제1 방향(D1)으로 연장되는 이격부(SP)는 제1 방향(D1)을 따라 비표시 영역에 제공될 수 있으며, 제2 방향(D2)으로 연장되는 이격부(SP)는 적어도 일부가 표시 영역에 제공될 수 있다.

도 14을 참조하면, 제2 전극들(EL2)은 평면 상에서 볼 때 다각형 형상으로 마련될 수 있다. 본 실시예에 있어서, 상기 제2 전극들(EL2)은 각각 8각형 형상을 가질 수 있다. 상기 제2 전극들(EL2)이 다각형 형상을 가짐에 따라 서로 인접한 제2 전극들(EL2) 사이에는 제1 방향(D1)으로 연장되는 이격부(SP)와 제2 방향(D2)으로 연장되는 이격부(SP)가 다양한 방식으로 배치될 수 있다. 이때, 상기 제1 방향(D1)으로 연장되는 이격부(SP)는 제1 방향(D1)을 따라 비표시 영역에 제공될 수 있으며, 제2 방향(D2)으로 연장되는 이격부(SP)는 적어도 일부가 표시 영역에 제공될 수 있다.

또한 도시하지는 않았으나, 상기 제2 전극들(EL2)은 평면 상에서 볼 때 적어도 일부의 변이 곡선으로 이루어질 수도 있다. 이 경우에도, 실질적으로 제1 방향(D1)으로 연장되는 이격부(SP)는 제1 방향(D1)을 따라 비표시 영역에 제공될 수 있으며, 실질적으로 제2 방향(D2)으로 연장되는 이격부는 적어도 일부가 표시 영역에 제공될 수 있다.

상술한 실시예들에 있어서, 상기 제2 전극들의 형상이 다양하게 제공됨으로써 사용자의 터치를 더욱 정확하게 파악할 수 있다.

상술한 실시예들에 따른 표시 장치는 다음과 같은 효과를 갖는다.

기존 실시예에 따른 표시 장치는 제2 전극들의 서로 마주 보는 변들 사이의 이격된 부분인 이격부가 데이터 라인들과 중첩하거나 상기 데이터 라인들을 따라 연장되는 비표시 영역 내에 제공되었다. 이에 따라, 상기 하나의 데이터 라인과 그 데이터 라인에 인접한 두 제2 전극들 사이에는 각각 의도하지 않은 기생 커패시터가 형성되며, 상기 기생 커패시터에 의한 기생 용량은 표시 품질을 저하시킨다.

또한, 상기 하나의 데이터 라인에는 데이터 신호가 인가되며, 그 데이터 라인에 인접한 두 제2 전극들 각각에는 공통 전압 또는 터치 구동 전압이 인가되기 때문에, 상기 데이터 라인과 인접한 두 제2 전극에 의해 이상 전계가 형성될 수 있다. 상기 데이터 라인 근처의 액정 분자들은 상기 이상 전계에 의해 영향을 받을 수 있으며, 그 결과 빛샘이 발생할 수 있다. 상기한 빛샘을 방지하기 위해서는 상기 전계를 차단할 수 있는 구성 요소, 예를 들면, 차단 배선이 별도로 필요한 문제가 있다.

그러나, 본 발명의 일 실시예에 따른 표시 장치는 이격부 중 제2 방향(D2)에 평행한 부분이, 표시 영역 내에 제공되어 슬릿들 및 제1 전극들과 함께 전계를 형성하며, 데이터 라인들과 중첩하거나, 데이터 라인들을 따라 연장되는 비표시 영역 내에 제공된 부분이 존재하지 않는다. 이에 따라, 하나의 데이터 라인과 그 데이터 라인에 인접한 두 제2 전극들 사이에 형성될 수 있는 기생 커패시터가 방지된다. 그리고, 데이터 라인들을 따라 서로 인접한 두 제2 전극들이 전계를 형성하는 부분이 없기 때문에, 빛샘에 따른 결함도 없으며, 차단 배선이 필요하지도 않다. 이에 더해, 데이터 라인들을 따라 제공된 비표시 영역에서의 차단 배선의 생략으로 인해 화소들의 구조를 변경할 수 있는 디자인 자유도가 증가한다.

더욱이 본 발명의 일 실시예들에 따르면 상기 제2 전극의 슬릿들 형성하면서 슬릿들과 동일한 기능을 하는 이격부를 동시에 형성할 수 있기 때문에 추가적인 마스크나 패터닝 과정이 별도로 필요하지 않으면서도, 고품질의 표시 장치를 제조할 수 있다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

DL : 데이터 라인 DP : 표시 영역
EL1, EL2 : 제1 및 제2 전극 GL : 게이트 라인
NDP : 비표시 영역 Pij : 화소 영역
RVL : 기준 전압 라인 Sij : 감지 영역
SLT : 슬릿 SP : 이격부

Claims

복수 개의 감지 영역들과 각각이 화소에 대응하는 복수 개의 화소 영역들을 갖는 제1 베이스 기판;
상기 제1 베이스 기판 상의 각 화소 영역마다 제공된 제1 전극들;
각 감지 영역마다 제공되어 각각이 화소 영역들 중 적어도 일부를 커버하는 제2 전극들;
상기 제1 베이스 기판에 대향하는 제2 베이스 기판; 및
상기 제1 베이스 기판과 상기 제2 베이스 기판 사이에 제공된 액정층을 포함하며,
각 화소 영역은 영상이 표시되는 표시 영역과 상기 표시 영역의 적어도 일측에 제공된 비표시 영역을 포함하며, 상기 제2 전극들을 이루는 변들 중 적어도 일부는 상기 표시 영역 내에 배치된 표시 장치.
제1 항에 있어서,
상기 제2 전극은 상기 표시 영역 내에 복수 개의 슬릿들을 갖는 표시 장치.
제2 항에 있어서,
상기 서로 인접한 제2 전극들의 변들 중 일부는 가장 인접한 슬릿과 평행한 방향으로 연장되는 표시 장치.
제3 항에 있어서,
상기 슬릿들 중 일부가 제1 폭을 가지고, 상기 서로 인접한 제2 전극들의 서로 마주보는 변들 사이의 서로 이격된 부분을 이격부라고 하면, 상기 이격부는 상기 제1 폭과 동일한 폭을 갖는 표시 장치.
제3 항에 있어서,
상기 화소 영역들은 서로 교차하는 제1 및 제2 방향으로 배열된 매트릭스 형상으로 배열되는 표시 장치.
제5 항에 있어서,
상기 슬릿들은 상기 제1 방향에 경사진 방향으로 연장된 표시 장치.
제5 항에 있어서,
상기 슬릿들은 복수 개로 제공되며, 상기 슬릿들은 상기 제1 방향에 경사진 제3 방향으로 연장된 제1 슬릿들과, 상기 제1 방향과 경사지되 상기 제3 방향과 다른 제4 방향으로 연장된 제2 슬릿들을 가지는 표시 장치.
제7 항에 있어서,
상기 제1 슬릿들과 상기 제2 슬릿들은 상기 제1 방향 또는 상기 제2 방향을 따라 교번하여 각 화소 영역에 배치되는 표시 장치.
제7 항에 있어서,
상기 제1 슬릿들과 상기 제2 슬릿들은 상기 제1 방향 및 상기 제2 방향을 따라 각 화소 영역에 교번하여 배치되는 표시 장치.
제7 항에 있어서,
상기 슬릿들은 상기 제1 방향과 경사진 제3 방향으로 연장된 제1 슬릿들과, 각각이 상기 제1 슬릿들로부터 연장되며 상기 제3 방향과 다른 제4 방향으로 연장된 제2 슬릿들을 가지며,
상기 제1 슬릿들과 상기 제2 슬릿들은 각 화소 영역마다 배치되는 표시 장치.
제1 항에 있어서,
상기 제2 전극들은 상기 제1 및 제2 방향으로 배열된 매트릭스 형상으로 배열된 표시 장치.
제11 항에 있어서,
상기 제1 베이스 기판 상에 제공되어 상기 제1 방향 또는 상기 제2 방향을 따라 연장되며, 상기 제2 전극들에 연결된 기준 전압 라인들을 더 포함하는 표시 장치.
제12 항에 있어서,
상기 제2 전극들은 상기 제1 방향 및 제2 방향 중 적어도 한 방향을 따라 지그재그 형상으로 배열된 표시 장치.
제11 항에 있어서,
상기 제2 전극들은 다각형 형상인 표시 장치.
제14 항에 있어서,
상기 제2 전극들은 직사각 형상인 표시 장치.
제11 항에 있어서,
각 제2 전극의 변들은 평면상에서 볼 때 적어도 일부가 곡선으로 이루어진 표시 장치.
제3 항에 있어서,
상기 제1 베이스 기판 상에 제공되며 상기 제1 방향을 따라 연장된 게이트 라인들;
상기 제2 방향을 따라 연장된 데이터 라인들; 및
상기 게이트 라인들 중 대응하는 게이트 라인과, 상기 데이터 라인들 중 대응하는 데이터 라인에 연결되고, 상기 제1 전극들에 화소 전압을 인가하는 박막 트랜지스터들을 더 포함하는 표시 장치.
제17 항에 있어서,
상기 제2 전극은 상기 제1 방향으로 연장되는 제1 변들과, 상기 제2 방향으로 연장되는 제2 변들을 가지며, 상기 제1 변들은 상기 게이트 라인의 연장 방향을 따라 상기 비표시 영역에 제공되는 표시 장치.
제18 항에 있어서,
상기 제1 및 제2 방향 중 어느 하나 따라 연장되며, 상기 제2 전극들에 각각 연결된 기준 전압 라인들을 더 포함하는 표시 장치.
제19 항에 있어서,
상기 기준 전압 라인들은 상기 제1 베이스 기판 상에 제공되며 상기 제1 방향을 따라 연장되는 표시 장치.
제19 항에 있어서,
상기 기준 전압 라인들은 상기 게이트 라인들 또는 상기 데이터 라인들과 동일 층에 제공되는 표시 장치.
제19 항에 있어서,
각 박막 트랜지스터는
상기 제1 베이스 기판 상에 제공되며 상기 대응하는 게이트 라인과 연결된 게이트 전극;
제1 절연막을 사이에 두고 상기 게이트 전극 상에 제공된 반도체층;
상기 반도체층 상에 제공되며 상기 대응하는 데이터 라인에 연결된 소스 전극; 및
상기 반도체층 상에 제공되며 상기 소스 전극과 대향하는 드레인 전극을 포함하는 표시 장치.
제22 항에 있어서,
상기 제1 전극들은 상기 드레인 전극들에 연결된 표시 장치.
제23 항에 있어서,
상기 제1 전극은 통판으로 제공되는 표시 장치.
제24 항에 있어서,
상기 제2 전극들은 상기 제1 절연막 상에 제공된 제2 절연막을 사이에 두고 상기 제1 전극들과 중첩하는 표시 장치.
제25 항에 있어서,
상기 제2 전극들은 상기 제1 절연막, 및 상기 제2 절연막에 제공된 콘택 홀을 통해 상기 기준 전압 라인들에 접촉하는 표시 장치.
제1 항에 있어서,
상기 제2 전극들은 상기 제2 방향을 따라 연장된 제1 감지 전극들과, 상기 제1 방향을 따라 배열된 제2 감지 전극들을 포함하며, 상기 제1 감지 전극들과 상기 제2 감지 전극들은 상기 제1 방향을 따라 교번하여 배치된 표시 장치.
제27 항에 있어서,
상기 제1 베이스 기판 상에 제공되어 상기 제1 방향을 따라 연장되며, 상기 제1 감지 전극들에 연결된 기준 전압 라인들을 더 포함하는 표시 장치.
제1 항에 있어서,
각 제1 전극은 상기 표시 영역 내에 복수 개의 제1 가지들을 가지며,
각 제2 전극은 상기 표시 영역 내에 복수 개의 제2 가지들을 가지며,
상기 제1 가지들과 상기 제2 가지들은 서로 교번하여 배치되는 표시 장치.
제29 항에 있어서,
상기 서로 인접한 제2 전극들의 서로 마주보는 변들은 가장 인접한 상기 제1 가지 또는 제2 가지와 평행한 방향으로 연장되는 표시 장치.
제1 항에 있어서,
상기 화소는 영상을 표시하는 표시 모드와 사용자의 터치를 감지하는 감지 모드로 구현되며, 상기 표시 모드에서 상기 제2 전극들에 공통 전압이 인가되며 상기 감지 모드에서 감지 전압이 공급되는 표시 장치.
제1 항에 있어서,
상기 제2 전극들은 각각 감지 전극들로 사용되며, 상기 감지 전극들은 사용자의 터치에 의해 정전 용량이 변경되는 표시 장치.
복수 개의 감지 영역들과 각각이 화소에 대응하는 복수 개의 화소 영역들을 갖는 베이스 기판;
상기 베이스 기판 상의 각 화소 영역마다 제공된 제1 전극들; 및
각 감지 영역마다 제공되어 각각이 화소 영역들 중 적어도 일부를 커버하는 제2 전극들을 포함하며
각 화소 영역은 영상이 표시되는 표시 영역과 상기 표시 영역의 적어도 일측에 제공된 비표시 영역을 포함하며, 상기 제2 전극들 중 적어도 일부는 상기 표시 영역 내에 배치된 하나 이상의 변들을 가지는 박막 트랜지스터 기판.