JP2007264367A - 液晶装置及び電子機器 - Google Patents

Abstract

【課題】ＦＦＳ方式の液晶装置において、透過率の低下を招くドメイン領域を減少させる
ことが可能な画素構造を提供する。
【解決手段】ＦＦＳ方式を有する液晶装置において、素子基板は、２行２列に配置された
複数のサブ画素により構成された単位画素を含み、サブ画素たる画素電極は略矩形に形成
され、第３絶縁膜を介して共通電極との間でフリンジフィールドを発生させる複数のスリ
ットを有し、各スリットの長辺の延在方向はサブ画素の並びである行方向に且つゲート線
の延在方向に対して所定の角度だけ傾いた方向に規定されている。このような画素構造に
より、スリットの設定数を減らすことができる。よって、液晶の駆動時に各スリットの長
辺方向の両端部のうちいずれか一方の端部付近にはドメイン領域が生じるが、スリットの
設定数を減らしているのでドメイン領域を減らすことができ、透過率が低下するのを防止
できる。
【選択図】図２

Description

本発明は、各種情報の表示に用いて好適な液晶装置及び電子機器に関する。

一般的に、液晶の表示モードを大別すると、ＴＮ（Twisted Nematic）方式、或いは広
視野角及び高コントラストを目的とする垂直配向方式、或いはＩＰＳ（In−Plane Switch
ing）方式若しくはＦＦＳ方式（Fringe Field Switching）に代表される横電界方式など
が存在する。

このうち、ＩＰＳ方式は、液晶に印加する電界の方向を基板にほぼ平行な方向とする方
式であり、ＴＮ方式などに比べて視角特性の向上を図ることができるという利点がある。

しかしながら、このような液晶装置では、一般に、ＩＴＯ（Indium Tin Oxide）などの
透明導電材料からなる画素電極と、その画素電極との間で横電界を発生させる共通電極と
が同一層に設けられているため、画素電極の上側に位置する液晶分子は十分に駆動されず
、透過率等の低下を招いてしまうといった課題がある。

この点、ＦＦＳ方式では、共通電極が形成される層が画素電極の形成される層の下側に
設けられているので、画素電極の上側に位置する液晶分子に対しても横方向の電界を印加
することができ、その位置に存在する液晶分子を十分に駆動することができる。その結果
、上記したＩＰＳ方式に比べて、透過率等の向上を図ることができるといった利点を有し
ている。

このようなＦＦＳ方式の液晶装置の一例が特許文献１及び２に記載されている。

ここで、特許文献１及び２に記載の液晶装置は、いずれもα−Ｓｉ（アモルファスシリ
コン）型のＴＦＴ素子を適用したＦＦＳ方式の液晶装置となっている。また、特許文献２
に記載の液晶装置では、画素電極は、データバスラインの延在方向に長辺を有すると共に
ゲートバスラインの延在方向に短辺を有する縦長状の形状（縦ストライプ形状）に形成さ
れ、当該画素電極には、その下層に形成されるカウンタ電極（共通電極）との間でフリン
ジフィールド（横方向の電界）を生じさせる複数のスリットが設けられている。

また、そのような液晶装置では、一般的に、原色系の赤（Ｒ）、緑（Ｇ）、青（Ｂ）の
各着色層が画素電極毎に対応して設けられ、その各色に対応する画素電極毎に階調に応じ
た電圧を印加して、各画素電極の透過率を調整することにより複雑な中間色を表示するこ
とが可能となっている。近年では、そのような原色系のＲ、Ｇ、Ｂの３色の着色層に加え
、さらに補色系のシアン（Ｃ）の色の着色層を備えることで広範な色を表示することが可
能な画像表示装置が提案されている（例えば、特許文献３を参照）。

特開２００１−２３５７６３号公報 特開２００２−１８２２３０号公報 特開２００１−３０６０２３号公報

上記の特許文献２に記載の液晶装置は、画素電極が縦ストライプ形状に形成され、各ス
リットが画素電極の長辺方向の中心に対して対称をなすように所定の傾きで配列されてい
るため、スリットの設定数が多い構造となっている。

ここで、一般的なＦＦＳ方式の液晶装置の場合、画素電極に設けられるスリットの長辺
方向の両端部のうち、いずれか一方の端部付近では、液晶の駆動時に、各スリットの端部
付近でない位置と比較してフリンジフィールドのかかり方が変わり、液晶分子が殆ど駆動
されないドメイン領域（液晶の配向異常領域）が発生する。このため、このドメイン領域
では、明るさが低下して表示上暗い領域となってしまう。なお、このドメイン領域は、現
象的に、スリットの設定数分だけ発生し、且つ、隣接する各スリットの間では互い違いに
且つ千鳥状に発生する。したがって、上記の特許文献２に記載の液晶装置では、スリット
の設定数が多い画素構造なので、明るさに寄与しないドメイン領域が増加し、その分、液
晶装置の透過率が著しく低下してしまうという問題がある。

本発明は、以上の点に鑑みてなされたものであり、透過率の低下を招くドメイン領域を
減少させることが可能な画素構造を有するＦＦＳ方式の液晶装置及びそれを用いた電子機
器を提供することを課題とする。

本発明の１つの観点では、液晶装置は、複数行と複数列で構成される複数のサブ画素を
単位画素として構成される基板を備え、前記基板は、スイッチング素子と、少なくとも前
記スイッチング素子の上側に設けられた絶縁膜と、前記絶縁膜の上側に設けられた第１の
透明電極と、前記第１の透明電極の上側に設けられた他の絶縁膜と、前記他の絶縁膜の上
側に設けられ、前記サブ画素毎に形成された複数のスリットを有すると共に前記第１の透
明電極との間で前記スリットの各々を通じて電界を発生させる第２の透明電極と、を備え
、前記スリットの各々の長辺の延在方向は、前記列方向と非同一の方向に規定されている
。

上記の液晶装置は、複数行と複数列で構成される複数のサブ画素を単位画素として構成
される基板を備えて構成される。このような画素構造の例としては、サブ画素が行及び列
方向に田の字状に配置されて単位画素を構成する画素構造が挙げられる。そして、基板は
、スイッチング素子と、少なくともスイッチング素子の上側に設けられ、例えば透明のア
クリル樹脂等により形成された絶縁膜と、かかる絶縁膜の上側に設けられた第１の透明電
極と、かかる第１の透明電極の上側に設けられ、例えばＳｉＯ_２やＳｉＮｘ（シリコン窒
化膜）等により形成された他の絶縁膜と、かかる他の絶縁膜の上側に設けられ、サブ画素
毎に形成された複数のスリットを有すると共に第１の透明電極との間で当該スリットの各
々を通じて電界を発生させる第２の透明電極と、を備えて構成される。好適な例では、前
記電界は、前記基板と略平行な方向及び略垂直な方向（基板の上側方向）に強い電界成分
を有するフリンジフィールドとすることができる。これにより、ＦＦＳ方式の液晶装置を
構成することができる。

好適な例では、スイッチング素子としては、例えば、ガラス基板上に６００℃以下の温
度で製造されるＬＴＰＳ（Low Temperature Poly Silicon）型のＴＦＴ素子又はＰ−Ｓｉ
（ポリシリコン）型のＴＦＴ素子又はα−Ｓｉ（アモルファスシリコン）型のＴＦＴ素子
などに代表される三端子型素子、或いはＴＦＤ（Thin Film Diode）素子などに代表され
る二端子型非線形素子などを用いることができる。

ここで、単位画素が１行複数列に配置されたサブ画素により構成され、さらにサブ画素
が長辺及び短辺を有する矩形に形成され、第２の透明電極に設けられるスリットの各々の
長辺の延在方向が、サブ画素の短辺の延在方向と同一の方向に規定されている比較例を想
定した場合、ＦＦＳ方式を用いて適正に液晶を駆動させためには、スリットをサブ画素の
全体に亘って均一に設ける必要がある。そうすると、比較例では、サブ画素の長辺方向に
適宜の間隔をおいてスリットを並べるように設ける必要があり、その分だけスリットの設
定数が増加してしまう。また、一般的なＦＦＳ方式の液晶装置の場合、スリットの長辺方
向の両端部のうち、いずれか一方の端部付近では、液晶の駆動時に、各スリットの端部付
近でない位置と比較してフリンジフィールドのかかり方が変わり、液晶分子が殆ど駆動さ
れないドメイン領域（液晶の配向異常領域）が発生する。このため、このドメイン領域で
は、明るさが低下して表示上暗い領域となってしまう。なお、このドメイン領域は、現象
的に、スリットの設定数分だけ発生し、且つ、隣接する各スリットの間では互い違いに且
つ千鳥状に発生する。したがって、上記の比較例のようにサブ画素に設けるスリットの数
が多いほど明るさに寄与しないドメイン領域が増加し、その分、液晶装置の透過率が著し
く低下してしまうという問題がある。

この点、この液晶装置では、単位画素が複数行と複数列で構成される複数のサブ画素に
より構成され、第２の透明電極に設けられたスリットの各々の長辺の延在方向は、サブ画
素の並びである列方向と非同一の方向に規定されている。好適な例では、前記スリットの
各々の長辺の延在方向は、前記行方向又は前記行方向に対して所定の角度だけ傾いた方向
に規定されているのが好ましい。

これにより、スリットを第２の透明電極の全体に均一に配置しつつ、上記の比較例と比
べて、そのスリットの設定数を減らすことができる。この液晶装置でも、液晶の駆動時に
、各スリットの長辺方向の両端部のうち、いずれか一方の端部付近にドメイン領域が生じ
るが、第２の透明電極に設定されるスリットの数を上記の比較例と比較して減らしている
ので、それに伴ってドメイン領域を減らすことができる。その結果、透過率が低下するの
を防止できる。

好適な例では、前記スイッチング素子の各々に電気的に接続され、前記列方向に延在す
る複数の第１の配線及び前記行方向に延在する複数の第２の配線を有し、前記スリットの
各々の長辺の延在方向は、前記複数の第２の配線の延在方向と同一の方向又は前記複数の
第２の配線の延在方向に対して所定の角度だけ傾いた方向に規定されているのが好ましい
。なお、第１の配線は画像信号が供給されるデータ線又は走査信号が供給されるゲート線
とすることができると共に、これに対応して、第２の配線は走査信号が供給されるゲート
線又は画像信号が供給されるデータ線とすることができる。

上記の液晶装置の一つの態様では、前記第１の透明電極は、共通電位に接続された共通
電極であると共に、前記第２の透明電極は、前記サブ画素毎に形成され、前記絶縁膜及び
前記他の絶縁膜の各々に設けられたコンタクトホールを介して前記スイッチング素子と電
気的に接続された単位サブ画素電極である。

この態様では、第１の透明電極は、共通電位に接続された共通電極とすることができる
と共に、第２の透明電極は、サブ画素毎に形成され、絶縁膜及び他の絶縁膜の各々に設け
られたコンタクトホールを介してスイッチング素子と電気的に接続された単位サブ画素電
極とすることができる。

上記の液晶装置の他の態様では、前記第１の透明電極は、前記サブ画素毎に形成され、
前記絶縁膜に設けられたコンタクトホールを介して前記スイッチング素子と電気的に接続
された単位サブ画素電極であると共に、前記第２の透明電極は、共通電位に接続された共
通電極である。

この態様では、第１の透明電極は、サブ画素毎に形成され、絶縁膜に設けられたコンタ
クトホールを介してスイッチング素子と電気的に接続された単位サブ画素電極とすること
ができると共に、第２の透明電極は、共通電位に接続された共通電極とすることができる
。

上記の液晶装置の他の態様では、前記基板と液晶を挟んで対向する対向基板を備え、前
記対向基板側において、前記単位画素内の前記複数の前記サブ画素の各々に対応する位置
には任意の単一色よりなる着色層が設けられ、当該サブ画素の各々の面積は同一の大きさ
に設定されている。

この態様では、基板と液晶を挟んで対向する対向基板を備える。そして、対向基板側に
おいて、単位画素内の複数のサブ画素の各々に対応する位置には任意の単一色よりなる着
色層が設けられている。これにより、任意の４色を有する単位画素を構成することができ
る。また、当該サブ画素の各々の面積を同一の大きさに設定することができる。

上記の液晶装置の他の態様では、前記基板と液晶を挟んで対向する対向基板を備え、前
記対向基板側において、前記単位画素内の前記複数の前記サブ画素の各々に対応する位置
には任意の単一色よりなる着色層が設けられ、当該複数のサブ画素のうち少なくとも１つ
の前記サブ画素の面積は、他の前記サブ画素の面積と非同一の大きさに設定されている。

この態様では、基板と液晶を挟んで対向する対向基板を備える。そして、対向基板側に
おいて、単位画素内の複数のサブ画素の各々に対応する位置には任意の単一色よりなる着
色層が設けられている。これにより、任意の４色を有する単位画素を構成することができ
る。また、当該複数のサブ画素のうち少なくとも１つのサブ画素の面積は、他のサブ画素
の面積と非同一の大きさに設定されている。好適な例では、前記単位画素内において、同
一の前記行方向又は同一の前記列方向に配置されたサブ画素の各々の面積は非同一の大き
さに設定されているのが好ましい。

このように、この態様では、単位画素内のサブ画素の面積を全て同一の大きさとするの
ではなく、必要に応じて、単位画素内の各サブ画素の面積を上記のように変えることによ
り、ホワイトバランスの調整をすることができる。

本発明の他の観点では、上記の液晶装置を表示部として備える電子機器を構成すること
ができる。

以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下
の各種実施形態は、本発明を液晶装置に適用したものである。なお、本明細書では、「内
面上」との文言は、液晶層４側に位置する「内面上」の意味で用いる。したがって、例え
ば、「素子基板の内面上」といった場合には、「液晶層４側に位置する素子基板の内面上
」を意味することになる。

［第１実施形態］
（液晶装置の構成）
まず、図１等を参照して、本発明の第１実施形態に係る液晶装置１００の構成等につい
て説明する。

図１は、本発明の第１実施形態に係る液晶装置１００の概略構成を模式的に示す平面図
である。図１では、紙面手前側（観察側）にカラーフィルタ基板９２が配置されている一
方、紙面奥側に素子基板９１が配置されている。なお、図１では、紙面縦方向（列方向）
をＹ方向と、また、紙面横方向（行方向）をＸ方向と規定する。また、図１において、赤
色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、任意の色（Ｏｔｈｅｒ、以下では、「Ｏ」と略記す
ることがある）の４色の各々に対応する領域は１つのサブ画素領域ＳＧを示していると共
に、Ｒ、Ｇ、Ｂ、Ｏの各色のサブ画素領域ＳＧにより構成される２行２列の画素配列は、
１つの画素領域ＡＧを示している。各サブ画素領域ＳＧは、略正方形に形成され、同一の
面積を有する領域となっている。なお、以下では、１つのサブ画素領域ＳＧ内に存在する
１つの表示領域を「サブ画素」と称し、また、１つの画素領域ＡＧ内に対応する表示領域
を「単位画素」と称することもある。

液晶装置１００は、素子基板９１と、その素子基板９１に対向して配置されるカラーフ
ィルタ基板９２とが枠状のシール材５を介して貼り合わされ、そのシール材５で区画され
る領域内に液晶が封入されて液晶層４が形成されてなる。

ここに、液晶装置１００は、Ｒ、Ｇ、Ｂ、Ｏの４色を用いて構成されるカラー表示用の
液晶装置であると共に、スイッチング素子として後述する第１基板１上に６００℃以下の
温度で製造され、ダブルゲート構造を有するＬＴＰＳ（低温ポリシリコン）型のＴＦＴ素
子（以下、「ＬＴＰＳ型ＴＦＴ素子２１」と呼ぶ）を用いたアクティブマトリクス駆動方
式の液晶装置である。また、この液晶装置１００は、画素電極等の各種電極が形成された
素子基板９１側において、当該素子基板９１面に略平行な方向、及び略垂直な方向（観察
側）にフリンジフィールド（電界Ｅ）を発生させて液晶分子の配向を制御する、いわゆる
ＦＦＳ方式の液晶装置である。このため、この液晶装置１００では高い視野角等を得るこ
とが可能となっている。また、液晶装置１００は、透過型表示のみを行う透過型の液晶装
置である。

まず、素子基板９１の平面構成は次の通りである。

素子基板９１の内面上には、主として、複数のソース線３２、複数のゲート線３３、複
数のＬＴＰＳ型ＴＦＴ素子２１、複数の画素電極１０、共通電極２０、信号線駆動回路４
０、走査線駆動回路４１、外部接続用配線３５及びＦＰＣ（Flexible Printed Circuit）
などの実装部品４２が形成若しくは実装されている。

図１に示すように、素子基板９１は、カラーフィルタ基板９２の隣り合う二辺側から夫
々の外側へ張り出してなる張り出し領域３６を有している。カラーフィルタ基板９２の一
辺側の外側であって、Ｙ方向に位置する張り出し領域３６上には信号線駆動回路４０が実
装されていると共に、カラーフィルタ基板９２の他の一辺側の外側であって、Ｘ方向に位
置する張り出し領域３６上には走査線駆動回路４１が実装されている。信号線駆動回路４
０及び走査線駆動回路４１の各入力側の端子（図示略）は、複数の外部接続用配線３５の
一端側と電気的に接続されていると共に、複数の外部接続用配線３５の他端側は実装部品
４２と電気的に接続されている。なお、図１では、便宜上、走査線駆動回路４１と実装部
品４２との外部接続用配線３５を通じた接続状態の図示は省略する。

各ソース線３２は、Ｘ方向に適宜の間隔をおいてＹ方向に延在するように形成されてお
り、各ソース線３２の一端側は、信号線駆動回路４０の出力側の端子（図示略）に電気的
に接続されている。

各ゲート線３３は、例えば、Ｔｉ（チタン）／Ａｌ（アルミニウム）／Ｔｉ（チタン）
の３層構造を有し、Ｙ方向に適宜の間隔をおいてＸ方向に且つ有効表示領域Ｖ内に延在す
るように形成されている。各ゲート線３３の一端側は、走査線駆動回路４１の出力側の端
子（図示略）に電気的に接続されている。

各ソース線３２と各ゲート線３３の交差位置付近にはＬＴＰＳ型ＴＦＴ素子２１が対応
して設けられており、ＬＴＰＳ型ＴＦＴ素子２１は各ソース線３２、各ゲート線３３及び
各画素電極１０等に電気的に接続されている。

各画素電極１０は、例えばＩＴＯなどの透明導電材料により形成され、各サブ画素領域
ＳＧ内に対応して設けられている。

共通電極２０は、画素電極１０と同一の材料により形成され、有効表示領域Ｖと略同一
の大きさの領域（太い破線で囲まれた領域）を有し、図３に示す第３絶縁膜（誘電膜）５
３を挟んで各画素電極１０の下側に略べた状に設けられる。共通電極２０は、当該共通電
極２０と同一の材料などからなる共通配線２７を通じて、例えば、信号線駆動回路４０内
の共通電位用端子（ＣＯＭ端子）と電気的に接続されている。

１つの画素領域ＡＧがＸ方向及びＹ方向に複数個、マトリクス状に並べられた領域が有
効表示領域Ｖ（２点鎖線により囲まれる領域）である。この有効表示領域Ｖに、文字、数
字、図形等の画像が表示される。なお、有効表示領域Ｖの外側の領域は表示に寄与しない
額縁領域３８となっている。また、各画素電極１０等の内面上には、図示しない配向膜が
形成されている。かかる配向膜は、所定の方向Ｒにラビング処理（図２を参照）が施され
ている。

次に、カラーフィルタ基板９２の平面構成は次の通りである。

カラーフィルタ基板９２は、図３も参照して分かるように、遮光層（一般に「ブラック
マトリクス」と呼ばれ、以下では、単に「ＢＭ」と略記する）、Ｒ、Ｇ、Ｂ、Ｏの４色の
着色層６Ｒ、６Ｇ、６Ｂ、６Ｏ、オーバーコート層１６及び配向膜１８などを有する。な
お、以下の説明において、色を問わずに着色層を指す場合は単に「着色層６」と記し、色
を区別して着色層を指す場合は「着色層６Ｒ」などと記す。ＢＭは、各サブ画素領域ＳＧ
を区画する位置等に形成されている。

以上の構成を有する液晶装置１００では、電子機器等と接続された実装部品４２側から
の信号及び電力等に基づき、走査線駆動回路４１によって、Ｇ_１、Ｇ_２、・・・、Ｇ_ｍ−
１、Ｇ_ｍ（ｍ：自然数）の順にゲート線３３が順次排他的に１本ずつ選択されるとともに
、選択されたゲート線３３には、選択電圧のゲート信号が供給される一方、他の非選択の
ゲート線３３には、非選択電圧のゲート信号が供給される。そして、信号線駆動回路４０
は、選択されたゲート線３３に対応する位置に存在する画素電極１０に対し、表示内容に
応じたソース信号を、それぞれ対応するＳ_１、Ｓ_２、・・・、Ｓ_ｎ−１、Ｓ_ｎ（ｎ：自然
数）のソース線３２及び各ＬＴＰＳ型ＴＦＴ素子２１を介して供給する。その結果、液晶
層４の表示状態が、非表示状態または中間表示状態に切り替えられ、液晶層４内の液晶分
子の配向状態が制御されることとなる。これにより、有効表示領域Ｖ内において所望の画
像を表示することができる。

（画素構成）
次に、図２（ａ）及び図３等を参照して、本発明の第１実施形態に係る液晶装置１００
の画素構成等について説明する。

図２（ａ）は、第１実施形態に係る素子基板９１における１画素分の平面構成を示す。
なお、図２（ａ）では、素子基板９１の説明に必要な最小限の要素のみ図示している。図
３は、図２（ａ）における切断線Ａ−Ａ’に沿った断面図を示すと共に、ＬＴＰＳ型ＴＦ
Ｔ素子２１を通る位置で切断したときの１サブ画素を含む断面構成を示す。

まず、第１実施形態の素子基板９１における画素構成等について説明する。

素子基板９１は、２行２列に配置された４つのサブ画素により構成される単位画素をマ
トリクス状に配置して構成される有効表示領域Ｖ（図１を参照）を有する。ここで、単位
画素内において各サブ画素は、画素電極１０と共通電極２０とが平面的に重なり合う電極
部分に対応しており、当該各サブ画素は略同一の面積を有するように設定されている。

ガラス基板である第１基板１の内面上には、ソース線３２とゲート線３３の交差位置に
対応して、ゲート線３３に対して二度交差するように略Ｕの字状の平面形状を有する低温
型のＰ−Ｓｉ（ポリシリコン）層１９が形成されている。Ｐ−Ｓｉ層１９及び第１基板１
の内面上には、その略一面に亘って、例えばＳｉＯ_２などからなるゲート絶縁膜５０が形
成されている。

ゲート絶縁膜５０は、Ｐ−Ｓｉ層１９の一端側に且つソース線３２の一部と平面的に重
なる位置に第１のコンタクトホール５０ａを有すると共に、Ｐ−Ｓｉ層１９の他端側に対
応する位置に第２のコンタクトホール５０ｂを有する。ゲート絶縁膜５０の内面上にはゲ
ート線３３が形成されており、そのゲート線３３は、図２（ａ）に示すように、Ｙ方向に
一定の間隔をおいてＸ方向に延在するように形成され、さらにＰ−Ｓｉ層１９と部分的且
つ平面的に重なっている。なお、後述するソース線３２の延在方向に相隣接するサブ画素
の間隔は、ゲート線３３の延在方向に相隣接するサブ画素の間隔より大きくなっている。

ゲート線３３及びゲート絶縁膜５０の内面上には、例えばＳｉＯ_２などからなる透明の
第１絶縁膜５１が形成されている。第１絶縁膜５１は、第１のコンタクトホール５０ａに
対応する位置に第１のコンタクトホール５１ａを有すると共に、第２のコンタクトホール
５０ｂに対応する位置に第２のコンタクトホール５１ｂを有する。第１絶縁膜５１の内面
上には、ソース線３２及び中継電極７７が設けられている。

ソース線３２は、図２（ａ）に示すように、Ｘ方向に一定の間隔をおいてＹ方向に延在
するように形成されている。ソース線３２の一部は、Ｐ−Ｓｉ層１９の一端側の一部と平
面的に重なっている。ソース線３２の一部は、第１のコンタクトホール５０ａ及び５１ａ
内まで入り込むように設けられており、当該ソース線３２は、Ｐ−Ｓｉ層１９の一端側と
電気的に接続されている。中継電極７７は、Ｐ−Ｓｉ層１９の他端側の一部と平面的に重
なり合っている。中継電極７７の一部は、第２のコンタクトホール５０ｂ及び５１ｂ内ま
で入り込むように設けられており、当該中継電極７７は、Ｐ−Ｓｉ層１９の他端側と電気
的に接続されている。これにより、各ソース線３２は、対応する各Ｐ−Ｓｉ層１９を介し
て、対応する各中継電極７７に電気的に接続されている。こうして、各Ｐ−Ｓｉ層１９に
対応する位置に且つソース線３２とゲート線３３との交差位置に対応してダブルゲート構
造のＬＴＰＳ型ＴＦＴ素子２１が設けられている。

ソース線３２、中継電極７７及び第１絶縁膜５１の内面上には、例えば透明のアクリル
樹脂等からなる第２絶縁膜５２が形成されている。第２絶縁膜５２の内面上は平坦性を有
し、第２絶縁膜５２は平坦化膜を構成している。第２絶縁膜５２は、中継電極７７の一端
側に且つ第２のコンタクトホール５０ｂ及び５１ｂの近傍位置にコンタクトホール５２ａ
を有する。なお、本発明では、第１絶縁膜５１と第２絶縁膜５２との間に、例えばＳｉＮ
ｘ（シリコン窒化膜）などからなる絶縁膜を更に設けるようにしても構わない。

第２絶縁膜５２の内面上には、その略一面に亘って、ＣＯＭ端子（共通電位用端子）に
電気的に接続された共通電極２０が形成されている（図１も参照）。共通電極２０は、例
えばＩＴＯなどの透明導電材料により形成され、コンタクトホール５２ａに対応する位置
に開口２０ａを有する。コンタクトホール５２ａ内に位置する第２絶縁膜５２の一部、及
び共通電極２０の内面上には、例えばＳｉＯ_２やＳｉＮｘなどからなる第３絶縁膜５３が
形成されている。第３絶縁膜５３は、第２絶縁膜５２のコンタクトホール５２ａに対応す
る位置にコンタクトホール５３ａを有する。第３絶縁膜５３は、共通電極２０と後述する
画素電極１０との間に設けられるため、補助容量を形成する誘電膜として機能する。ここ
で、十分な補助容量を確保するためには、第３絶縁膜５３の厚さｄ１は、できる限り薄く
設定されているのが好ましい。

かかる目的を実現するため、好適な例では、第３絶縁膜５３の厚さｄ１は、自身に形成
される補助容量の大きさが約１００〜６００ｆＦ、より好ましくは約２００〜８００ｆＦ
に設定するように決定するのが好ましい。また、精細度２００ＰＰｉ以上では、第３絶縁
膜５３の厚さｄ１は約５０〜４００ｎｍに設定するのが好ましい一方、精細度２００ＰＰ
ｉ未満では、第３絶縁膜５３の厚さｄ１は約２００〜１０００ｎｍに設定するのが好まし
い。

第３絶縁膜５３の内面上であって、各サブ画素領域ＳＧ内には、例えばＩＴＯなどの透
明導電材料よりなる画素電極１０が形成されている。各画素電極１０は、各サブ画素領域
ＳＧの形状に対応して略正方形に形成され、単位画素内において、各サブ画素に係る各画
素電極１０の面積はそれぞれ同一の大きさに設定されている。画素電極１０は、コンタク
トホール５２ａ及び５３ａ内まで入り込むように設けられ、当該コンタクトホール５２ａ
及び５３ａを介して中継電極７７と電気的に接続されている。このため、ソース線３２か
らのソース信号（映像信号）は、ＬＴＰＳ型ＴＦＴ素子２１及び中継電極７７を介して画
素電極１０へ供給される。また、画素電極１０は、第３絶縁膜５３を介して共通電極２０
と対向し且つ平面的に重なっている。画素電極１０には、自身と共通電極２０との間で、
フリンジフィールド（電界Ｅ）を発生させるための複数のスリット１０ｘが設けられてい
る。各スリット１０ｘは、細長状に且つ横ストライプ状に形状に形成され、各スリット１
０ｘの長辺１０ｘａの延在方向は、サブ画素の並びである列方向及びソース線３２の延在
方向と非同一の方向に規定されている。本例では、各スリット１０ｘの長辺１０ｘａの延
在方向は、サブ画素の並びである行方向及びゲート線３３の延在方向に対して所定の角度
だけ傾いた方向に規定されている。但し、本発明では、各スリット１０ｘの長辺１０ｘａ
の延在方向は、サブ画素の並びである行方向及びゲート線３３の延在方向と同一の方向に
規定されていても構わない。なお、本例では、各スリット１０ｘの長辺１０ｘａと繋がる
、当該各スリット１０ｘの短辺（符号は省略する）は曲線状の形状を有するように形成さ
れているが、これに限らず、本発明では、当該短辺の形状に限定はなく、例えば直線状の
形状に形成されていても構わない。

第３絶縁膜５３の一部、及び画素電極１０の内面上には図示しない配向膜が形成されて
いる。かかる配向膜には、図２（ａ）に示すように、ゲート線３３の延在方向（以下、「
ラビング方向Ｒ」と呼ぶ）にラビング処理が施されている。このため、液晶分子４ａは、
初期配向状態において、その長軸方向がラビング方向Ｒに沿った状態で配向している。ま
た、第１基板１の下側には偏光板１１が設けられていると共に、偏光板１１の下側には照
明装置としてのバックライト１５が設けられている。こうして、第１実施形態に係る画素
構成を含む素子基板９１が構成されている。

一方、上記の画素構成に対応するカラーフィルタ基板９２の構成は次の通りである。

ガラス基板である第２基板２の内面上であって、１つの画素領域ＡＧ内には、サブ画素
領域ＳＧ毎に任意の色の着色層、例えば赤色（Ｒ）の着色層６Ｒ、緑色（Ｇ）の着色層６
Ｇ、青色（Ｂ）の着色層６Ｂ、及び任意の色（Ｏ）の着色層６Ｏのうち、いずれか１つか
らなる着色層６が設けられている。なお、本発明では、２行２列に配置された各サブ画素
に対する、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、任意の色（Ｏ）の着色層６の配列順序
に限定はなく、その各色の着色層６の配列順序は任意である。第２基板２の内面上であっ
て、各サブ画素領域ＳＧを区画する位置及びＬＴＰＳ型ＴＦＴ素子２１に対応する位置に
はＢＭが設けられている。このため、ＬＴＰＳ型ＴＦＴ素子２１、ソース線３２及びゲー
ト線３３等はＢＭと平面的に重なっている。ＢＭ及び各着色層６の内面上にはオーバーコ
ート層１６が形成されている。このオーバーコート層１６は、液晶装置１００の製造工程
中に使用される薬剤等による腐食や汚染から、着色層６等を保護する機能を有している。
オーバーコート層１６の内面上には所定の方向にラビング処理が施された配向膜１８が形
成されている。こうして、第１実施形態に係るカラーフィルタ基板９２が構成されている
。

以上の構成を有する液晶装置１００では、その駆動時、ラビング方向Ｒに沿って初期配
向状態にある液晶分子（図示略）は、ソース線３２の延在方向に生じるフリンジフィール
ド（電界Ｅ）によって反時計廻り又は時計廻りに回転してソース線３２の延在方向に再配
向する。なお、図３の断面構成では、フリンジフィールド（電界Ｅ）は、素子基板９１と
略平行な方向（紙面横方向）及び略垂直な方向（カラーフィルタ基板側）に強い電界成分
を有し、画素電極１０と、その複数のスリット１０ｘ及び第３絶縁膜５３を介して共通電
極２０との間で生じる。これにより、液晶分子の配向制御がなされ、透過型表示をするこ
とができる。そして、透過型表示の際、バックライト１５から出射した照明光は、図３に
示す経路Ｔに沿って進行し、共通電極２０、画素電極１０及びＲ、Ｇ、Ｂ、Ｏの各着色層
６等を通過して観察者に至る。この場合、その照明光は、その着色層６等を透過すること
により所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により
視認される。

（電気的等価回路の構成）
次に、図５等を参照して、第１実施形態に係る液晶装置１００の電気的等価回路の構成
について説明する。図５は、液晶装置１００の電気的等価回路の構成を示すブロック図で
ある。なお、図５では、実際は、走査線駆動回路４１と実装部品４２とは外部接続用配線
３５を通じて接続されているが、便宜上、その図示は省略している。

液晶装置１００は、１つの画素領域ＡＧ内に設けられる単位画素（以下、「単位画素Ｐ
」と呼ぶ）を行方向（Ｘ方向）及び列方向（Ｙ方向）にマトリクス状に配列してなる有効
表示領域Ｖと、その外側に設けられ、各サブ画素領域ＳＧ内に設けられる各サブ画素（以
下、「サブ画素ＳＰ」と呼ぶ）を駆動する信号線駆動回路４０及び走査線駆動回路４１と
、信号線駆動回路４０及び走査線駆動回路４１と電気的に接続され、液晶装置１００と電
子機器とのインターフェースである実装部品４２と、を有する。

液晶装置１００は、所定間隔おきに交互に設けられた複数のゲート線３３およびコモン
線８０と、所定間隔おきに設けられてゲート線３３およびコモン線８０に交差する複数の
ソース線３２と、を備える。

単位画素Ｐは、２行２列に配置された４つのサブ画素ＳＰにより構成される。言い換え
れば、単位画素Ｐ内において、４つのサブ画素ＳＰの配列状態は、ソース線３２の延在方
向（Ｙ方向）に２列、及び、ゲート線３３の延在方向（Ｘ方向）に２行となっている。各
サブ画素ＳＰは、各ゲート線３３および各コモン線８０と各ソース線３２との交差位置に
対応して設けられている。なお、本発明では、上記したように、画素電極１０と共通電極
２０の間に設けられた誘電膜たる第３絶縁膜５３に補助容量が形成されるので、コモン線
８０及び後述する蓄積容量８１を設けることは必須ではない。

少なくとも各サブ画素領域ＳＧ内には、ＬＴＰＳ型ＴＦＴ素子２１、画素電極１０、当
該画素電極１０に第３絶縁膜５３（図示略）を挟んで対向する共通電極２０、並びに画素
電極１０及びコモン線８０に電気的に接続された蓄積容量８１が設けられている。

ＬＴＰＳ型ＴＦＴ素子２１のゲート電極には、ゲート線３３が接続され、ＬＴＰＳ型Ｔ
ＦＴ素子２１のソース電極には、ソース線３２が接続され、ＬＴＰＳ型ＴＦＴ素子２１の
ドレイン電極には、画素電極１０および蓄積容量８１が接続されている。画素電極１０と
共通電極２０との間には、液晶層４が挟持される。したがって、このＬＴＰＳ型ＴＦＴ素
子２１は、ゲート線３３から選択電圧が印加されると、ソース線３２と画素電極１０およ
び蓄積容量８１とを導通状態とする。

走査線駆動回路４１は、ＬＴＰＳ型ＴＦＴ素子２１を導通状態にする選択電圧を各ゲー
ト線３３に線順次で供給する。例えば、あるゲート線３３に選択電圧が供給されると、こ
のゲート線３３に接続されたＬＴＰＳ型ＴＦＴ素子２１が全て導通状態になり、このゲー
ト線３３に係るサブ画素ＳＰの全てが選択される。具体的には、走査線駆動回路４１は、
シフトレジスタ回路４１ａ、出力制御回路４１ｂ及びバッファ回路４１ｃを有し、当該走
査線駆動回路４１には、実装部品４２を介して、図示しない電子機器の外部回路側から電
力及び各種の信号が供給される。シフトレジスタ回路４１ａは、順次転送型シフトレジス
タであり、電子機器の外部回路側からスタート信号ＶＳＰ（１フレームの開始信号）、ク
ロック信号ＶＣＫ、及びディレクション信号ＶＤＩＲ（ゲート線の走査方向を指定する信
号）などの各種信号が供給されると、それらの各種信号を出力制御回路４１ｂへ出力する
。出力制御回路４１ｂは、走査線駆動回路４１の動作を制御する回路であり、電子機器の
外部回路内の電源回路から供給される駆動信号ＶＥＮＢがＬレベルのとき、ゲート線３３
を選択可能とする制御信号をバッファ回路４１ｃへ出力すると共に、シフトレジスタ回路
４１ａから出力されたスタート信号ＶＳＰ、クロック信号ＶＣＫ及びディレクション信号
ＶＤＩＲなどの各種信号をバッファ回路４１ｃへ出力する。バッファ回路４１ｃは、出力
制御回路４１ｂから出力された各種信号の波形整形を行う波形整形用回路である。なお、
本発明では、出力制御回路４１ｂとバッファ回路４１ｃとの間に、出力制御回路４１ｂか
ら出力された各種信号のレベルを増幅するレベルシフタ回路を設けるようにしても構わな
い。以上の構成を有する走査線駆動回路４１は、一垂直走査期間（１Ｖ期間）内に、アド
レス番号Ｇ_１、Ｇ_２、・・・、Ｇ_ｍ−１、Ｇ_ｍのゲート線３３を（図１も参照）を順次走
査すると共に、一水平走査期間（１Ｈ期間）内に２つのゲート線３３を順次走査して単位
画素Ｐを駆動する。

信号線駆動回路４０は、画像信号を各ソース線３２に供給し、オン状態のＬＴＰＳ型Ｔ
ＦＴ素子２１を介して、各サブ画素領域ＳＧ内の画素電極１０に画像情報を順次書き込む
。具体的には、信号線駆動回路４０は、各単位画素Ｐの列に対応して設けられたデマルチ
プレクサとしてのデマルチプレクサ単位回路３１０を備え、各デマルチプレクサ単位回路
３１０は、一対のトランスファゲート３１１及び３１２を含んで構成される。デマルチプ
レクサ単位回路３１０は、実装部品４２を介して電子機器の外部回路（図示略）から供給
される時分割信号を、トランスファゲート３１１及び３１２を電気的に開閉することによ
り、対応する単位画素Ｐに係るソース線３２へ振り分ける機能を有する。なお、本発明で
は、信号線駆動回路４０内にデマルチプレクサ単位回路３１０を設けることは必須ではな
い。この場合、各ソース線３２は、信号線駆動回路４０と直接的に電気的に接続される構
成となる。

以上の構成を有する液晶装置１００は、以下のように動作する。

すなわち、走査線駆動回路４１から選択電圧を線順次で供給することで、あるゲート線
３３と接続されたサブ画素ＳＰの全てを選択する。そして、これらサブ画素ＳＰの選択に
同期して、信号線駆動回路４０からソース線３２に画像信号を供給する。これにより、走
査線駆動回路４１および信号線駆動回路４０で選択した全てのサブ画素ＳＰに、ソース線
３２からＬＴＰＳ型ＴＦＴ素子２１を介して画像信号が供給されて、画像情報が画素電極
１０に書き込まれる。

サブ画素領域ＳＧ内の画素電極１０に画像情報が書き込まれると、この画素電極１０と
共通電極２０との電位差により、液晶層４に駆動電圧が印加される。したがって、画像信
号の電圧レベルを変化させることで、液晶の配向や秩序を変化させて、各サブ画素ＳＰの
光変調による階調表示を行う。

なお、液晶に印加される駆動電圧は、蓄積容量８１により、画像情報が書き込まれる期
間よりも３桁も長い期間に亘って保持される。

図６は、有効表示領域Ｖ内の任意の単位画素Ｐ、及び当該任意の単位画素Ｐに対応する
デマルチプレクサ単位回路３１０の電気的構成を示す回路図である。

ここで、図６において、説明の便宜上、上側に位置するゲート線３３を「ゲート線３３
ａ」とし、また、下側に位置するゲート線３３を「ゲート線３３ｂ」とする。ゲート線３
３ａ及び３３ｂには、それぞれ、走査信号ＧＡＴＥ１ａ、１ｂが供給される。また、図６
において、説明の便宜上、左側に位置するソース線３２を「ソース線３２ａ」とし、また
、右側に位置するソース線３２を「ソース線３２ｂ」とする。コモン線８０及び共通電極
２０には駆動信号ＶＣＯＭが供給される。

デマルチプレクサ単位回路３１０は、１入力２出力型の１：２デマルチプレクサであり
、１つの入力端子ＳＥＧに対して２つの出力端子ＳＳ１、ＳＳ２を有し、２つの出力端子
ＳＳ１、ＳＳ２の中から選択された出力端子を入力端子ＳＥＧに接続することにより、時
分割信号として供給される画像信号をソース線３２ａ、３２ｂに振り分ける。

デマルチプレクサ単位回路３１０は、例えば、相補型トランジスタであるＣＭＯＳ（Co
mplementary Metal-Oxide Semiconductor）で構成された第１のトランスファゲート３１
１及び第２のトランスファゲート３１２を有する。具体的には、第１のトランスファゲー
ト３１１及び第２のトランスファゲート３１２の一方の端子は、入力端子ＳＥＧに接続さ
れ、その他方の端子は、それぞれ、出力端子ＳＳ１及びＳＳ２に接続されている。

出力端子ＳＳ１は、赤色（Ｒ）及び青色（Ｂ）の各サブ画素ＳＰと夫々接続されたソー
ス線３２ａに接続されている。一方、出力端子ＳＳ２は、緑色（Ｇ）及び任意の色（Ｏ）
の各サブ画素ＳＰと夫々接続されたソース線３２ｂに接続されている。

第１のトランスファゲート３１１の制御端子には、選択信号ＳＥＬ１、ＳＥＬ１Ｂが入
力される。選択信号ＳＥＬ１Ｂは、選択信号ＳＥＬ１が反転されたものである。選択信号
ＳＥＬ１、ＳＥＬ１Ｂがアクティブになると、第１のトランスファゲート３１１がオン状
態となり、入力端子ＳＥＧから入力された画像信号をソース線３２ａへ供給する。

第２のトランスファゲート３１２の制御端子には、選択信号ＳＥＬ２、ＳＥＬ２Ｂが入
力される。選択信号ＳＥＬ２Ｂは、選択信号ＳＥＬ２が反転されたものである。選択信号
ＳＥＬ２、ＳＥＬ２Ｂがアクティブになると、第２のトランスファゲート３１２がオン状
態となり、入力端子ＳＥＧから入力された画像信号をソース線３２ｂへ供給する。

入力端子ＳＥＧには、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、任意の色（Ｏ）の各色の
画像情報の多重信号が入力される。

以上のデマルチプレクサ単位回路３１０は、以下のように動作する。

入力端子ＳＥＧに画像信号を供給すると共に、選択信号ＳＥＬ１、ＳＥＬ１Ｂ、或いは
、選択信号ＳＥＬ２、ＳＥＬ２Ｂをアクティブにする。これにより、赤色（Ｒ）及び青色
（Ｂ）の各サブ画素に接続されたソース線３２ａ、或いは、緑色（Ｇ）及び任意の色（Ｏ
）の各サブ画素に接続されたソース線３２ｂを選択し、その選択したソース線３２に画像
信号を供給できる。

次に、図７を参照して、液晶装置１００の駆動方法について説明する。図７は、液晶装
置１００の駆動方法に係るタイミングチャートを示す。

上記したように、ＶＳＰはスタート信号、ＶＣＫはクロック信号であり、これらスター
ト信号ＶＳＰ及びクロック信号ＶＣＫは、走査線駆動回路４１を通じて液晶装置１００に
供給される。また、ＶＥＮＢは駆動信号であり、この駆動信号ＶＥＮＢがＬレベルのとき
、走査線駆動回路３１は、ゲート線３３に供給される走査信号ＧＡＴＥ１ａ、１ｂ、２ａ
、２ｂ、・・・、６４０ａ、６４０ｂ（例えば、ゲート線３３の本数が１２８０本の場合
）が選択可能となる。

また、ＶＤＩＲは走査方向を指定する信号であり、このディレクション信号ＶＤＩＲは
、第１実施形態では、常時Ｈレベルであり、図５中左側から右側に向かって走査する。

ＶＣＯＭは、上述のように、共通電極２０及びコモン線８０に供給される駆動信号であ
る。第１実施形態では、１ラインごとに共通電極２０の電位を反転するライン反転駆動方
式を採用しており、ＶＣＯＭは、１ラインごとに反転する。

ＧＡＴＥは、上述のように、ゲート線３３に供給される走査信号である。第１実施形態
では、ゲート線３３の本数は例えば１２８０本であり、図６において、ＧＡＴＥ１ａは、
有効表示領域Ｖ内において、最上段のゲート線３３ａに供給される走査信号であり、ＧＡ
ＴＥ１ｂは、最上段の１つ下の段のゲート線３３ｂに供給される走査信号である。ＧＡＴ
Ｅ６４０ｂは、有効表示領域Ｖ内において、最下段のゲート線３３ｂに供給される制御信
号である。

ＤＩＳＰＬＡＹ ＤＡＴＡ信号は、信号線駆動回路４０に供給される時分割の画像信号
である。

ここで、１Ｈ期間に着目したとき、ＶＣＯＭ及びＶＥＮＢが夫々Ｌレベルの状態で、時
刻ｔ１からｔ２の間、ＧＡＴＥ１ａがＨレベルになり、単位画素Ｐ内において、最上段の
ゲート線３３ａに係る、赤色（Ｒ）及び緑色（Ｇ）の各サブ画素ＳＰが選択される。また
、これらの各サブ画素ＳＰの選択に同期して、ＤＡＴＡとして、赤色（Ｒ）及び緑色（Ｇ
）の画像情報Ｖ００１が連続してデマルチプレクサ単位回路３１０に供給される。赤色（
Ｒ）の画像情報Ｖ００１が供給されている間は、選択信号ＳＥＬ１、ＳＥＬ１Ｂがアクテ
ィブであり、選択信号ＳＥＬ２、ＳＥＬ２Ｂは非アクティブである。また、緑色（Ｇ）の
画像情報Ｖ００１が供給されている間は、選択信号ＳＥＬ１、ＳＥＬ１Ｂが非アクティブ
であり、選択信号ＳＥＬ２、ＳＥＬ２Ｂはアクティブである。

これにより、赤色（Ｒ）の画像情報Ｖ００１が、ソース線３２ａを介して、最上段のゲ
ート線３３ａに係る赤色（Ｒ）のサブ画素ＳＰに供給され、緑色（Ｇ）の画像情報Ｖ００
１が、ソース線３２ｂを介して、最上段のゲート線３３ａに係る緑色（Ｇ）のサブ画素Ｓ
Ｐに供給される。

続いて、時刻ｔ２からｔ３の間だけＶＥＮＢがＨレベルになり、さらにＶＣＯＭが反転
してＨレベルの状態になり、時刻ｔ３でＶＥＮＢがＨレベルからＬレベルへ立ち下がると
、それに同期して時刻ｔ３からｔ４の間、ＧＡＴＥ１ｂがＨレベルになり、有効表示領域
Ｖ内において、最上段の１つ下の段のゲート線３３ｂに係る、青色（Ｂ）及び任意の色（
Ｏ）の各サブ画素ＳＰが選択される。また、これらの各サブ画素ＳＰの選択に同期して、
ＤＡＴＡとして、青色（Ｂ）及び任意の色（Ｏ）の画像情報Ｖ００１が連続してデマルチ
プレクサ単位回路３１０に供給される。青色（Ｂ）の画像情報Ｖ００１が供給されている
間は、選択信号ＳＥＬ１、ＳＥＬ１Ｂがアクティブであり、選択信号ＳＥＬ２、ＳＥＬ２
Ｂは非アクティブである。また、任意の色（Ｏ）の画像情報Ｖ００１が供給されている間
は、選択信号ＳＥＬ１、ＳＥＬ１Ｂは非アクティブであり、選択信号ＳＥＬ２、ＳＥＬ２
Ｂはアクティブである。

これにより、青色（Ｂ）の画像情報Ｖ００１が、ソース線３２ａを介して、最上段の１
つ下の段のゲート線３３ｂに係る青色（Ｂ）のサブ画素ＳＰに供給され、任意の色（Ｏ）
の画像情報Ｖ００１が、ソース線３２ｂを介して、最上段の１つ下の段のゲート線３３ｂ
に係る任意の色（Ｏ）のサブ画素ＳＰに供給される。

以上に述べた駆動制御を１Ｖ期間内において更に画像情報Ｖ６４０に対応する、ＧＡＴ
Ｅ６４０ａ、ＧＡＴＥ６４０ｂまで行う。

以上のように、この液晶装置１００では、単位画素Ｐにおいて、１Ｈ期間に、同一の行
方向に位置する２つのサブ画素ＳＰを順次走査（２回の走査）して、その各々のサブ画素
ＳＰを対応する各ソース線３２により画像信号を供給する駆動方法を採用している。

次に、比較例と比較した、第１実施形態に係る液晶装置１００の特有の作用効果につい
て説明する。

以下では、まず、図８（ａ）及び（ｂ）を参照して、比較例に係るＦＦＳ方式の液晶装
置５００の素子基板９１ｘの構成及びその問題点について説明し、その後、比較例と比較
した第１実施形態の特有の作用効果について説明する。なお、比較例において、第１実施
形態と共通する要素については同一の符号を付し、その説明は簡略化又は省略する。

図８（ａ）は、図２（ａ）に対応する、比較例に係る素子基板９１ｘにおける１画素分
の平面構成を示す。図８（ｂ）は、図８（ａ）の切断線Ｃ−Ｃ’に沿った、素子基板９１
ｘにおける１サブ画素の断面構成を示す。なお、比較例の各サブ画素領域ＳＧ１は、第１
実施形態のサブ画素領域ＳＧと異なり、サブ画素の並びである列方向に長辺を有すると共
に、その行方向に短辺を有する縦長領域であり、各サブ画素領域ＳＧ１の長辺の方向は、
ソース線３２の延在方向に規定されている一方、各サブ画素領域ＳＧの短辺の方向は、ゲ
ート線３３の延在方向に規定されている。

比較例に係る液晶装置５００は、スイッチング素子としてα−Ｓｉ型ＴＦＴ素子２３を
有する素子基板９１ｘと、図示しないカラーフィルタ基板９２との間に液晶が封入されて
液晶層４が形成されてなる。

まず、素子基板９１ｘの構成は次の通りである。

比較例では、単位画素は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、他の色（Ｏ）の４色
を含む１行４列に配置された複数のサブ画素により構成されている。なお、比較例に係る
１つの画素領域ＡＧの面積は、第１実施形態に係る１つの画素領域ＡＧの面積と同一の大
きさに規定されている。

第１基板１上には、サブ画素領域ＳＧ１毎にＩＴＯ等からなる共通電極２０（二点鎖線
で囲まれた領域）が設けられている。共通電極２０は、サブ画素領域ＳＧの行方向（短辺
方向）に短辺を有すると共に、サブ画素領域ＳＧの列方向（長辺方向）に長辺を有する、
縦長状の長方形（縦ストライプ形状）に形成されている。共通電極２０の一部上及び第１
基板１上には、図８（ａ）に示すように、Ｙ方向に一定の間隔をおいて形成され、Ｘ方向
に延在する共通電極線２０ｓが設けられている。このため、共通電極２０は、共通電極線
２０ｓに電気的に接続されている。共通電極線２０ｓは、図示を省略するが素子基板９１
ｘ上の所定位置において共通電位用端子（ＣＯＭ端子）と電気的に接続されている。第１
基板１上には、Ｙ方向に一定の間隔をおいてＸ方向に延在するようにゲート線３３が設け
られている。ゲート線３３は、隣接する単位画素に対応して設けられた共通電極線２０ｓ
の近傍位置に設けられている。

共通電極２０、共通電極線２０ｓ、ゲート線３３及び第１基板１の上には、ゲート絶縁
膜５０が形成されている。ゲート絶縁膜５０上であって、後述するソース線３２と、ゲー
ト線３３の交差位置近傍には、α−Ｓｉ型ＴＦＴ素子２３の要素となるα−Ｓｉ層２６が
設けられている。

図８（ａ）において、ゲート絶縁膜５０上には、Ｙ方向に延在するようにソース線３２
が設けられている。ソース線３２は、α−Ｓｉ層２６上に重なるように折れ曲がり、当該
α−Ｓｉ層２６と電気的に接続される折れ曲がり部分３２ｘを有する。また、α−Ｓｉ層
２６及びゲート絶縁膜５０上には、ドレイン電極３４が設けられている。このため、ドレ
イン電極３４は、α−Ｓｉ層２６と電気的に接続されている。このため、ソース線３２の
折れ曲がり部分３２ｘは、α−Ｓｉ層２６を介してドレイン電極３４に電気的に接続され
ている。こうして、その領域にはα−Ｓｉ型ＴＦＴ素子２３が形成されている。

ゲート絶縁膜５０及びα−Ｓｉ型ＴＦＴ素子２３上には、例えばＳｉＮｘなどからなる
パシベーション層５４が形成されている。バシベーション層５４は、共通電極２０の一部
と重なる位置に且つドレイン電極３４の一端側と重なる位置にコンタクトホール５４ａを
有する。

パシベーション層５４上には、サブ画素領域ＳＧ１毎にＩＴＯなどからなる画素電極１
０が形成されている。画素電極１０は、サブ画素の並びである行方向に短辺１０Ｓを有す
ると共に、サブ画素の並びである列方向に長辺１０Ｌを有する、縦長状の長方形（縦スト
ライプ形状）に形成されている。画素電極１０は、複数のスリット１０ｘを有し、各スリ
ット１０ｘは、細長状に且つサブ画素の並びである行（横）方向に延在するように形成さ
れて横ストライプ形状を構成し、各スリット１０ｘの長辺１０ｘａの延在方向は、画素電
極１０の短辺１０Ｓの延在方向及びゲート線３３の延在方向に対して所定の角度だけ傾い
た方向に規定されている。画素電極１０は、コンタクトホール５４ａを通じてドレイン電
極３４に電気的に接続されている。このため、画素電極１０には、ソース線３２からのソ
ース信号（画像信号）がα−Ｓｉ型ＴＦＴ素子２３を介して供給される。画素電極１０等
の上には図示しない配向膜が形成されている。かかる配向膜には、第１実施形態と同様の
方向にラビング処理が施されている。

以上の構成を有する比較例に係る液晶装置５００では、その駆動時、第１実施形態に係
る液晶装置１００と同様の原理により液晶の配向が制御され、透過型表示がなされる。

このような構成を有する比較例では、次のような課題を有している。

即ち、比較例では、図８（ａ）に示すように、画素電極１０を縦ストライプ形状に形成
して、その各スリット１０ｘを画素電極１０の短辺１０Ｓの延在方向に且つゲート線３３
の延在方向に対して所定の角度だけ傾いた方向に規定している。このため、比較例では、
スリット１０ｘを画素電極１０の全体に亘って均一に設ける必要があるため、その構造上
、スリット１０ｘの設定数が増加している。ここで、画素電極１０の各スリット１０ｘの
長辺１０ｘａの方向の両端部のうち、いずれか一方の端部付近では、各スリット１０ｘの
端部付近でない位置と比較してフリンジフィールド（電界Ｅ）のかかり方が変わり、液晶
分子が殆ど駆動されないドメイン領域（液晶の配向異常領域）ＤＡｒが発生する。このた
め、このドメイン領域ＤＡｒでは、明るさが低下して表示上暗い領域となってしまう。な
お、このドメイン領域ＤＡｒは、現象的に、スリット１０ｘの設定数分だけ発生し、且つ
、Ｙ方向に隣接する各スリット１０ｘの間では互い違いに且つ千鳥状に発生する。したが
って、比較例のように画素電極１０に設けるスリット１０ｘの数が多いほど明るさに寄与
しないドメイン領域ＤＡｒは増加し、その分、液晶装置の透過率が著しく低下してしまう
という問題がある。

したがって、画素構造を工夫して、サブ画素（画素電極１０）に設けるスリット１０ｘ
の設定数をできる限り減らすことができれば、表示状態を適切な状態に保持しつつドメイ
ン領域ＤＡｒを減らすことができ、上記のような問題を改善することができる。

そこで、第１実施形態では、まず、単位画素を、２行２列に配置された４つのサブ画素
により構成する。そして、サブ画素に対応する画素電極１０の形状を略正方形に形成し、
各画素電極１０には、サブ画素領域ＳＧ毎に複数のスリット１０ｘを設け、各スリット１
０ｘを、細長状に且つサブ画素の並びである行（横）方向に延在するに形成して、各スリ
ット１０ｘの長辺１０ｘａの延在方向を、サブ画素の並びである列方向及びソース線３２
の延在方向と非同一の方向に規定する。本例では、各スリット１０ｘの長辺１０ｘａの延
在方向を、サブ画素の並びである行方向及びゲート線３３の延在方向に対して所定の角度
だけ傾いた方向に規定している。但し、本発明では、各スリット１０ｘの長辺１０ｘａの
延在方向を、サブ画素の並びである行方向及びゲート線３３の延在方向と同一の方向に規
定しても構わない。

これにより、画素電極１０の全体にスリット１０ｘを均一に配置しつつ、比較例と比較
して、そのスリット１０ｘの設定数を減らすことができる。例えば、比較例では、各サブ
画素に設けられるスリット１０ｘの設定数は１１個であるのに対して、第１実施形態では
、各サブ画素に設けられるスリット１０ｘの設定数は７個となっている。このような構成
を有する第１実施形態では、液晶の駆動時に、図２（ａ）に示すように、各スリット１０
ｘの長辺１０ｘａの方向の両端部のうち、いずれか一方の端部付近にドメイン領域ＤＡｒ
が生じるが、画素電極１０に設定されるスリット１０ｘの数を比較例と比較して減らして
いるので、それに伴ってドメイン領域ＤＡｒを減らすことができる。その結果、液晶装置
１００の透過率が低下するのを防止できる。

また、第１実施形態では、図２（ａ）に示すように、画素電極１０に設けるスリット１
０ｘの長辺１０ｘａの延在方向を、サブ画素の並びである行方向及びゲート線３３の延在
方向と概ね同一の方向に規定している。このため、液晶の駆動時に画素電極１０と共通電
極２０との間で生じるフリンジフィールド（電界Ｅ）は、ソース線３２の延在方向に生じ
る。しかし、第１実施形態では、ソース線３２の延在方向に相隣接するサブ画素の間隔は
、ゲート線３３の延在方向に相隣接するサブ画素の間隔より大きいので、ソース線３２の
延在方向に相隣接する任意のサブ画素に着目したときに、その一方のサブ画素に生じるフ
リンジフィールド（電界Ｅ）が他方のサブ画素にまで及ぶことはなく、当該他のサブ画素
に係る液晶分子を不要に動作させてしまうようなことはない。つまり、かかるスリット構
造を採用すれば、ソース線３２の延在方向に相隣接する任意のサブ画素間において、その
夫々に生じるフリンジフィールド（電界Ｅ）が相互に影響を及ぼすのを防止できる。した
がって、その副次的な効果として、ソース線３２に対応する位置では液晶の配向乱れが生
じ難いので、カラーフィルタ基板９２側において、当該ソース線３２に対応する位置には
ＢＭを設けなくても構わない。

また、第１実施形態では、上記したように２行２列に配置された４つのサブ画素により
単位画素が構成され、当該単位画素において、１行目に係る２つのサブ画素に対応する２
つの画素電極１０（即ち、１行１列目のサブ画素に係る画素電極１０及び１行２列目のサ
ブ画素に係る画素電極１０）は、１つのゲート線３３に電気的に共通接続されていると共
に、２行目に係る２つのサブ画素に対応する２つの画素電極１０（即ち、２行１列目のサ
ブ画素に係る画素電極１０及び２行２列目のサブ画素に係る画素電極１０）は、他の１つ
のゲート線３３に電気的に共通接続されている。また、当該単位画素において、１列目に
係る２つのサブ画素に対応する２つの画素電極１０（即ち、１行１列目のサブ画素に係る
画素電極１０及び２行１列目のサブ画素に係る画素電極１０）は、１つのソース線３２に
電気的に共通接続されていると共に、２列目に係る２つのサブ画素に対応する２つの画素
電極１０（即ち、１行２列目のサブ画素に係る画素電極１０及び２行２列目のサブ画素に
係る画素電極１０）は、他の１つのソース線３２に電気的に共通接続されている。このた
め、第１実施形態では、当該単位画素において、１Ｈ期間に、同一の行方向に位置する２
つのサブ画素が順次走査（２回の走査）され、その各々のサブ画素を対応する各ソース線
３２により画像信号が供給される。

したがって、上記した比較例に係る液晶装置と比較して２倍の駆動デューティで単位画
素が駆動される結果、表示品位の向上を図ることができる。ここで、比較例に係る液晶装
置は、１行４列に配置された４つのサブ画素により単位画素が構成されており、当該単位
画素内において、各サブ画素は１つのゲート線３３に電気的に共通接続されていると共に
、対応する４つのソース線３２の各々に電気的に接続されている。そのため、かかる液晶
装置では、１Ｈ期間内に単位画素内の４つのサブ画素が１つのゲート線により走査されて
、その各サブ画素は、それらに接続されたソース線３２の各々により映像信号が供給され
る。

[第２実施形態]
次に、図２（ｂ）及び図４を参照して、本発明の第２実施形態に係る液晶装置２００に
ついて説明する。

図２（ｂ）は、第２実施形態に係る素子基板９３における１画素分の平面構成を示す。
なお、図２（ｂ）では、素子基板９１の説明に必要な最小限の要素のみ図示している。図
４は、図２（ｂ）における切断線Ｂ−Ｂ’に沿った断面図を示すと共に、ＬＴＰＳ型ＴＦ
Ｔ素子２１を通る位置で切断したときの１サブ画素を含む断面構成を示す。

第２実施形態と第１実施形態とを比較した場合、主として、その両者は素子基板におい
て誘電膜たる第３絶縁膜５３に対する、共通電極２０と画素電極１０の位置関係が逆にな
っており、それ以外の点はその両者は構成上共通している。よって、以下では、第１実施
形態と共通する要素については同一の符号を付し、その説明は簡略化又は省略する。

具体的には、第１実施形態と異なる、素子基板９３の部分の構成は次の通りである。

即ち、第２実施形態は、第１実施形態と同様に２行２列に配置された４つのサブ画素に
より単位画素が構成され、各単位画素内における４つのサブ画素と、ゲート線３３及びソ
ース線３２との接続構成は第１実施形態と同様である。そして、素子基板９３において、
平坦化膜たる第２絶縁膜５２上には、サブ画素領域ＳＧ毎に画素電極１０が略正方形の形
状を有するように設けられている。単位画素内において、各サブ画素に係る各画素電極１
０の面積はそれぞれ同一の大きさに設定されている。画素電極１０とソース線３２及びゲ
ート線３３との平面的な位置関係は第１実施形態と同様である。画素電極１０は、コンタ
クトホール５２ａ内まで入り込むように設けられ、中継電極７７と電気的に接続されてい
る。このため、画素電極１０にはＬＴＰＳ型ＴＦＴ素子２１を通じてソース線３２から映
像信号が供給される。画素電極１０及び第２絶縁膜５２の上には、誘電膜たる第３絶縁膜
５３が設けられている。第３絶縁膜５３上には、共通電極２０がべた状に設けられている
。共通電極２０は、サブ画素領域ＳＧ毎に、複数のスリット２０ｘを有し、各スリット２
０ｘは細長状に且つサブ画素の並びである行（横）方向に延在するに形成され、各スリッ
ト２０ｘの長辺２０ｘａの延在方向は、サブ画素の並びである列方向及びソース線３２の
延在方向と非同一の方向に規定されている。本例では、各スリット２０ｘの長辺２０ｘａ
の延在方向は、サブ画素の並びである行方向及びゲート線３３の延在方向に対して所定の
角度だけ傾いた方向に規定されている。なお、これに代え、本発明では、各スリット２０
ｘの長辺２０ｘａの延在方向は、サブ画素の並びである行方向及びゲート線３３の延在方
向と同一の方向に規定されていても構わない。なお、本例では、各スリット２０ｘの長辺
２０ｘａと繋がる、当該各スリット２０ｘの短辺（符号は省略する）は曲線状の形状を有
するように形成されているが、これに限らず、本発明では、当該短辺の形状に限定はなく
、例えば直線状の形状に形成されていても構わない。また、共通電極２０は、サブ画素領
域ＳＧ内において、複数のスリット２０ｘのうち、コンタクトホール５２ａの近傍に位置
するスリット２０ｘの一端側に、当該スリット２０ｘと繋がる切り欠き部分２０ｘｂを有
する。切り欠き部分２０ｘｂは、コンタクトホール５２ａの面積より大きく形成され、当
該コンタクトホール５２ａに対応する位置に設けられている。

以上の構成を有する第２実施形態では、２行２列に配置された４つのサブ画素により単
位画素が構成されている。そして、サブ画素に対応する画素電極１０は、略正方形に形成
されている。また、共通電極２０は、サブ画素毎に、複数のスリット２０ｘを有し、各ス
リット２０ｘは細長状に且つサブ画素の並びである行（横）方向に延在するに形成され、
各スリット２０ｘの長辺２０ｘａの延在方向は、サブ画素の並びである列方向及びソース
線３２の延在方向と非同一の方向に規定されている。本例では、各スリット２０ｘの長辺
２０ｘａの延在方向は、サブ画素の並びである列方向及びゲート線３３の延在方向に対し
て所定の角度だけ傾いた方向に規定されている。

これにより、スリット２０ｘを共通電極２０の全体に均一に配置しつつ、下記想定の比
較例と比較して、そのスリット２０ｘの設定数を減らすことができる。ここで、かかる比
較例は、上記した比較例において、第３絶縁膜５３に対する画素電極１０と共通電極２０
の位置関係を逆にした断面構成を有し、共通電極２０に設けるスリット２０ｘが細長状に
且つサブ画素の並びである行（横）方向に延在するように形成されて横ストライプ形状を
有し、各スリット２０ｘの長辺２０ｘａの延在方向が、画素電極１０の短辺１０Ｓの延在
方向及びゲート線３３の延在方向に規定されている、又は当該延在方向に対して所定の角
度だけ傾いた方向に規定されているものと想定されたい。よって、このような構成を有す
る第２実施形態では、液晶の駆動時に、図２（ｂ）に示すように、各スリット２０ｘの長
辺２０ｘａの方向の両端部のうち、いずれか一方の端部付近にドメイン領域ＤＡｒが生じ
るが、共通電極２０に設定されるスリット２０ｘの数を当該想定の比較例と比較して減ら
しているので、それに伴ってドメイン領域ＤＡｒを減らすことができる。その結果、液晶
装置２００の透過率が低下するのを防止できる。

また、第２実施形態では、図２（ｂ）に示すように、共通電極２０に設けるスリット２
０ｘの長辺２０ｘａの延在方向を、サブ画素の並びである行方向及びゲート線３３の延在
方向と概ね同一の方向に規定している。このため、液晶の駆動時に画素電極１０と共通電
極２０との間で生じるフリンジフィールド（電界Ｅ）は、ソース線３２の延在方向に生じ
る。しかし、第２実施形態では、ソース線３２の延在方向に相隣接するサブ画素の間隔は
、第１実施形態と同様にゲート線３３の延在方向に相隣接するサブ画素の間隔より大きく
設定されており、ソース線３２の延在方向に相隣接する任意のサブ画素に着目したときに
、その一方のサブ画素に生じるフリンジフィールド（電界Ｅ）が他方のサブ画素にまで及
ぶことはなく、当該他のサブ画素に係る液晶分子を不要に動作させてしまうようなことは
ない。つまり、かかるスリット構造を採用すれば、ソース線３２の延在方向に相隣接する
任意のサブ画素において、その夫々に生じるフリンジフィールド（電界Ｅ）が相互に影響
を及ぼすのを防止できる。

また、第２実施形態では、上記したように２行２列に配置された４つのサブ画素により
単位画素が構成され、当該単位画素において、１行目に係る２つのサブ画素に対応する２
つの画素電極１０とゲート線３３及びソース線３２との接続構成、及び、２行目に係る２
つのサブ画素に対応する２つの画素電極１０とゲート線３３及びソース線３２との接続構
成は、上記した第１実施形態と同様の構成を有する。このため、第２実施形態では、当該
単位画素において、１Ｈ期間に、同一の行方向に位置する２つのサブ画素が順次走査（２
回の走査）され、その各々のサブ画素を対応する各ソース線３２により画像信号が供給さ
れる。よって、上記した第１実施形態と同様の作用効果を得ることができる。

[変形例]
上記の第１及び第２実施形態では、単位画素内の４つのサブ画素は、それぞれ略同一の
面積を有する大きさに設定されていた。これに限らず、本発明では、必要に応じて、ホワ
イトバランスの調整（色調整）をするために、単位画素内において、４つのサブ画素の面
積を変える構成を採用しても構わない。以下、この構成例について、図９及び図１０を参
照して説明する。なお、上記した第１実施形態と同一の要素については同一の符号を付し
、その説明は簡略化又は省略する。

図９（ａ）及び図１０（ａ）は、それぞれ、図２（ａ）に対応する画素構造を示し、単
位画素内の４つのサブ画素の面積を変えた変形例に係る１画素分の平面構成を示す。図９
（ｂ）及び図１０（ｂ）は、それぞれ、図２（ｂ）に対応する画素構造を示し、単位画素
内の４つのサブ画素の面積を変えた変形例に係る１画素分の平面構成を示す。

図９及び図１０に示す変形例において、単位画素は、第１実施形態と同様に、２行２列
に配置された４つのサブ画素により構成される。但し、かかる変形例では、単位画素内に
おいて、赤色（Ｒ）のサブ画素に係る画素電極１０、緑色（Ｇ）のサブ画素に係る画素電
極１０、青色（Ｂ）のサブ画素に係る画素電極１０、及び他の色（Ｏ）のサブ画素に係る
画素電極１０のうち、少なくとも１つのサブ画素に係る画素電極１０の面積が、他のサブ
画素に係る画素電極１０の面積と非同一の大きさに設定されている。

まず、図９（ａ）及び図９（ｂ）に示す変形例に係る画素構造等について説明する。こ
こで、図９（ａ）に示す変形例の断面構成は、図２（ａ）に示す第１実施形態の断面構成
に対応していると共に、図９（ｂ）に示す変形例の断面構成は、図２（ｂ）に示す第２実
施形態の断面構成に対応している。

図９（ａ）及び図９（ｂ）に係る変形例において、単位画素内では、サブ画素の並びで
ある同一の列方向（Ｙ方向又は縦方向）に配置されたサブ画素の各々の面積は非同一の大
きさに設定されている。具体的には、図９（ａ）及び図９（ｂ）に係る変形例では、単位
画素内において、赤色（Ｒ）のサブ画素に係る画素電極１０と、青色（Ｂ）のサブ画素に
係る画素電極１０との相対的な面積は非同一の大きさに設定されていると共に、緑色（Ｇ
）のサブ画素に係る画素電極１０と、他の色（Ｏ）のサブ画素に係る画素電極１０との相
対的な面積は非同一の大きさに設定されている。

このように、図９（ａ）及び図９（ｂ）に示す変形例では、単位画素内の４つのサブ画
素の面積を全て同一の大きさとするのではなく、必要に応じて、単位画素内の各サブ画素
の面積を上記のように変えることにより、ホワイトバランスの調整をすることができる。

また、第１実施形態では、単位画素において、１行１列目に配置された赤色（Ｒ）に係
るサブ画素及び１行２列目に配置された緑色（Ｇ）に係るサブ画素を各々駆動するゲート
線３３は、当該赤色（Ｒ）に係るサブ画素及び当該緑色（Ｇ）に係るサブ画素と、２行１
列目に配置された青色（Ｂ）に係るサブ画素及び２行２列目に配置された他の色（Ｏ）に
係るサブ画素との間に配置されていた。これに対して、図９（ａ）及び図９（ｂ）に示す
変形例では、１行１列目に配置された赤色（Ｒ）に係るサブ画素及び１行２列目に配置さ
れた緑色（Ｇ）に係るサブ画素を各々駆動するゲート線３３は、当該赤色（Ｒ）に係るサ
ブ画素及び当該緑色（Ｇ）に係るサブ画素と、当該赤色（Ｒ）に係るサブ画素及び当該緑
色（Ｇ）に係るサブ画素に対してＹ方向に隣接する図示しない他の単位画素内の、２行１
列目に配置された青色（Ｂ）に係るサブ画素及び２行２列目に配置された他の色（Ｏ）に
係るサブ画素との間に配置される。これにより、第１実施形態と同様に上記した比較例と
比較して２倍の駆動デューティで単位画素が駆動される結果、表示品位の向上を図ること
ができる。なお、図９（ａ）及び図９（ｂ）に示す変形例において、その他の構成は第１
実施形態と同様である。

次に、図１０（ａ）及び図１０（ｂ）に示す変形例に係る画素構造について説明する。
ここで、図１０（ａ）に示す変形例の断面構成は、図２（ａ）に示す第１実施形態の断面
構成に対応していると共に、図１０（ｂ）に示す変形例の断面構成は、図２（ｂ）に示す
第２実施形態の断面構成に対応している。

図９（ｂ）及び図１０（ｂ）に係る変形例において、単位画素内では、サブ画素の並び
である同一の行方向（Ｘ方向又は横方向）に配置されたサブ画素の各々の面積は非同一の
大きさに設定されている。具体的には、図１０（ａ）及び図１０（ｂ）に示す変形例では
、単位画素内において、赤色（Ｒ）のサブ画素に係る画素電極１０と、緑色（Ｇ）のサブ
画素に係る画素電極１０との相対的な面積は非同一の大きさに設定されていると共に、青
色（Ｂ）のサブ画素に係る画素電極１０と、他の色（Ｏ）のサブ画素に係る画素電極１０
との相対的な面積は非同一の大きさに設定されている。

このように、図１０（ａ）及び図１０（ｂ）に示す変形例では、図９（ａ）及び図９（
ｂ）に示す変形例と同様に、必要に応じて、単位画素内の各サブ画素の面積を上記のよう
に変えることにより、ホワイトバランスの調整をすることができる。なお、図１０（ａ）
及び図１０（ｂ）に示す変形例では、単位画素内の４つのサブ画素と、その各サブ画素を
各々駆動する２つのゲート線３３の位置関係、及び、その他の構成は第１実施形態と同様
である。

また、上記の各種実施形態では、単位画素は２行２列に配置された複数のサブ画素によ
り構成されていたが、これに限らず、本発明では、単位画素は、複数行と複数列で構成さ
れる複数のサブ画素により構成されていても構わない。

また、上記の各種実施形態では、走査線駆動回路４１を１つだけ設け、その走査線駆動
回路４１からサブ画素側へ延在するようにゲート線３３を引き回していたが、これに限ら
ず、本発明では、図１１に示すように、有効表示領域Ｖを挟むように２つの走査線駆動回
路４１を設け、その各々からサブ画素側へ延在するように当該ゲート線３３を交互に引き
回すようにしても構わない。

また、本発明では、信号線駆動回路４０の構成は、上記の第１実施形態の構成に限定さ
れず、例えば、１つずつのサブ画素にソース線３２を介して順次画像情報を書き込む点順
次駆動回路などの既知の各種の回路により構成されていても構わない。

また、本発明では、共通電極２０に係る時定数に問題が無ければ、上記の各種の実施形
態及び各種の変形例において、金属膜等により形成される共通電極線を適当な位置に設け
、共通電極２０が共通電極線を介して共通電位用端子に接続される構成としても構わない
。

また、上記の各種の実施形態等では、本発明を透過型の液晶装置に適用することとした
が、これに限らず、本発明を反射型又は半透過反射型の液晶装置に適用することとしても
構わない。

また、上記の各種の実施形態等では、本発明を、ＬＴＰＳ型ＴＦＴ素子２１を有する液
晶装置に適用した。これに限らず、本発明では、その趣旨を逸脱しない範囲において、Ｐ
−Ｓｉ型のＴＦＴ素子若しくはα−Ｓｉ型のＴＦＴ素子などに代表される三端子型素子、
或いはＴＦＤ素子に代表される二端子型非線形素子に本発明を適用しても構わない。

その他、本発明では、その趣旨を逸脱しない範囲において種々の変形をすることができ
る。

［他の実施形態］
上記の説明では、第１及び第２の実施形態及び各種の変形例において、４色の着色領域
として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、任意の色（Ｏｔｈｅｒ）の４色の着色領
域の一例を挙げて説明したが、本発明の適用はこれには限定されず、他の４色の着色領域
により１つの画素領域を構成することもできる。

この場合、４色の着色領域は、波長に応じて色相が変化する可視光領域（３８０〜７８
０ｎｍ）のうち、青系の色相の着色領域（「第１着色領域」とも呼ぶ。）、赤系の色相の
着色領域（「第２着色領域」とも呼ぶ。）と、青から黄までの色相の中で選択された２種
の色相の着色領域（「第３着色領域」、「第４着色領域」とも呼ぶ。）からなる。ここで
「系」との語を用いているが、例えば青系であれば純粋の青の色相に限定されるものでな
く、青紫や青緑等を含むものである。赤系の色相であれば、赤に限定されるものでなく橙
を含む。また、これら着色領域は単一の着色層で構成されても良いし、複数の異なる色相
の着色層を重ねて構成されても良い。また、これら着色領域は色相で述べているが、当該
色相は、彩度、明度を適宜変更し、色を設定し得るものである。

具体的な色相の範囲は、
・青系の色相の着色領域は、青紫から青緑であり、より好ましくは藍から青である。
・赤系の色相の着色領域は、橙から赤である。
・青から黄までの色相で選択される一方の着色領域は、青から緑であり、より好ましくは
青緑から緑である。
・青から黄までの色相で選択される他方の着色領域は、緑から橙であり、より好ましくは
緑から黄である。もしくは緑から黄緑である。

ここで、各着色領域は、同じ色相を用いることはない。例えば、青から黄までの色相で
選択される２つの着色領域で緑系の色相を用いる場合は、他方は一方の緑に対して青系も
しくは黄緑系の色相を用いる。

これにより、従来のＲＧＢの着色領域よりも広範囲の色再現性を実現することができる
。

また、上記では４色の色相の着色領域による広範囲の色再現性を色相で述べたが、着色
領域を透過する波長で表現すると以下のようになる。
・青系の着色領域は、該着色領域を透過した光の波長のピークが４１５〜５００ｎｍにあ
る着色領域、好ましくは、４３５〜４８５ｎｍにある着色領域である。
・赤系の着色領域は、該着色領域を透過した光の波長のピークが６００ｎｍ以上にある着
色領域で、好ましくは、６０５ｎｍ以上にある着色領域である。
・青から黄までの色相で選択される一方の着色領域は、該着色領域を透過した光の波長の
ピークが４８５〜５３５ｎｍにある着色領域で、好ましくは、４９５〜５２０ｎｍにある
着色領域である。
・青から黄までの色相で選択される他方の着色領域は、該着色領域を透過した光の波長の
ピークが５００〜５９０ｎｍにある着色領域、好ましくは５１０〜５８５ｎｍにある着色
領域、もしくは５３０〜５６５ｎｍにある着色領域である。

この波長は、透過表示の場合は、照明装置からの照明光がカラーフィルタを通して得ら
れた数値である。反射表示の場合は、外光を反射して得られた数値である。

さらに、４色の色相の着色領域をｘ−ｙ色度図で表現すると以下のようになる。
・青系の着色領域は、ｘ≦0.151、ｙ≦0.200にある着色領域であり、好ましくは、0.134
≦ｘ≦0.151、0.034≦ｙ≦0.200にある着色領域である。
・赤系の着色領域は、0.520≦ｘ、ｙ≦0.360にある着色領域であり、好ましくは、0.550
≦ｘ≦0.690、0.210≦ｙ≦0.360にある着色領域である。
・青から黄までの色相で選択される一方の着色領域は、ｘ≦0.200、0.210≦ｙにある着色
領域であり、好ましくは、0.080≦ｘ≦0.200、0.210≦ｙ≦0.759にある着色領域である。
・青から黄までの色相で選択される他方の着色領域は、0.257≦ｘ、0.450≦ｙにある着色
領域であり、好ましくは、0.257≦ｘ≦0.520、0.450≦ｙ≦0.720にある着色領域である。

このｘ−ｙ色度図は、透過表示の場合は、照明装置からの照明光がカラーフィルタを通
して得られた数値である。反射表示の場合は、外光を反射して得られた数値である。

これら４色の着色領域は、サブ画素に透過領域と反射領域を備えた場合、透過領域及び
反射領域も上述した範囲で適用することができるものである。

なお、本例における４色の色相の着色領域を用いた場合、バックライト（照明装置）に
は、上記のようにＲＧＢの光源としてのＬＥＤ（Light Emitting Diode）、或いは蛍光管
、有機ＥＬ（organic electroluminescence）などを用いても良い。または白色光源を用
いても良い。なお、白色光源は、上記のように青の発光体とYAG系蛍光体により生成され
る白色光源でもよい。

但し、ＲＧＢ光源としては、以下のものが好ましい。
・Ｂは発光する光の波長のピークが４３５ｎｍ〜４８５ｎｍにあるもの
・Ｇは発光する光の波長のピークが５２０ｎｍ〜５４５ｎｍにあるもの
・Ｒは発光する光の波長のピークが６１０ｎｍ〜６５０ｎｍにあるもの
そして、ＲＧＢ光源の波長によって、上記した着色層を適切に選定すればより広範囲の
色再現性を得ることができる。また、波長が例えば、４５０ｎｍと５６５ｎｍにピークが
くるような、複数のピークを持つ光源を用いても良い。

上記の４色の色相の着色領域の構成の例としては、具体的には以下のものが挙げられる
。
・色相が、赤、青、緑、シアン（青緑）の着色領域。
・色相が、赤、青、緑、黄の着色領域
・色相が、赤、青、深緑、黄の着色領域
・色相が、赤、青、エメラルドグリーン、黄緑の着色領域
・色相が、赤、青、エメラルドグリーン、黄の着色領域
・色相が、赤、青、深緑、黄緑の着色領域
［電子機器］
次に、上記の各種の実施形態に係る液晶装置を適用可能な電子機器の具体例について図
１２を参照して説明する。

まず、上記の各種の実施形態に係る液晶装置を、可搬型のパーソナルコンピュータ（い
わゆるノート型パソコン）の表示部に適用した例について説明する。図１２（ａ）は、こ
のパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコ
ンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示
装置をパネルとして適用した表示部７１３とを備えている。

続いて、上記の各種の実施形態に係る液晶装置を、携帯電話機の表示部に適用した例に
ついて説明する。図１２（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示
すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口
７２３とともに、上記の各種の実施形態に係る液晶装置を適用した表示部７２４を備える
。

なお、上記の各種の実施形態に係る液晶装置を適用可能な電子機器としては、図１２（
ａ）に示したパーソナルコンピュータや図１２（ｂ）に示した携帯電話機の他にも、液晶
テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーショ
ン装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電
話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。

本発明の第１実施形態に係る液晶装置の構成を模式的に示す平面図。 第１及び第２実施形態に係る画素構成等を示す拡大平面図。 第１実施形態に係るサブ画素を含む要部断面図。 第２実施形態に係るサブ画素を含む要部断面図。 第１実施形態に係る液晶装置の電気的等価回路を示すブロック図。 信号線駆動回路内に設けられたデマルチプレクサ単位回路の構成を示す。 第１実施形態の液晶装置の駆動方法に係るタイミングチャート。 比較例に係る画素構成を示す拡大平面図及び要部断面図。 第１及び第２実施形態に対応する変形例の画素構成等を示す拡大平面図。 第１及び第２実施形態に対応する変形例の画素構成等を示す拡大平面図。 信号線駆動回路を２つ設けた他の変形例の構成を模式的に示す平面図。 本発明の液晶装置を適用した電子機器の例。

符号の説明

１ 第１基板、 ２ 第２基板、 ４ 液晶層、 １０ 画素電極、 １０ｘ スリッ
ト、 ２０ 共通電極、 ２０ｘ スリット、 ２０ｘａ 長辺、 ２１ ＬＴＰＳ型Ｔ
ＦＴ素子、 ３２ ソース線、 ３３ ゲート線、 ４０ 信号線駆動回路、 ４１ 走
査線駆動回路、 ９１、９３ 素子基板、 ９２ カラーフィルタ基板、 １００、２０
０ 液晶装置

Claims (10)

1. 複数行と複数列で構成される複数のサブ画素を単位画素として構成される基板を備え、
   前記基板は、スイッチング素子と、少なくとも前記スイッチング素子の上側に設けられ
   た絶縁膜と、前記絶縁膜の上側に設けられた第１の透明電極と、前記第１の透明電極の上
   側に設けられた他の絶縁膜と、前記他の絶縁膜の上側に設けられ、前記サブ画素毎に形成
   された複数のスリットを有すると共に前記第１の透明電極との間で前記スリットの各々を
   通じて電界を発生させる第２の透明電極と、を備え、
   前記スリットの各々の長辺の延在方向は、前記列方向と非同一の方向に規定されている
   ことを特徴とする液晶装置。
2. 前記スリットの各々の長辺の延在方向は、前記行方向又は前記行方向に対して所定の角
   度だけ傾いた方向に規定されていることを特徴とする請求項１に記載の液晶装置。
3. 前記スイッチング素子の各々に電気的に接続され、前記列方向に延在する複数の第１の
   配線及び前記行方向に延在する複数の第２の配線を有し、
   前記スリットの各々の長辺の延在方向は、前記複数の第２の配線の延在方向と同一の方
   向又は前記複数の第２の配線の延在方向に対して所定の角度だけ傾いた方向に規定されて
   いることを特徴とする請求項１又は２に記載の液晶装置。
4. 前記第１の透明電極は、共通電位に接続された共通電極であると共に、前記第２の透明
   電極は、前記サブ画素毎に形成され、前記絶縁膜及び前記他の絶縁膜の各々に設けられた
   コンタクトホールを介して前記スイッチング素子と電気的に接続された単位サブ画素電極
   であることを特徴とする請求項１乃至３のいずれか一項に記載の液晶装置。
5. 前記第１の透明電極は、前記サブ画素毎に形成され、前記絶縁膜に設けられたコンタク
   トホールを介して前記スイッチング素子と電気的に接続された単位サブ画素電極であると
   共に、前記第２の透明電極は、共通電位に接続された共通電極であることを特徴とする請
   求項１乃至３のいずれか一項に記載の液晶装置。
6. 前記基板と液晶を挟んで対向する対向基板を備え、
   前記対向基板側において、前記単位画素内の前記複数の前記サブ画素の各々に対応する
   位置には任意の単一色よりなる着色層が設けられ、当該サブ画素の各々の面積は同一の大
   きさに設定されていることを特徴とする請求項１に記載の液晶装置。
7. 前記基板と液晶を挟んで対向する対向基板を備え、
   前記対向基板側において、前記単位画素内の前記複数の前記サブ画素の各々に対応する
   位置には任意の単一色よりなる着色層が設けられ、当該複数のサブ画素のうち少なくとも
   １つの前記サブ画素の面積は、他の前記サブ画素の面積と非同一の大きさに設定されてい
   ることを特徴とする請求項１に記載の液晶装置。
8. 前記単位画素内において、同一の前記行方向又は同一の前記列方向に配置されたサブ画
   素の各々の面積は非同一の大きさに設定されていることを特徴とする請求項７に記載の液
   晶装置。
9. 前記電界は、前記基板と略平行な方向及び略垂直な方向に強い電界成分を有することを
   特徴とする請求項１に記載の液晶装置。
10. 請求項１乃至９のいずれか一項に記載の液晶装置を表示部として備えることを特徴とす
    る電子機器。

Images