KR20150000139A - 박막 트랜지스터 어레이 기판 및 이의 제조 방법 - Google Patents
박막 트랜지스터 어레이 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20150000139A KR20150000139A KR1020130072162A KR20130072162A KR20150000139A KR 20150000139 A KR20150000139 A KR 20150000139A KR 1020130072162 A KR1020130072162 A KR 1020130072162A KR 20130072162 A KR20130072162 A KR 20130072162A KR 20150000139 A KR20150000139 A KR 20150000139A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- wiring
- connection pattern
- protective film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title abstract description 42
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 230000001681 protective effect Effects 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 18
- 150000001875 compounds Chemical class 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 89
- 239000004020 conductor Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 수직 게이트 배선과 데이터 배선 사이에 발생하는 캐패시턴스(Capacitance)를 감소시킬 수 있는 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것으로, 본 발명의 박막 트랜지스터 어레이 기판은 기판 상에 형성된 수평 게이트 배선 및 게이트 전극; 상기 기판 상에 상기 수평 게이트 배선 및 게이트 전극을 덮도록 형성되며, 상기 수평 게이트 배선을 노출시키는 게이트 콘택홀을 포함하는 게이트 절연막; 상기 게이트 전극과 중첩되도록 상기 게이트 절연막 상에 형성된 반도체층 및 상기 수평 게이트 배선과 교차하도록 상기 게이트 절연막 상에 형성된 수직 게이트 배선; 상기 반도체층 상에 서로 이격 형성된 소스 전극과 드레인 전극; 상기 소스 전극, 드레인 전극 및 수직 게이트 배선의 일부 영역과 상기 게이트 콘택홀을 노출시키도록 상기 게이트 절연막 상에 형성된 제 1 보호막; 상기 제 1 보호막 상에 형성되며, 상기 제 1 보호막에 의해 노출된 상기 드레인 전극과 접속된 화소 전극; 상기 제 1 보호막에 의해 노출된 상기 소스 전극과 접속된 소스 연결 패턴 및 상기 게이트 콘택홀을 통해 노출된 상기 수평 게이트 배선과 상기 제 1 보호막에 의해 노출된 상기 수직 게이트 배선을 서로 접속시키는 게이트 연결 패턴; 및 상기 소스 연결 패턴 상에 형성된 데이터 배선을 포함한다.
Description
본 발명은 박막 트랜지스터 어레이 기판에 관한 것으로 특히, 수직 게이트 배선과 데이터 배선 사이에 발생하는 캐패시턴스(Capacitance)를 감소시킬 수 있는 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정 표시 장치가 가장 많이 사용되고 있다. 액정 표시 장치는 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
액정 표시 장치는 컬러 필터가 형성된 컬러 필터 어레이 기판, 박막 트랜지스터가 형성된 박막 트랜지스터 어레이 기판 및 컬러 필터 어레이 기판과 박막 트랜지스터 어레이 기판 사이에 형성된 액정층을 포함하여 이루어진다.
박막 트랜지스터 어레이 기판에는 복수 개의 게이트 배선과 데이터 배선이 교차하여 화소 영역을 정의한다. 그리고, 데이터 배선에 데이터 신호를 공급하기 위한 데이터 구동부(Data D-IC)와 게이트 배선에 스캔 신호를 공급하기 위한 게이트 구동부(Gate D-IC)가 형성된다.
그런데, 일반적으로 데이터 구동부와 게이트 구동부는 박막 트랜지스터 어레이 기판의 다른 측면에 형성된다. 예를 들어, 데이터 구동부는 기판의 상측에 구비되며, 게이트 구동부는 기판의 좌, 우측에 구비된다. 이에 따라, 박막 트랜지스터 어레이 기판의 베젤(Bezel) 영역이 증가한다.
따라서, 베젤(Bezel) 영역을 감소시키기 위해, 데이터 구동부와 게이트 구동부를 박막 트랜지스터 어레이 기판의 일 측면에 모두 구비하고, 데이터 배선과 평행한 방향의 수직 게이트 배선을 구비한다. 그리고, 수직 게이트 배선과 수평 게이트 배선을 서로 접속시킨다.
이하, 첨부된 도면을 참조하여, 수직 게이트 배선을 구비한 일반적인 박막 트랜지스터 어레이 기판을 설명하면 다음과 같다.
도 1은 수직 게이트 배선을 구비한 일반적인 박막 트랜지스터 어레이 기판의 단면도이다.
도 1을 참조하면, 기판(10) 상에 수직 게이트 배선(11a)이 형성되고, 수평 게이트 배선(11)은 제 1 게이트 절연막(12a)을 사이에 두고 수직 게이트 배선(11a)과 중첩된다. 이 때, 수평 게이트 배선(11)과 수직 게이트 배선(11a)은 제 1 게이트 절연막(12a)에 형성된 게이트 콘택홀을 통해 서로 접속된다. 그리고, 게이트 전극(11b)은 수평 게이트 배선(11)의 일부 영역으로 정의된다.
그리고, 수평 게이트 배선(11) 및 게이트 전극(11b)을 덮도록 제 2 게이트 절연막(12b)이 형성되고, 제 2 게이트 절연막(12b) 상에 반도체층(13)이 형성된다. 반도체층(13) 상에는 소스 전극(14a)과 드레인 전극(14b)이 서로 이격 형성된다. 소스 전극(14a)은 수직 게이트 배선(11a)과 평행하도록 형성된 데이터 배선(14)에서 연장된 구조이다.
소스 전극(14a), 드레인 전극(14b)을 덮도록 제 1 보호막(15a)이 형성되고, 제 1 보호막(15a) 상에 드레인 전극(14b)과 접속되는 화소 전극(16)이 형성된다. 화소 전극(16)을 덮도록 제 2 보호막(15b)이 형성되고, 제 2 보호막(15b) 상에 공통 전극(17)이 형성된다.
그런데, A 영역과 같이, 수직 게이트 배선(11a)과 데이터 배선(114)이 제 2 게이트 절연막(12b)을 사이에 두고 중첩 형성된다. 일반적으로 게이트 배선과 데이터 배선은 수직 교차하도록 형성되므로, 일반적인 박막 트랜지스터 어레이 기판은 게이트 배선과 데이터 배선이 교차하는 영역에서만 상호간의 신호 간섭이 발생한다.
그러나, 상술한 바와 같이, 수직 게이트 배선(11a)은 데이터 배선(114)과 평행하며, 데이터 배선(114)과 중첩되도록 형성되므로, 중첩되는 면적이 넓어져 캐패시턴스가 크게 증가한다. 이에 따라, 수직 게이트 배선(11a)과 데이터 배선의 상호간의 신호 간섭이 크게 일어나 박막 트랜지스터 어레이 기판의 신호 특성이 현저하게 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 수직 게이트 배선과 데이터 배선 사이의 간격을 넓혀, 수직 게이트 배선과 데이터 배선의 신호 간섭을 최소화할 수 있는 박막 트랜지스터 어레이 기판 및 이의 제조 방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판은 기판 상에 형성된 수평 게이트 배선 및 게이트 전극; 상기 기판 상에 상기 수평 게이트 배선 및 게이트 전극을 덮도록 형성되며, 상기 수평 게이트 배선을 노출시키는 게이트 콘택홀을 포함하는 게이트 절연막; 상기 게이트 전극과 중첩되도록 상기 게이트 절연막 상에 형성된 반도체층 및 상기 수평 게이트 배선과 교차하도록 상기 게이트 절연막 상에 형성된 수직 게이트 배선; 상기 반도체층 상에 서로 이격 형성된 소스 전극과 드레인 전극; 상기 소스 전극, 드레인 전극 및 수직 게이트 배선의 일부 영역과 상기 게이트 콘택홀을 노출시키도록 상기 게이트 절연막 상에 형성된 제 1 보호막; 상기 제 1 보호막 상에 형성되며, 상기 제 1 보호막에 의해 노출된 상기 드레인 전극과 접속된 화소 전극; 상기 제 1 보호막에 의해 노출된 상기 소스 전극과 접속된 소스 연결 패턴 및 상기 게이트 콘택홀을 통해 노출된 상기 수평 게이트 배선과 상기 제 1 보호막에 의해 노출된 상기 수직 게이트 배선을 서로 접속시키는 게이트 연결 패턴; 및 상기 소스 연결 패턴 상에 형성된 데이터 배선을 포함한다.
상기 제 1 보호막은 유기 절연 물질로 형성된다.
상기 제 1 보호막은 감광성 화합물(Photo Active Compound)이다.
상기 제 1 보호막의 두께는 1.5㎛ 내지 2.5㎛이다.
상기 데이터 배선은 상기 수직 게이트 배선과 중첩된다.
상기 화소 전극, 소스 연결 패턴 및 게이트 연결 패턴을 덮도록 상기 제 1 보호막 상에 형성된 제 2 보호막; 및 상기 제 2 보호막 상에 형성된 공통 전극을 더 포함한다.
또한, 동일 목적을 달성하기 위한 박막 트랜지스터 어레이 기판의 제조 방법은 기판 상에 수평 게이트 배선 및 게이트 전극을 형성하는 단계; 상기 기판 상에 상기 수평 게이트 배선 및 게이트 전극을 덮도록 형성되며, 상기 수평 게이트 배선을 노출시키는 게이트 콘택홀을 포함하는 게이트 절연막을 형성하는 단계; 상기 게이트 전극과 중첩되도록 상기 게이트 절연막 상에 반도체층을 형성하는 단계; 상기 게이트 절연막 상에 상기 수평 게이트 배선과 교차하도록 수직 게이트 배선을 형성하는 단계; 상기 반도체층 상에 서로 이격 되도록 소스 전극과 드레인 전극을 형성하는 단계; 상기 소스 전극, 드레인 전극 및 수직 게이트 배선의 일부 영역과 상기 게이트 콘택홀을 노출시키도록 상기 게이트 절연막 상에 제 1 보호막을 형성하는 단계; 상기 제 1 보호막에 의해 노출된 상기 드레인 전극과 접속되는 화소 전극, 상기 제 1 보호막에 의해 노출된 상기 소스 전극과 접속된 소스 연결 패턴 및 상기 게이트 콘택홀을 통해 노출된 상기 수평 게이트 배선과 상기 제 1 보호막에 의해 노출된 상기 수직 게이트 배선을 서로 접속시키는 게이트 연결 패턴을 형성하는 단계; 및 상기 소스 연결 패턴 상에 데이터 배선을 형성하는 단계를 포함한다.
상기 반도체층, 소스 전극, 드레인 전극 및 수직 게이트 배선은 동일 마스크를 이용하여 형성한다.
상기 화소 전극, 소스 연결 패턴, 게이트 연결 패턴 및 데이터 배선은 동일 마스크를 이용하여 형성한다.
상기와 같은 본 발명의 박막 트랜지스터 어레이 기판 및 이의 제조 방법은 박막 트랜지스터를 덮도록 형성된 제 1 보호막 상에 데이터 배선을 형성함으로써, 데이터 배선과 수직 게이트 배선 사이에 두께가 두꺼운 제 1 보호막이 구비된다. 더욱이, 제 1 보호막은 유전율이 낮은 물질로 형성되므로, 수직 게이트 배선과 데이터 배선 사이에서 캐패시턴스가 증가하는 것을 방지할 수 있다. 이에 따라, 수직 게이트 배선과 데이터 배선 사이의 신호 간섭을 방지하여 박막 트랜지스터의 신호 왜곡을 방지할 수 있다.
도 1은 수직 게이트 배선을 구비한 일반적인 박막 트랜지스터 어레이 기판의 단면도이다.
도 2a는 본 발명의 박막 트랜지스터 어레이 기판의 평면도이다.
도 2b는 도 2a의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 3a 내지 도 3f는 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 나타낸 공정 평면도이다.
도 4a 내지 도 4f는 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 나타낸 공정 단면도이다.
도 2a는 본 발명의 박막 트랜지스터 어레이 기판의 평면도이다.
도 2b는 도 2a의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 3a 내지 도 3f는 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 나타낸 공정 평면도이다.
도 4a 내지 도 4f는 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 나타낸 공정 단면도이다.
이하, 본 발명의 박막 트랜지스터 어레이 기판을 설명하면 다음과 같다.
도 2a는 본 발명의 박막 트랜지스터 어레이 기판의 평면도이며, 도 2b는 도 2a의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 2a 및 도 2b와 같이, 본 발명의 박막 트랜지스터 어레이 기판은 기판(110), 수평 게이트 배선(111), 수평 게이트 배선(111)과 접속되는 수직 게이트 배선(111a), 데이터 배선(114), 박막 트랜지스터, 제 1 보호막(115a), 화소 전극(116a), 제 2 보호막(115b) 및 공통 전극(117)을 포함한다.
수평 게이트 배선(111)과 데이터 배선(114)이 서로 교차하여 화소 영역이 정의된다. 특히, 베젤 영역을 감소시키기 위해, 데이터 배선(114)과 평행하며, 데이터 배선(114)과 중첩되는 수직 게이트 배선(111a)을 구비하고, 수직 게이트 배선(111a)과 수평 게이트 배선(111)은 게이트 연결 패턴(116b)을 통해 서로 접속된다. 따라서, 수평 게이트 배선(111)에 스캔 신호를 공급하는 게이트 구동부(Gate D-IC)를 데이터 구동부(Data D-IC)와 같이 기판(110) 상측에 형성하거나, 기판(110) 하측에 형성할 수 있다.
구체적으로, 박막 트랜지스터는 게이트 전극(111b), 게이트 절연막(112), 반도체층(113a), 소스 전극(114a) 및 드레인 전극(114b)을 포함한다. 이 때, 게이트 전극(111b)은 수평 게이트 배선(111)에서 돌출되거나, 수평 게이트 배선(111)의 일부 영역으로 정의된다. 도면에서는 게이트 전극(111b)이 수평 게이트 배선(111)의 일부 영역으로 정의된 것을 도시하였다.
그리고, 게이트 전극(111b)을 덮도록 게이트 절연막(112)이 형성된다. 게이트 절연막(112)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 물질로 형성된다. 이 때, 게이트 절연막(112)은 수평 게이트 배선(111)을 노출시키도록 형성된 게이트 콘택홀을 포함한다.
게이트 절연막(112) 상에는 게이트 전극(111b)과 중첩되도록 반도체층(113a)이 형성되고, 반도체층(113a) 상에 서로 이격된 소스 전극(114a)과 드레인 전극(114b)이 형성된다. 그리고, 게이트 절연막(112) 상에 수직 게이트 배선(111a)이 형성된다. 수직 게이트 배선(111a)은 게이트 절연막(112)을 사이에 두고 수평 게이트 배선(111)과 교차하도록 형성된다.
반도체층(113a), 수직 게이트 배선(111a), 소스 전극(114a) 및 드레인 전극(114b)을 하프톤 마스크를 이용하여 동일 마스크 공정으로 형성하는 경우, 수직 게이트 배선(111a) 하부에 반도체 패턴(113b)이 더 형성된다.
그리고, 수직 게이트 배선(111a), 소스 전극(114a) 및 드레인 전극(114b)을 덮도록 기판(110) 상에 제 1 보호막(115a)이 형성된다. 이 때, 제 1 보호막(115a)은 유기 절연 물질로 형성되며, 특히, 유전율이 낮은 물질로 형성되는 것이 바람직하다. 상기와 같은 제 1 보호막(115a)은 감광성 화합물(Photo Active Compound)인 것이 바람직하다. 이는 수직 게이트 배선(111a)과 데이터 배선(114)이 중첩되어 발생하는 캐패시턴스(Capacitance)를 최소화하기 위함이다. 특히, 제 1 보호막(115a)의 두께는 1.5㎛ 내지 2.5㎛인 것이 바람직하다.
상술한 바와 같이, 일반적인 박막 트랜지스터 어레이 기판은 게이트 절연막만을 사이에 수직 게이트 배선과 데이터 배선이 두고 중첩된다. 그런데, 일반적으로 게이트 절연막의 두께는 1㎛ 이하로 매우 두께가 얇다. 이에 따라, 수직 게이트 배선과 데이터 배선의 거리가 가까워져, 캐패시턴스가 증가한다.
더욱이, 수직 게이트 배선은 데이터 배선과 평행하며, 데이터 배선과 중첩되도록 형성되므로, 중첩되는 면적이 매우 넓다. 이에 따라, 수직 게이트 배선과 데이터 배선의 상호간의 신호 간섭이 크게 일어나 박막 트랜지스터 어레이 기판의 신호 특성이 현저하게 저하된다.
그러나, 하기 화학식 1과 같이, 데이터 배선(114)과 수직 게이트 배선(111a) 사이에 발생하는 커패시턴스(C)는 제 1 보호막(115a)의 유전율(ε)과 수직 게이트 배선(111a)과 데이터 배선(114)이 중첩되는 면적(A)에 비례하고, 제 1 보호막(115a)의 두께, 즉, 수직 게이트 배선(111a)과 데이터 배선(114) 사이의 간격(d)에 반비례한다.
따라서, 본 발명의 박막 트랜지스터 어레이 기판은 제 1 보호막(115a) 상에 데이터 배선(114)을 형성함으로써, 데이터 배선(114)과 수직 게이트 배선(111a) 사이에 두께가 두꺼운 제 1 보호막(115a)이 구비된다. 이 때, 제 1 보호막(115a)은 유전율이 낮은 물질로 형성되므로, 수직 게이트 배선(111a)과 데이터 배선(114) 사이에서 캐패시턴스가 증가하는 것을 방지할 수 있다. 이에 따라, 수직 게이트 배선과 데이터 배선 사이의 신호 간섭을 방지하여 박막 트랜지스터의 신호 왜곡을 방지할 수 있다.
제 1 보호막(115a)은 게이트 절연막(112)에 형성된 게이트 콘택홀을 노출시키며, 동시에 수직 게이트 배선(111a)의 일부 영역을 노출시키는 제 1 콘택홀(201H) 및 소스 전극(114a) 및 드레인 전극(114b)을 노출시키는 제 2 콘택홀(202H)을 포함하여 이루어진다.
그리고, 제 1 보호막(115a) 상에는 투명 전도성 물질로 소스 연결 패턴(116c)과 화소 전극(116a)이 형성된다. 투명 전도성 물질은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zind Oxide: ITZO) 등과 같은 물질이다.
소스 연결 패턴(116c)은 제 2 콘택홀(202H)을 통해 노출된 소스 전극(114a)과 데이터 배선(114)을 서로 연결시키기 위한 것으로, 투명 전도성 물질로 형성된다. 소스 연결 패턴(116c) 상에는 수직 게이트 배선(111a)과 중첩되도록 데이터 배선(114)이 형성된다. 따라서, 소스 연결 패턴(116c)을 통해 데이터 배선(114)과 소스 전극(114a)이 연결된다. 또한, 제 2 보호막(115a) 상에 제 2 콘택홀(202H)을 통해 노출된 드레인 전극(114b)과 접속되는 화소 전극(116a)이 형성된다. 화소 전극(116a)은 통 전극 형태로 형성된다.
그리고, 소스 연결 패턴(116c) 및 화소 전극(116a)과 동일 물질로 게이트 연결 패턴(116b)이 형성된다. 게이트 연결 패턴(116b)은 제 1 콘택홀(201H)을 통해 노출된 수직 게이트 배선(111a)과 게이트 절연막(112)에 형성된 게이트 콘택홀을 통해 노출된 수평 게이트 배선(111)을 접속시킨다. 즉, 게이트 연결 패턴(116b)이 서로 다른 층에 구비된 수직 게이트 배선(111a)과 수평 게이트 배선(111)을 서로 접속시켜, 게이트 연결 패턴(116b)을 통해 수직 게이트 배선(111a)의 스캔 신호가 수평 게이트 배선(111)으로 전달된다.
데이터 배선(114) 상에는 기판(110) 전면을 덮도록 제 2 보호막(115b)이 형성된다. 제 2 보호막(115b)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 형성된다. 그리고, 제 2 보호막(115b) 상에는 공통 전극(117)이 형성된다. 공통 전극(117)은 기판(110) 전면에 형성되며, 제 2 보호막(115b)을 노출시키는 복수 개의 슬릿을 갖도록 형성된다. 상기와 같은 공통 전극(117)은 제 2 보호막(115b)을 사이에 두고 화소 전극(116a)과 중첩되어 프린지 전계를 발생시킨다.
즉, 본 발명의 박막 트랜지스터 어레이 기판은 제 1 보호막(115a) 상에 데이터 배선(114)을 구비하고, 소스 연결 패턴(116c)을 통해 수직 게이트 배선(111a)과 동일 층에 구비된 소스 전극(114a)과 데이터 배선(114)이 서로 접속된다. 즉, 수직 게이트 배선(111a)과 데이터 배선(114) 사이에 유전율이 낮은 물질로 제 1 보호막(115a)이 구비되어, 수직 게이트 배선(111a)과 데이터 배선(114) 사이에서 캐패시턴스가 증가하는 것을 방지할 수 있다.
이하, 본 발명에 따른 박막 트랜지스터 어레이 기판의 제조 방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3f는 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 나타낸 공정 평면도이며, 도 4a 내지 도 4f는 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 나타낸 공정 단면도이다.
도 3a 및 도 4a와 같이, 기판(110) 상에 수평 게이트 배선(111) 및 게이트 전극(111b)을 형성한다. 이 때, 게이트 전극(111b)은 수평 게이트 배선(111)에서 돌출 형성되거나, 수평 게이트 배선(111)의 일부 영역으로 정의된다. 수평 게이트 배선(111) 및 게이트 전극(111b)은 불투명한 전도성 물질로 형성된다. 불투명 전도성 물질은 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등이다.
그리고, 도 3b 및 도 4b와 같이, 수평 게이트 배선(111) 및 게이트 전극(111b)을 덮도록 기판(110) 상에 게이트 절연막(112)을 형성한다. 게이트 절연막(112)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 형성된다. 이 때, 게이트 절연막(112)은 후술할 수직 게이트 배선과 수평 게이트 배선(111)을 접속시키기 위해, 수평 게이트 배선(111)의 일부 영역을 노출시키는 게이트 콘택홀(112H)을 갖도록 형성된다.
이어, 도 3c 및 도 4c와 같이, 게이트 절연막(112) 상에 반도체층(113a), 소스 전극(114a), 드레인 전극(114b) 및 수직 게이트 배선(111a)을 형성한다. 도면에서는 반도체층(113a), 소스 전극(114a), 드레인 전극(114b) 및 수직 게이트 배선(111a)을 하프톤 마스크를 이용하여 동일 마스크 공정으로 형성하는 것을 도시하였다. 수직 게이트 배선(111a), 소스 전극(114a) 및 드레인 전극(114b)은 상술한 불투명 전도성 물질로 형성된다.
구체적으로, 반도체층(113a)은 게이트 전극(111b)과 중첩되도록 게이트 절연막(112) 상에 형성되며, 소스 전극(114a)과 드레인 전극(114b)은 반도체층(113a) 상에 형성되며, 서로 이격 형성된다. 그리고, 수직 게이트 배선(111a)은 수평 게이트 배선(111)과 게이트 절연막(112)을 사이에 두고 교차하도록 형성된다. 특히, 상술한 바와 같이 반도체층(113a)과 수직 게이트 배선(111a)을 동일 마스크 공정으로 형성하므로, 수직 게이트 배선(111a) 하부에 반도체층(113a)과 동일 물질로 반도체 패턴(113b)이 형성된다.
반도체층(113a), 소스 전극(114a), 드레인 전극(114b) 및 수직 게이트 배선(111a)을 서로 다른 마스크를 이용하여 형성하는 경우, 수직 게이트 배선(111a) 하부에는 반도체 패턴(113b)이 구비되지 않는다.
그리고, 도 3d 및 도 4d와 같이, 게이트 절연막(112) 상에 수직 게이트 배선(111a), 소스 전극(114a) 및 드레인 전극(114b)을 덮도록 제 1 보호막(115a)을 형성한 후, 제 1 보호막(115a)을 선택적으로 제거하여 제 1 콘택홀(201H) 및 제 2 콘택홀(202H)을 형성한다.
제 1 콘택홀(201H)은 게이트 절연막(112)에 형성된 게이트 콘택홀(200H)을 노출시키며, 동시에 수직 게이트 배선(111a)의 일부 영역을 노출시킨다. 그리고, 제 2 콘택홀(202H)은 소스 전극(114a) 및 드레인 전극(114b)을 노출시킨다.
이 때, 제 1 보호막(115a)은 유기 절연 물질로 형성되며, 특히, 유전율이 낮은 물질로 형성되는 것이 바람직하다. 상기와 같은 제 1 보호막(115a)은 감광성 화합물(Photo Active Compound)인 것이 바람직하다. 이는 수직 게이트 배선(111a)과 데이터 배선(114)이 중첩되어 발생하는 캐패시턴스를 최소화하기 위함이다. 특히, 제 1 보호막(115a)의 두께는 1.5㎛ 내지 2.5㎛인 것이 바람직하다.
이어, 도 3e 및 도 4e와 같이, 제 1 보호막(115a) 상에 투명 전도성 물질과 불투명 전도성 물질을 차례로 형성한다. 그리고, 불투명 전도성 물질을 패터닝하여 데이터 배선(114)을 형성하고, 투명 전도성 물질을 패터닝하여 화소 전극(116a), 게이트 연결 패턴(116b) 및 소스 연결 패턴(116c)을 형성한다. 이 때, 하프톤 마스크를 이용하는 것이 바람직하다.
구체적으로, 제 1 보호막(115a) 상에 투명 전도성 물질과 불투명 전도성 물질을 차례로 형성한다. 투명 전도성 물질은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zind Oxide: ITZO) 등과 같은 물질이다. 그리고, 불투명 전도성 물질은 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등이다.
그리고, 하프톤 마스크를 이용하여 불투명 전도성 물질 상에 제 1 포토 레지스트 패턴을 형성한다. 제 1 포토 레지스트 패턴은 화소 전극(116a), 게이트 연결 패턴(116b) 및 소스 연결 패턴(116c)을 형성하고자 하는 영역에만 대응되도록 형성된다. 특히, 소스 연결 패턴(116c)의 일부 영역 상에 불투명 전도성 물질로 데이터 배선을 형성하기 위해, 데이터 배선(114)을 형성하기 위한 영역의 제 1 포토 레지스트 패턴의 두께를 나머지 영역의 두께보다 두껍게 형성하는 것이 바람직하다.
그리고, 제 1 포토 레지스트 패턴을 마스크로 이용하여 노출된 불투명 전도성 물질 및 투명 전도성 물질을 제거한다. 이어, 제 1 포토 레지스트 패턴을 애싱(Ashing)하여, 데이터 배선(114)을 형성하고자 하는 영역에만 남아있는 제 2 포토 레지스트 패턴을 형성한다. 그리고, 제 2 포토 레지스트 패턴을 마스크로 이용하여 노출된 불투명 전도성 물질을 제거하여, 투명 전도성 물질로만 이루어진 화소 전극(116a), 게이트 연결 패턴(116b) 및 소스 연결 패턴(116c)을 형성한다. 그리고, 제 2 포토 레지스트 패턴을 제거하여 소스 연결 패턴(116c) 상에 데이터 배선(114)을 형성한다.
구체적으로, 화소 전극(116a)은 제 2 콘택홀(202H)을 통해 노출된 드레인 전극(114b)과 접속되며, 통 전극 형태로 형성된다. 그리고, 소스 연결 패턴(116c) 역시 제 2 콘택홀(202H)을 통해 노출된 소스 전극(114a)과 접속되며, 소스 연결 패턴(116c) 상에 형성된 데이터 배선(114)의 데이터 신호가 소스 연결 패턴(116c)을 통해 소스 전극(114a)에 인가된다. 또한, 게이트 연결 패턴(116b)은 제 1 콘택홀(201H)을 통해 노출된 수직 게이트 배선(111a)과 게이트 콘택홀(200H)에 의해 노출된 수평 게이트 배선(111)을 서로 접속시킨다.
이어, 도 3f 및 도 4f와 같이, 화소 전극(116a), 게이트 연결 패턴(116b) 및 소스 연결 패턴(116c)을 덮도록 제 1 보호막(115a) 상에 제 2 보호막(115b)을 형성한다. 이 때, 제 2 보호막(115b)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 형성된다.
그리고, 제 2 보호막(115b) 상에 공통 전극(117)을 형성한다. 공통 전극(117)은 기판(110) 전면에 형성되며, 제 2 보호막(115b)을 노출시키는 복수 개의 슬릿을 갖도록 형성된다. 상기와 같은 공통 전극(117)은 제 2 보호막(115b)을 사이에 두고 화소 전극(116a)과 중첩되어 프린지 전계를 발생시킨다.
즉, 상기와 같은 본 발명의 박막 트랜지스터 어레이 기판 및 이의 제조 방법은 박막 트랜지스터를 덮도록 형성된 제 1 보호막(115a) 상에 데이터 배선(114)을 형성함으로써, 데이터 배선(114)과 수직 게이트 배선(111a) 사이에 두께가 두꺼운 제 1 보호막(115a)이 구비된다. 더욱이, 제 1 보호막(115a)은 유전율이 낮은 물질로 형성되므로, 수직 게이트 배선(111a)과 데이터 배선(114) 사이에서 캐패시턴스가 증가하는 것을 방지할 수 있다. 이에 따라, 수직 게이트 배선과 데이터 배선 사이의 신호 간섭을 방지하여 박막 트랜지스터의 신호 왜곡을 방지할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
110: 기판 111: 수평 게이트 배선
111a: 수직 게이트 배선 111b: 게이트 전극
112: 게이트 절연막 113a: 반도체층
113b: 반도체 패턴 114: 데이터 배선
114a: 소스 전극 114b: 드레인 전극
115a: 제 1 보호막 115b: 제 2 보호막
116a: 화소 전극 116b: 게이트 연결 패턴
116c: 소스 연결 패턴 117: 공통 전극
200H: 게이트 콘택홀 201H: 제 1 콘택홀
202H: 제 2 콘택홀
111a: 수직 게이트 배선 111b: 게이트 전극
112: 게이트 절연막 113a: 반도체층
113b: 반도체 패턴 114: 데이터 배선
114a: 소스 전극 114b: 드레인 전극
115a: 제 1 보호막 115b: 제 2 보호막
116a: 화소 전극 116b: 게이트 연결 패턴
116c: 소스 연결 패턴 117: 공통 전극
200H: 게이트 콘택홀 201H: 제 1 콘택홀
202H: 제 2 콘택홀
Claims (14)
- 기판 상에 형성된 수평 게이트 배선 및 게이트 전극;
상기 기판 상에 상기 수평 게이트 배선 및 게이트 전극을 덮도록 형성되며, 상기 수평 게이트 배선을 노출시키는 게이트 콘택홀을 포함하는 게이트 절연막;
상기 게이트 전극과 중첩되도록 상기 게이트 절연막 상에 형성된 반도체층 및 상기 수평 게이트 배선과 교차하도록 상기 게이트 절연막 상에 형성된 수직 게이트 배선;
상기 반도체층 상에 서로 이격 형성된 소스 전극과 드레인 전극;
상기 소스 전극, 드레인 전극 및 수직 게이트 배선의 일부 영역과 상기 게이트 콘택홀을 노출시키도록 상기 게이트 절연막 상에 형성된 제 1 보호막;
상기 제 1 보호막 상에 형성되며, 상기 제 1 보호막에 의해 노출된 상기 드레인 전극과 접속된 화소 전극;
상기 제 1 보호막에 의해 노출된 상기 소스 전극과 접속된 소스 연결 패턴 및 상기 게이트 콘택홀을 통해 노출된 상기 수평 게이트 배선과 상기 제 1 보호막에 의해 노출된 상기 수직 게이트 배선을 서로 접속시키는 게이트 연결 패턴; 및
상기 소스 연결 패턴 상에 형성된 데이터 배선을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 1 항에 있어서,
상기 제 1 보호막은 유기 절연 물질로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 2 항에 있어서,
상기 제 1 보호막은 감광성 화합물(Photo Active Compound)인 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 1 항에 있어서,
상기 제 1 보호막의 두께는 1.5㎛ 내지 2.5㎛인 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 1 항에 있어서,
상기 데이터 배선은 상기 수직 게이트 배선과 중첩되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 1 항에 있어서,
상기 화소 전극, 소스 연결 패턴 및 게이트 연결 패턴을 덮도록 상기 제 1 보호막 상에 형성된 제 2 보호막; 및
상기 제 2 보호막 상에 형성된 공통 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 기판 상에 수평 게이트 배선 및 게이트 전극을 형성하는 단계;
상기 기판 상에 상기 수평 게이트 배선 및 게이트 전극을 덮도록 형성되며, 상기 수평 게이트 배선을 노출시키는 게이트 콘택홀을 포함하는 게이트 절연막을 형성하는 단계;
상기 게이트 전극과 중첩되도록 상기 게이트 절연막 상에 반도체층을 형성하는 단계;
상기 게이트 절연막 상에 상기 수평 게이트 배선과 교차하도록 수직 게이트 배선을 형성하는 단계;
상기 반도체층 상에 서로 이격 되도록 소스 전극과 드레인 전극을 형성하는 단계;
상기 소스 전극, 드레인 전극 및 수직 게이트 배선의 일부 영역과 상기 게이트 콘택홀을 노출시키도록 상기 게이트 절연막 상에 제 1 보호막을 형성하는 단계;
상기 제 1 보호막에 의해 노출된 상기 드레인 전극과 접속되는 화소 전극, 상기 제 1 보호막에 의해 노출된 상기 소스 전극과 접속된 소스 연결 패턴 및 상기 게이트 콘택홀을 통해 노출된 상기 수평 게이트 배선과 상기 제 1 보호막에 의해 노출된 상기 수직 게이트 배선을 서로 접속시키는 게이트 연결 패턴을 형성하는 단계; 및
상기 소스 연결 패턴 상에 데이터 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 7 항에 있어서,
상기 제 1 보호막은 유기 절연 물질로 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 8 항에 있어서,
상기 제 1 보호막은 감광성 화합물(Photo Active Compound)인 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 7 항에 있어서,
상기 제 1 보호막의 두께는 1.5㎛ 내지 2.5㎛인 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 7 항에 있어서,
상기 반도체층, 소스 전극, 드레인 전극 및 수직 게이트 배선은 동일 마스크를 이용하여 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 7 항에 있어서,
상기 화소 전극, 소스 연결 패턴, 게이트 연결 패턴 및 데이터 배선은 동일 마스크를 이용하여 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 7 항에 있어서,
상기 데이터 배선은 상기 수직 게이트 배선과 중첩되도록 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 7 항에 있어서,
상기 소스 연결 패턴 상에 데이터 배선을 형성하는 단계 이후,
상기 화소 전극, 소스 연결 패턴 및 게이트 연결 패턴을 덮도록 상기 제 1 보호막 상에 제 2 보호막을 형성하는 단계; 및
상기 제 2 보호막 상에 공통 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130072162A KR102042530B1 (ko) | 2013-06-24 | 2013-06-24 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130072162A KR102042530B1 (ko) | 2013-06-24 | 2013-06-24 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150000139A true KR20150000139A (ko) | 2015-01-02 |
| KR102042530B1 KR102042530B1 (ko) | 2019-11-08 |
Family
ID=52474331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130072162A KR102042530B1 (ko) | 2013-06-24 | 2013-06-24 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102042530B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170062270A (ko) * | 2015-11-27 | 2017-06-07 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20170109114A (ko) * | 2016-03-17 | 2017-09-28 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치, 박막트랜지스터 기판의 제조방법 |
| CN111223815A (zh) * | 2019-12-03 | 2020-06-02 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070071522A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR20080062104A (ko) * | 2006-12-29 | 2008-07-03 | 삼성전자주식회사 | 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법 |
| KR20100012486A (ko) * | 2008-07-29 | 2010-02-08 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20110113398A (ko) * | 2010-04-09 | 2011-10-17 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20120138898A (ko) * | 2011-06-16 | 2012-12-27 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
-
2013
- 2013-06-24 KR KR1020130072162A patent/KR102042530B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070071522A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR20080062104A (ko) * | 2006-12-29 | 2008-07-03 | 삼성전자주식회사 | 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법 |
| KR20100012486A (ko) * | 2008-07-29 | 2010-02-08 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20110113398A (ko) * | 2010-04-09 | 2011-10-17 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20120138898A (ko) * | 2011-06-16 | 2012-12-27 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170062270A (ko) * | 2015-11-27 | 2017-06-07 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20170109114A (ko) * | 2016-03-17 | 2017-09-28 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치, 박막트랜지스터 기판의 제조방법 |
| CN111223815A (zh) * | 2019-12-03 | 2020-06-02 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN111223815B (zh) * | 2019-12-03 | 2022-07-01 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102042530B1 (ko) | 2019-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8659710B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US7916229B2 (en) | Liquid crystal display device and method for fabricating the same | |
| US8289491B2 (en) | Liquid crystal display device with shield lines on data lines and thin film transistor components | |
| TWI453516B (zh) | 畫素結構及其製作方法 | |
| KR20170054844A (ko) | 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법 | |
| US8885128B2 (en) | Liquid crystal display device and method for fabricating the same | |
| CN104238207A (zh) | 阵列基板及其制备方法、显示装置 | |
| JP2004110034A (ja) | 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法 | |
| KR20160029487A (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103094069A (zh) | 像素结构及其制造方法 | |
| US9343483B2 (en) | Method for manufacturing thin film transistor array substrate | |
| KR102102903B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| CN103926761B (zh) | 一种用于阵列基板的测试结构及其制造方法 | |
| KR101849569B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR102042530B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| WO2015149464A1 (zh) | 一种阵列基板及其制造方法、液晶显示屏 | |
| KR20140031191A (ko) | Tft 어레이 기판 및 그의 형성 방법, 및 디스플레이 패널 | |
| KR101799032B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| KR102080481B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR102218945B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| CN101752308B (zh) | 形成像素结构的方法 | |
| WO2012073942A1 (ja) | 半導体装置およびその製造方法 | |
| CN101740509B (zh) | 形成像素结构的方法 | |
| CN114779547B (zh) | 一种显示基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20130624 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20180510 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20130624 Comment text: Patent Application |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20191017 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20191104 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20191105 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20221017 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20231016 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20241015 Start annual number: 6 End annual number: 6 |