[go: up one dir, main page]

KR20130081956A - 질화물 반도체층 성장 방법 - Google Patents

질화물 반도체층 성장 방법 Download PDF

Info

Publication number
KR20130081956A
KR20130081956A KR1020120003085A KR20120003085A KR20130081956A KR 20130081956 A KR20130081956 A KR 20130081956A KR 1020120003085 A KR1020120003085 A KR 1020120003085A KR 20120003085 A KR20120003085 A KR 20120003085A KR 20130081956 A KR20130081956 A KR 20130081956A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
substrate
semiconductor layer
reactor
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020120003085A
Other languages
English (en)
Inventor
이문상
박성수
박영수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120003085A priority Critical patent/KR20130081956A/ko
Priority to US13/733,632 priority patent/US9741560B2/en
Priority to EP13150658.6A priority patent/EP2615628B1/en
Priority to CN2013100090427A priority patent/CN103199168A/zh
Priority to JP2013002389A priority patent/JP2013142057A/ja
Publication of KR20130081956A publication Critical patent/KR20130081956A/ko
Priority to JP2017239671A priority patent/JP2018087128A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

질화물 반도체층 성장 방법이 개시된다. 개시된 성장 방법은, 반응기내에 기판을 준비하는 단계와, 반응기내에 준비된 기판 상에 일차적으로 질화물 반도체를 적층하는 단계와, 반응기 내에서 기판을 식각하는 단계를 포함한다.

Description

질화물 반도체층 성장 방법{Method for growing nitride semiconductor}
질화물 반도체층 성장 방법에 관한 것이다.
질화물 반도체를 이용한 전자산업은 그린(green) 산업의 발전과 성장에 부합하는 분야로 기대를 모으고 있다. 특히 질화물 반도체 중 하나인 GaN의 경우, 발광 다이오드(LED)를 포함한 고출력 전자부품 소자의 핵심 소자인 적색, 녹색 및 청색 발광 다이오드 중 청색 발광 다이오드의 제조에 널리 사용되고 있다. 이는 기존의 청색 영역의 빛을 내는 발광 소자의 반도체 물질인 징크 세레나이드(ZnSe) 보다, GaN를 이용한 청색 발광 다이오드가 GaN의 뛰어난 물리, 화학적 특성 때문에 휘도와 수명, 그리고 내부 양자효율이 우수하기 때문이다. 또한 GaN는 직접 천이형의 밴드갭 구조를 가지면서 In 이나 Al의 합금을 통해 1.9 ~ 6.2 eV 까지 밴드갭 조절이 가능하므로, 광소자로서의 이용 가치가 매우 크다. 또한 항복 전압이 높고, 고온에서도 안정하기 때문에 기존의 재료들로는 구현하지 못하는 고출력 소자나 고온 전자 소자 등 여러 분야에 유용하다. 예를 들어 풀 칼라 디스플레이(Full color display)를 이용한 대형 전광판이나, 신호등, 광기록매체의 광원, 자동차 엔진의 고출력 트랜지스터 등에 적용될 수 있다. GaN 기판을 사용한 발광 다이오드(LED)의 경우 결함이 적고, 기판과 소자 층의 굴절율이 동일하고, 열전도도 사파이어보다 약 4배 정도 크기 때문에, GaN 기판은 고출력 LED의 제작에 필수적이다.
기판 상에 질화물 반도체층 성장시 격자 상수 차이나 열팽창 계수 차이에 의해 유발되는 텐슬 스트레스(tensile stress)에 의한 크랙(crack)이나 보잉(bowing)을 감소시킬 수 있는 질화물 반도체층 성장 방법을 제공한다.
본 발명의 실시예에 따른 질화물 반도체층 성장 방법은, 반응기내에 기판을 준비하는 단계와; 상기 반응기내에 준비된 기판 상에 일차적으로 질화물 반도체를 적층하는 단계와; 상기 반응기 내에서 상기 기판을 식각하는 단계;를 포함한다.
상기 일차적으로 적층된 질화물 반도체 상에 추가적으로 질화물 반도체를 더 적층하는 단계;를 포함할 수 있다.
상기 추가적인 질화물 반도체 적층은 약 10μm 이상 진행될 수 있다.
상기 기판 상에 버퍼층을 형성하는 단계;를 더 포함하며, 상기 버퍼층 위에 질화물 반도체를 적층할 수 있다.
상기 버퍼층은, MOCVD법, 스퍼터링법, HVPE법 중 어느 하나를 이용하여 형성될 수 있다.
상기 버퍼층은, AlN, TaN, TiN, HfN, GaN, AlGaN 중 어느 하나로 형성될 수 있다.
상기 버퍼층은, 10nm 내지 3μm 두께로 형성될 수 있다.
상기 버퍼층은 3-fold symmetry 결정 구조로 형성될 수 있다.
상기 기판의 에칭은 일차적으로 질화물 반도체를 1μm 내지 500μm 성장한 후 진행할 수 있다.
상기 기판은 상기 반응기 내에서 HCl 가스를 이용하여 에칭될 수 있다.
상기 HCl 가스의 부분 분압은 1 내지 100%일 수 있다.
상기 기판의 에칭 공정은 대략 800℃ 내지 1100℃ 범위에서 이루어질 수 있다.
상기 기판은 질화물 반도체의 N-페이스 표면이 나올 때까지 에칭될 수 있다.
상기 기판의 에칭 공정은 질화물 반도체 성장을 멈추거나 성장시키면서 진행될 수 있다.
상기 반응기는 HVPE 반응기이고, 상기 질화물 반도체는 HVPE법을 이용하여 적층될 수 있다.
상기 일차적인 질화물 반도체 적층은, 대략 950℃ 내지 1100℃의 온도에서 이루어질 수 있다.
성장된 질화물 반도체층은 프리스탠딩 질화물 반도체 기판으로 사용될 수 있다.
상기 질화물 반도체는 GaN일 수 있다.
상기 질화물 반도체 기판은 1μm 내지 3mm의 두께, 10mm 내지 18인치의 직경을 가질 수 있다.
본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따르면, 기판 상에 질화물 반도체층 성장시 격자 상수 차이나 열팽창 계수 차이에 의해 유발되는 텐슬 스트레스(tensile stress)에 의한 크랙(crack)이나 보잉(bowing)을 감소시킬 수 있어, 고품질의 프리스탠딩 질화물 반도체 기판을 제조할 수 있다.
도 1a 내지 도 4는 본 발명의 실시예에 따른 질화물 반도체층 성장 과정을 설명하기 위한 도면이다.
도 5는 실리콘 기판 상에 HVPE에 의해 성장된 GaN 버퍼층을 보여준다.
도 6은 약 1050℃에서 HCl 분압(partial pressure)에 따른 HVPE 반응기에서의 실리콘의 에칭율(Etch rate)을 보여준다.
도 7은 약 1050℃에서 HCl 분압이 10%일 때의 에칭 시간(etching time)에 따른 실리콘 두께(Thickness) 변화를 보여준다.
도 8은 약 80μm 두께의 실리콘 기판 상에 300μm 두께의 GaN 성장 후 HVPE 반응기 내에서 실리콘 기판의 HCl 에칭에 의한 기판(1) 두께 변화와, GaN 후막의 보잉(bowing) 변화를 나타내는 그래프이다.
질화물 반도체 중 질화갈륨(GaN)은 밴드갭(bandgap) 에너지가 약 3.39 eV이고, 직접 천이형인 와이드 밴드갭(wide bandgap) 반도체 물질로 단파장 영역의 발광 소자 제작 등에 유용한 물질이다.
GaN 단결정은 융점에서 높은 질소 증기압 때문에 액상 결정 성장은 대략 1500℃ 이상의 고온과 대략 20000 기압의 질소 분위기가 필요하므로 대량 생산이 어려울 뿐만 아니라 현재 사용 가능한 결정 크기도 약 100㎟ 정도의 박판 형으로 이를 소자 제작에 사용하기는 곤란하다.
그래서, GaN 박막은 이종 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition), HVPE(Hydride Vapor Phase Epitaxy) 등의 기상 성장 법에 의해 성장하고 있다.
그러나, GaN를 예를 들어, 실리콘 기판 상에 성장 할 때, 직접적으로 실리콘과 GaN가 맞닿을 경우, 실리콘이 GaN로 확산해 들어가 실리콘 기판 표면이 에칭되어 멜트백(meltback)이 발생하고, 실리콘과 GaN의 열팽창계수와 격자 상수 차이로 인하여 실리콘 기판 상에 GaN 성장 시 텐슬 스트레스(tensile stress)가 발생하여 크랙(crack)이 생성될 수 있다. 이를 해결하기 위해, 그레이디드 버퍼층(graded buffer layer) 등을 이용하여 실리콘 기판상에 GaN를 성장시키기도 하지만, 이 방법으로는 얇은 GaN 박막은 성장할 수 있으나, 두꺼운 GaN층을 성장하는데는 여전히 문제가 있다.
본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따르면, 예를 들어, HVPE 방법에 의해 실리콘 기판 등의 이종 기판과 질화물 반도체층 사이의 격자 상수와 열팽창 계수 등의 차에 의한 크랙 발생이 없도록 후막 질화물 반도체층을 성장시킬 수 있다.
질화물 반도체층을 성장시키기 위해, 먼저, 반응기내에 기판을 준비하고, 이 기판 상에 일차적으로 질화물 반도체를 적층한 다음, 상기 반응기내에서 기판을 인시투 식각(in situ etching)하며, 일차적으로 적층된 질화물 반도체 상에 추가적으로 질화물 반도체를 더 적층하여 원하는 두께의 질화물 반도체층을 얻는다. 이러한 질화물 반도체층 제조 방법에 따르면, 질화물 반도체와 기판 물질 예컨대, GaN와 실리콘 간의 열팽창 계수와 격자 상수 차이에 의해 발생하는 텐슬 스트레스(tensile)를 제거할 수 있어, 고품질의 프리스탠딩(freestanding) 질화물 반도체 기판 예컨대, 프리스탠딩 GaN 기판을 형성할 수 있다.
이하에서는, 첨부된 도면들을 참조로 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 대해 보다 구체적으로 설명한다. 도면에서 층의 두께는 설명의 편의를 위해 과장되어 있을 수 있다.
도 1a 내지 도 4는 본 발명의 실시예에 따른 질화물 반도체층 성장 과정을 설명하기 위한 도면이다.
도 1a 및 도 1b는 질화물 반도체 성장이 이루어지는 반응기내에 질화물 반도체 성장에 사용되는 기판(1)을 준비하는 과정을 보여준다.
도 1a를 참조하면, 상기 기판(1)으로는 예를 들어, 실리콘 기판이 사용될 수 있다. 예를 들어, 상기 기판(1)으로는 100μm 내지 1000μm의 두께, 10mm 내지 18인치의 직경을 가지는 실리콘 기판을 사용할 수 있다. 이러한 기판(1)을 이용하여 제조되는 질화물 반도체층(100) 즉, 질화물 반도체 기판(웨이퍼:200)은 실리콘 기판에 대응하는 10mm 내지 18인치의 직경을 가지도록, 후술하는 바와 같이, 예를 들어, 약 1μm 내지 약 3mm 범위 내의의 두께로 형성될 수 있다. 여기서, 본 발명의 실시예에 따른 질화물 반도체층(100) 성장 방법에 의해 제조되는 질화물 반도체층(100) 즉, 프리스탠딩(freestanding) 질화물 반도체 기판(200)의 직경이나 두께는 원하는 바에 따라 달라질 수 있다.
상기 기판(1) 상에 도 1b에서와 같이 버퍼층(10)을 형성할 수 있다. 상기 버퍼층(10)은 크랙이나 멜트백(meltback)을 방지하기 위한 것이다. 멜트백(meltback)은 예를 들어, GaN를 실리콘 기판 상에 성장 할 때, 직접적으로 실리콘과 GaN가 맞닿을 경우, 실리콘이 GaN로 확산해 들어가 실리콘 기판 표면이 에칭되어 일어나는 현상이다.
상기 버퍼층(10)은, AlN, TaN, TiN, HfN, GaN, AlGaN 중 어느 하나로 형성될 수 있다. 이 버퍼층(10)은, 예를 들어, 약 10nm 내지 3μm 두께로 형성될 수 있다. 상기 버퍼층(10)은 후속 성장되는 질화물 반도체(20) 예컨대, 질화갈륨(GaN)의 에피탁시(epitaxy) 성장을 위해 3-fold symmetry 결정 구조로 형성될 수 있다.
이러한 버퍼층(10)은, MOCVD(Metal Organic Chemical Vapor Deposition:금속유기화학증착)법, 스퍼터링(sputtering)법, HVPE(Hydride Vapor Phase Epitaxy)법 중 어느 하나를 이용하여 형성될 수 있다.
상기 버퍼층(10)을 MOCVD나 스퍼터링법에 의해 형성하는 경우, MOCVD나 스퍼터링 반응기에서 기판(1)에 버퍼층(10)을 형성한 후, 버퍼층(10)이 형성된 기판(1)을 질화물 반도체 성장이 이루어지는 반응기(이하에서, 특별한 언급이 없는한 반응기는 질화물 반도체 성장이 이루어지는 반응기를 나타낸다)내에 장착하여, 반응기내에 질화물 반도체 적층을 위한 기판(1)을 준비하고, 이후 질화물 반도체 적층 공정을 진행할 수 있다. 또한, 버퍼층(10)을 HVPE법에 의해 형성하는 경우, 상기 반응기내에 기판(1)을 장착한 후 버퍼층(10)을 형성하여 반응기내에 질화물 반도체 적층을 위한 기판(1)을 준비하고, 이후 질화물 반도체 적층 공정을 진행할 수도 있다. 물론, 버퍼층(10)을 HVPE법에 의해 형성하는 경우에도, 별도의 HVPE 반응기에서 버퍼층(10)을 형성한 기판(1)을 상기 반응기내에 장착하여 질화물 반도체 적층을 위한 준비를 하거나, 동일 반응기 내에서 별도의 공정에 의해 버퍼층(10)을 형성한 기판(1)을 사용하여 질화물 반도체 적층 공정을 진행할 수도 있다. 또한, 상기 반응기가 MOCVD나 스퍼터링도 가능한 구조를 가지는 경우, 상기 반응기내에 기판(1)을 장착한 상태에서 MOCVD나 스퍼터링에 의해 버퍼층(10)을 형성할 수도 있다.
도 5는 예시로서 실리콘 기판 상에 HVPE에 의해 성장된 GaN 버퍼층을 보여준다.
상기와 같이 반응기내에 기판(1)을 준비하고, 준비된 기판(1) 상에 도 2에서와 같이, 일차적으로 질화물 반도체(20) 예컨대, GaN를 소정 두께만큼 적층한다. 상기 반응기로는 HVPE 반응기(reactor)를 사용하고, 상기 질화물 반도체(20)는 HVPE법을 이용하여 적층할 수 있다. 예를 들어, HVPE 반응기 내에서, HCl과 Ga 금속을 반응시켜 GaCl을 형성하고 이를 NH3와 반응시켜 버퍼층(10)상에 일차적으로 GaN을 적층할 수 있다.
이때, 상기 일차적인 질화물 반도체(20) 적층은, 대략 950℃ 내지 1100℃의 온도범위에서 이루어질 수 있다. 또한, 일차적으로 질화물 반도체(20)는, 약 1μm 내지 약 500μm 두께 예컨대, 수 내지 수십 μm 두께로 적층될 수 있다.
이와 같이, 일차적으로 질화물 반도체(20)를 적층한 상태에서, 상기 반응기 내에서 기판(1)을 인시투 에칭(in situ etching)하여, 도 3에서와 같이, 기판(1)이 제거된 상대적으로 얇은 프리스탠딩(freestanding) 질화물 반도체 기판 구조를 얻는다. 그런 다음, 일차적으로 적층된 질화물 반도체(20) 상에 추가적으로 질화물 반도체(30) 예컨대, GaN를 더 적층하여 원하는 두께의 질화물 반도체층(100)을 얻는다. 이와 같이 추가적인 질화물 반도체(30) 적층 완료후 얻어지는 질화물 반도체층(100)은 프리스탠딩(freestanding) 질화물 반도체 기판(200)으로 사용될 수 있다. 예를 들어, 일차적으로 적층된 GaN 상에 추가적으로 GaN를 더 적층하여 얻어지는 GaN층은 프리스탠딩(freestanding) GaN 반도체 기판으로 사용될 수 있다. 이때, 프리스탠딩 질화물 반도체 기판(200)은 도 4에서와 같이 버퍼층(10)을 포함할 수 있으며, 필요에 따라 버퍼층(10)을 제거한 구조를 가질 수도 있다. 버퍼층(10) 제거는 기판(1)을 식각한 후 이루어지거나, 질화물 반도체층(100) 적층 공정 완료 후에 이루어질 수도 있다.
상기 기판(1)을 에칭하는 공정은 일차적으로 질화물 반도체(20)를 약 1μm 내지 약 500μm 두께 예컨대, 수 내지 수십 μm 두께로 적층한 후 진행될 수 있다.
상기 기판(1)은 반응기 내에서 HCl 가스를 이용하여 예컨대, 대략 800℃ 내지 대략 1100℃ 온도 하에서 에칭될 수 있다. 이때, 상기 HCl 가스의 부분 분압은 1 내지 100%일 수 있다. 이러한 기판(1) 에칭 공정은 질화물 반도체(20)의 N-face 표면이 나올 때까지 진행하여 기판(1)을 완전히 에칭할 수 있다.
상기 기판(1) 에칭 공정은 질화물 반도체 성장을 멈춘 상태에서 이루어질 수 있다. 또한, 기판(1) 에칭 공정은 질화물 반도체 성장을 진행하는 동시에 진행될 수도 있다. 즉, 적정 두께로 일차적으로 질화물 반도체(20)를 적층한 상태에서 계속하여 질화물 반도체 적층 공정을 진행하면서 동시에 기판(1) 에칭 공정이 이루어질 수도 있다. 이러한 공정의 동시 진행은, 기판(1) 에칭이 상기 반응기내에서 인시투로 이루어지기 때문에 가능하다.
한편, 일차적으로 적층된 질화물 반도체(20) 상에 추가적으로 질화물 반도체(30)를 HVPE 공정에 의해 예를 들어, 적어도 10μm 이상의 두께 보다 구체적인 예로는, 수백μm 내지 수 mm 두께만큼 바로 성장할 수 있다. 예를 들어, 실리콘 기판을 완전히 에칭하며, 추가적으로 GaN를 약 400μm 두께까지 성장할 수 있다.
이상에서는 도 1a 내지 도 4를 참조로, 일차적으로 질화물 반도체(20)를 적층한 후, 기판(1) 에칭 공정을 진행한 후나 기판(1) 에칭 공정 진행과 동시에 추가적으로 질화물 반도체(30)를 적층하는 경우를 설명 및 도시하였는데, 본 발명의 실시예에 따른 질화물 반도체층(100) 성장 방법이 이에 한정되는 것은 아니며, 다양한 실시예가 가능하다.
예를 들어, 일차적으로 기판(1) 상에 질화물 반도체(20)를 원하는 두께만큼 적층한 후 기판(1) 에칭 공정을 진행하는 것으로, 후속의 추가적인 질화물 반도체(30) 적층 공정없이, 프리스탠딩 질화물 반도체 기판(200)을 제조할 수도 있다. 즉, 프리스탠딩 질화물 반도체 기판(200)을 추가적으로 적층된 질화물 반도체(30)를 포함하지 않고, 일차적으로 적층된 질화물 반도체(20)만을 포함하는 구조로 형성할 수도 있다. 이 경우에도, 기판(1) 에칭 공정동안 질화물 반도체 적층 공정은 멈춘 상태이거나 동시 진행될 수 있다.
또한, 도 4에서는 추가적인 질화물 반도체(30) 적층 두께가 일차적인 질화물 반도체(20) 적층 두께보다 큰 것으로 도시하였는데, 이는 예시적으로 도시한 것으로, 추가적인 질화물 반도체(30) 적층 두께는 일차적인 질화물 반도체(20) 적층 두께보다 작을 수도 있다.
따라서, 일차적인 질화물 반도체(20) 적층과 추가적인 질화물 반도체(30) 적층으로부터 얻어지거나, 일차적인 질화물 반도체(20) 적층만으로 얻어지는 질화물 반도체층(100) 즉, 프리스탠딩 질화물 반도체 기판(200)은 예컨대, 약 1μm 내지 약 3mm 범위내의 두께를 가질 수 있다. 본 발명의 실시예에 따른 성장 방법에 의해 제조되는 프리스탠딩 질화물 반도체층(100) 즉, 프리스탠딩 질화물 반도체 기판(200)은 요구되는 직경에 적합한 두께로 형성될 수 있다.
또한, 이상에서는 실리콘 기판 상에 질화물 반도체(20)를 적층하는 경우를 설명하였는데, 이는 예시적인 것일 뿐 프리스탠딩 질화물 반도체 기판(200) 예컨대, 프리스탠딩 GaN 반도체 기판을 성장하는데 기저 기판(1)으로 실리콘 기판만이 사용될 수 있는 것은 아니며, 다른 종류의 기판 예컨대, 사파이어 기판 등이 사용될 수도 있다.
도 6은 약 1050℃에서 HCl 분압(partial pressure)에 따른 HVPE 반응기에서의 실리콘의 에칭율(Etch rate)을 보여주며, 도 7은 약 1050℃에서 HCl 분압이 10%일 때의 에칭 시간(etching time)에 따른 실리콘 두께(Thickness) 변화를 보여준다.
도 6 및 도 7로부터 알 수 있는 바와 같이, HCl의 분압이 높을 수록 기판(1)의 에칭율은 증가하며, 에칭 시간이 경과할수록 남은 기판(1)의 두께가 줄어들게 됨을 알 수 있다.
도 8은 약 80μm 두께의 실리콘 기판 상에 300μm 두께의 GaN 성장 후 HVPE 반응기 내에서 실리콘 기판의 HCl 에칭에 의한 기판(1) 두께 변화와, GaN 후막의 보잉(bowing) 변화를 나타내는 그래프이다. 도 8에 따르면, HCl 에칭에 의해 실리콘 기판의 두께가 감소할수록, 텐슬 스트레스(tensile stress) 완화에 의해 GaN 후막의 보잉이 급격히 감소되는 것을 알 수 있다. 즉, 실리콘 기판의 인시투 에칭은 본 발명의 실시예에 따른 성장 방법에 의해 얻어지는 GaN 기판에 스트레스를 제거하여 프리스탠딩 GaN 기판 성장을 가능하게 함을 알 수 있다.
상기한 바와 같은 본 발명의 실시예에 따른 질화물 반도체층(100) 성장 방법에 따르면, 예를 들어, 실리콘 기판 상에 GaN을 성장할 때 HVPE 반응기 내에서 실리콘 기판의 인시투 에칭에 의해 GaN 층에 존재하는 텐슬 스트레스(tensile stress), 보잉(bowing) 문제를 해결 가능하므로, 고품질의 GaN 웨이퍼의 제조가 가능하다. 또한, 실리콘 기판의 가격이 싸고 손쉽게 대구경 기판을 얻을 수 있기 때문에 저가격, 대구경 GaN 웨이퍼 제조가 가능하다.
예를 들어, 100μm 내지 1000μm의 두께, 10mm 내지 18인치의 직경을 가지는 실리콘 기판을 이용하여, 1μm 내지 3mm의 두께, 10mm 내지 18인치의 직경을 가지는 질화물 반도체 웨이퍼, 예컨대, GaN 웨이퍼를 제조할 수 있다.

Claims (20)

  1. 반응기내에 기판을 준비하는 단계와;
    상기 반응기내에 준비된 기판 상에 일차적으로 질화물 반도체를 적층하는 단계와;
    상기 반응기 내에서 상기 기판을 식각하는 단계;를 포함하는 질화물 반도체층 성장 방법.
  2. 제1항에 있어서, 상기 일차적으로 적층된 질화물 반도체 상에 추가적으로 질화물 반도체를 더 적층하는 단계;를 포함하는 질화물 반도체층 성장 방법.
  3. 제2항에 있어서, 상기 추가적인 질화물 반도체 적층은 10μm 이상 진행되는 질화물 반도체층 성장 방법.
  4. 제2항에 있어서, 상기 기판 상에 버퍼층을 형성하는 단계;를 더 포함하며,
    상기 버퍼층 위에 질화물 반도체를 적층하는 질화물 반도체층 성장 방법.
  5. 제1항에 있어서, 상기 기판 상에 버퍼층을 형성하는 단계;를 더 포함하며,
    상기 버퍼층 위에 질화물 반도체를 적층하는 질화물 반도체층 성장 방법.
  6. 제4항 또는 제5항에 있어서, 상기 버퍼층은, MOCVD법, 스퍼터링법, HVPE법 중 어느 하나를 이용하여 형성되는 질화물 반도체층 성장 방법.
  7. 제4항 또는 제5항에 있어서, 상기 버퍼층은, AlN, TaN, TiN, HfN, GaN, AlGaN 중 어느 하나로 형성되는 질화물 반도체층 성장 방법.
  8. 제4항 또는 제5항에 있어서, 상기 버퍼층은, 10nm 내지 3μm 두께로 형성되는 질화물 반도체층 성장 방법.
  9. 제4항 또는 제5항에 있어서, 상기 버퍼층은 3-fold symmetry 결정 구조로 형성되는 질화물 반도체층 성장 방법.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판의 에칭은 일차적으로 질화물 반도체를 1μm 내지 500μm 성장한 후 진행하는 질화물 반도체층 성장 방법.
  11. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판은 상기 반응기 내에서 HCl 가스를 이용하여 에칭되는 질화물 반도체층 성장 방법.
  12. 제11항에 있어서, 상기 HCl 가스의 부분 분압은 1 내지 100%인 질화물 반도체층 성장 방법.
  13. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판의 에칭 공정은 대략 800℃ 내지 1100℃ 범위에서 이루어지는 질화물 반도체층 성장 방법.
  14. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판은 질화물 반도체의 N-페이스 표면이 나올 때까지 에칭되는 질화물 반도체층 성장 방법.
  15. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판의 에칭 공정은 질화물 반도체 성장을 멈추거나 성장시키면서 진행되는 질화물 반도체층 성장 방법.
  16. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 반응기는 HVPE 반응기이고,
    상기 질화물 반도체는 HVPE법을 이용하여 적층되는 질화물 반도체층 성장 방법.
  17. 제16항에 있어서, 상기 일차적인 질화물 반도체 적층은, 대략 950℃ 내지 1100℃의 온도에서 이루어지는 질화물 반도체층 성장 방법.
  18. 제1항 내지 제5항 중 어느 한 항에 있어서, 성장된 질화물 반도체층은 프리스탠딩 질화물 반도체 기판으로 사용되는 질화물 반도체층 성장 방법.
  19. 제18항에 있어서, 상기 질화물 반도체는 GaN인 질화물 반도체층 성장 방법.
  20. 제18항에 있어서, 상기 질화물 반도체 기판은 1μm 내지 3mm의 두께, 10mm 내지 18인치의 직경을 가지는 질화물 반도체층 성장 방법.
KR1020120003085A 2012-01-10 2012-01-10 질화물 반도체층 성장 방법 Ceased KR20130081956A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020120003085A KR20130081956A (ko) 2012-01-10 2012-01-10 질화물 반도체층 성장 방법
US13/733,632 US9741560B2 (en) 2012-01-10 2013-01-03 Method of growing nitride semiconductor layer
EP13150658.6A EP2615628B1 (en) 2012-01-10 2013-01-09 Method of growing nitride semiconductor layer
CN2013100090427A CN103199168A (zh) 2012-01-10 2013-01-10 生长氮化物半导体层的方法
JP2013002389A JP2013142057A (ja) 2012-01-10 2013-01-10 窒化物半導体層の成長方法
JP2017239671A JP2018087128A (ja) 2012-01-10 2017-12-14 窒化物半導体層の成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120003085A KR20130081956A (ko) 2012-01-10 2012-01-10 질화물 반도체층 성장 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190038055A Division KR102094990B1 (ko) 2019-04-01 2019-04-01 질화물 반도체층 성장 방법

Publications (1)

Publication Number Publication Date
KR20130081956A true KR20130081956A (ko) 2013-07-18

Family

ID=47757302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120003085A Ceased KR20130081956A (ko) 2012-01-10 2012-01-10 질화물 반도체층 성장 방법

Country Status (5)

Country Link
US (1) US9741560B2 (ko)
EP (1) EP2615628B1 (ko)
JP (2) JP2013142057A (ko)
KR (1) KR20130081956A (ko)
CN (1) CN103199168A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190270B2 (en) 2013-06-04 2015-11-17 Samsung Electronics Co., Ltd. Low-defect semiconductor device and method of manufacturing the same
US9337381B2 (en) 2013-10-21 2016-05-10 Samsung Electronics Co., Ltd. Semiconductor buffer structure, semiconductor device including the semiconductor buffer structure, and method of manufacturing the semiconductor device using the semiconductor buffer structure
KR20170141308A (ko) * 2016-06-14 2017-12-26 삼성전자주식회사 질화물 반도체 기판 제조방법
KR20180044032A (ko) * 2016-10-21 2018-05-02 삼성전자주식회사 갈륨 질화물 기판의 제조 방법
US10229831B2 (en) 2016-12-16 2019-03-12 Samsung Electronics Co., Ltd. Method of forming nitride semiconductor substrate and method of fabricating semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102311677B1 (ko) 2014-08-13 2021-10-12 삼성전자주식회사 반도체소자 및 그 제조방법
JP6480244B2 (ja) * 2015-04-10 2019-03-06 株式会社ニューフレアテクノロジー 気相成長方法
CN105023976B (zh) * 2015-06-10 2017-08-25 湘能华磊光电股份有限公司 一种led外延生长方法
CN105355550B (zh) * 2015-12-02 2018-05-01 中国科学院微电子研究所 Iii族氮化物低损伤刻蚀方法
US20190288089A9 (en) * 2015-12-28 2019-09-19 Texas Instruments Incorporated Methods for transistor epitaxial stack fabrication
US10679852B2 (en) * 2016-06-13 2020-06-09 QROMIS, Inc. Multi-deposition process for high quality gallium nitride device manufacturing
KR20180068618A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 질화물 반도체 기판 형성 방법
KR102165760B1 (ko) 2018-02-12 2020-10-14 전주대학교 산학협력단 Hvpe반응기
JPWO2023176759A1 (ko) * 2022-03-14 2023-09-21
WO2023176760A1 (ja) * 2022-03-14 2023-09-21 株式会社Gaianixx 積層構造体、半導体装置及びこれらの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004508268A (ja) * 2000-09-06 2004-03-18 シービーエル　テクノロジーズ　インコーポレーテッド 欠陥の少ない、亀裂のないエピタキシャル膜を不整合基板上に形成する方法
JP2004107114A (ja) * 2002-09-17 2004-04-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP2005064336A (ja) * 2003-08-18 2005-03-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法
US20080127884A1 (en) * 1994-01-27 2008-06-05 Cree, Inc. Bulk single crystal gallium nitride and method of making same

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
WO1996041906A1 (en) 1995-06-13 1996-12-27 Advanced Technology Materials, Inc. Bulk single crystal gallium nitride and method of making same
JP3771952B2 (ja) 1995-06-28 2006-05-10 ソニー株式会社 単結晶ｉｉｉ−ｖ族化合物半導体層の成長方法、発光素子の製造方法およびトランジスタの製造方法
JPH09208396A (ja) * 1996-02-05 1997-08-12 Furukawa Electric Co Ltd:The ＧａＮ基板の製造方法
US6177292B1 (en) * 1996-12-05 2001-01-23 Lg Electronics Inc. Method for forming GaN semiconductor single crystal substrate and GaN diode with the substrate
JPH10321954A (ja) * 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
US6475882B1 (en) 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
JP2001196697A (ja) 2000-01-13 2001-07-19 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP4421065B2 (ja) * 2000-04-07 2010-02-24 株式会社アルバック トンネル磁気抵抗素子の製造方法、トンネル磁気抵抗素子
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
JP4562001B2 (ja) * 2001-04-12 2010-10-13 住友電気工業株式会社 窒化ガリウム単結晶基板ならびにその製造方法
JP2002316892A (ja) 2001-04-12 2002-10-31 Matsushita Electric Ind Co Ltd 気相成長装置
US6897138B2 (en) * 2001-06-25 2005-05-24 Toyoda Gosei Co., Ltd. Method and apparatus for producing group III nitride compound semiconductor
JP3789781B2 (ja) * 2001-07-06 2006-06-28 三洋電機株式会社 半導体素子および半導体層の形成方法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
KR100493883B1 (ko) 2003-01-02 2005-06-10 삼성전자주식회사 애플리케이션 관리 시스템 및 방법
JP3852420B2 (ja) 2003-03-13 2006-11-29 ソニー株式会社 光記録媒体
JP3595829B2 (ja) 2003-03-19 2004-12-02 株式会社東北テクノアーチ ＧａＮ基板作製方法
JP4586160B2 (ja) * 2003-07-02 2010-11-24 独立行政法人産業技術総合研究所 デュエルパルスレーザ蒸着手法による窒化ガリウムのｐ型半導体の結晶薄膜の作製方法及び同法で作製した薄膜
US6906351B2 (en) * 2003-08-05 2005-06-14 University Of Florida Research Foundation, Inc. Group III-nitride growth on Si substrate using oxynitride interlayer
JP4212426B2 (ja) 2003-08-07 2009-01-21 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体基板の製造方法
KR100586940B1 (ko) 2003-10-07 2006-06-07 삼성전기주식회사 질화갈륨계 단결정 기판의 제조방법
US8035113B2 (en) * 2004-04-15 2011-10-11 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
KR100607409B1 (ko) * 2004-08-23 2006-08-02 삼성전자주식회사 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
EP2194167B1 (en) * 2005-04-04 2011-08-31 Tohoku Techno Arch Co., Ltd. Method for growth of GaN single crystal, method for preparation of GaN substrate, process for producing GaN-based element, and GaN-based element
KR20070025081A (ko) 2005-08-31 2007-03-08 주식회사 실트론 질화갈륨 기판 제조방법
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
US7777217B2 (en) * 2005-12-12 2010-08-17 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrate and methods for making same
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법
GB2436398B (en) 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
KR101153861B1 (ko) 2006-06-01 2012-06-18 삼성코닝정밀소재 주식회사 실리콘 웨이퍼 상에 ＧａＮ 박막을 형성하는 방법
JP5047561B2 (ja) 2006-08-11 2012-10-10 国立大学法人三重大学 積層体からの基材層除去方法およびこれを用いてＡｌＮ系ＩＩＩ族窒化物単結晶の自立基板を作製する方法
JP2008091837A (ja) * 2006-10-05 2008-04-17 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体の製造装置及び製造方法
JP2008133151A (ja) * 2006-11-28 2008-06-12 Sumitomo Electric Ind Ltd 結晶成長方法、結晶基板、および半導体デバイス
GB0701069D0 (en) 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US20080173895A1 (en) 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
TW200839851A (en) 2007-03-22 2008-10-01 Univ Nat Sun Yat Sen Method to grow gallium nitride using CVD and HVPE
KR101374090B1 (ko) * 2007-07-26 2014-03-17 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
US20090075455A1 (en) * 2007-09-14 2009-03-19 Umesh Mishra Growing N-polar III-nitride Structures
JP2009091175A (ja) 2007-10-04 2009-04-30 Sumitomo Electric Ind Ltd ＧａＮエピタキシャル基板、半導体デバイス、ＧａＮエピタキシャル基板及び半導体デバイスの製造方法
JP5181885B2 (ja) 2007-10-05 2013-04-10 住友電気工業株式会社 ＧａＮ基板の製造方法、エピウエハの製造方法、半導体素子の製造方法およびエピウエハ
US20100320506A1 (en) 2007-11-27 2010-12-23 Nanocrystal Corporation Ultra-Low Dislocation Density Group III - Nitride Semiconductor Substrates Grown Via Nano- Or Micro-Particle Film
KR100969812B1 (ko) * 2007-12-12 2010-07-13 주식회사 실트론 자가 분리를 이용한 질화갈륨 단결정 기판의 제조 방법
JP2009190936A (ja) * 2008-02-14 2009-08-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法
JP5167081B2 (ja) * 2008-11-13 2013-03-21 パナソニック株式会社 窒化物半導体デバイス
TWI398558B (zh) 2009-03-11 2013-06-11 Univ Nat Sun Yat Sen 氮化鎵立體磊晶結構及其製作方法
JP2012004486A (ja) 2010-06-21 2012-01-05 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
US20130026480A1 (en) * 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
KR101878754B1 (ko) * 2012-09-13 2018-07-17 삼성전자주식회사 대면적 갈륨 나이트라이드 기판 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080127884A1 (en) * 1994-01-27 2008-06-05 Cree, Inc. Bulk single crystal gallium nitride and method of making same
JP2004508268A (ja) * 2000-09-06 2004-03-18 シービーエル　テクノロジーズ　インコーポレーテッド 欠陥の少ない、亀裂のないエピタキシャル膜を不整合基板上に形成する方法
JP2004107114A (ja) * 2002-09-17 2004-04-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP2005064336A (ja) * 2003-08-18 2005-03-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190270B2 (en) 2013-06-04 2015-11-17 Samsung Electronics Co., Ltd. Low-defect semiconductor device and method of manufacturing the same
US9337381B2 (en) 2013-10-21 2016-05-10 Samsung Electronics Co., Ltd. Semiconductor buffer structure, semiconductor device including the semiconductor buffer structure, and method of manufacturing the semiconductor device using the semiconductor buffer structure
KR20170141308A (ko) * 2016-06-14 2017-12-26 삼성전자주식회사 질화물 반도체 기판 제조방법
US9947530B2 (en) 2016-06-14 2018-04-17 Samsung Electronics Co., Ltd. Method of manufacturing nitride semiconductor substrate
KR20180044032A (ko) * 2016-10-21 2018-05-02 삼성전자주식회사 갈륨 질화물 기판의 제조 방법
US10229831B2 (en) 2016-12-16 2019-03-12 Samsung Electronics Co., Ltd. Method of forming nitride semiconductor substrate and method of fabricating semiconductor device

Also Published As

Publication number Publication date
EP2615628A1 (en) 2013-07-17
CN103199168A (zh) 2013-07-10
US9741560B2 (en) 2017-08-22
US20130175541A1 (en) 2013-07-11
EP2615628B1 (en) 2020-04-08
JP2018087128A (ja) 2018-06-07
JP2013142057A (ja) 2013-07-22

Similar Documents

Publication Publication Date Title
KR20130081956A (ko) 질화물 반도체층 성장 방법
US10014436B2 (en) Method for manufacturing a light emitting element
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
US10096746B2 (en) Semiconductor element and fabrication method thereof
KR101672213B1 (ko) 반도체장치의 제조방법
US20120007143A1 (en) Substrate structure and method of manufacturing the same
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
KR101926609B1 (ko) 질화갈륨계 반도체 소자 및 그 제조방법
EP2802002B1 (en) Method for the manufacturing of a substrate having a hetero-structure
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
KR20130022088A (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
CN103456850A (zh) 制造用于半导体器件的薄膜粘结衬底的方法
KR20070100851A (ko) 양질의 그룹 3족 질화물계 단결정 반도체 박막층 성장을위한 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛제작 및 성장
US8466472B2 (en) Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
Kim et al. Highly efficient InGaN/GaN blue LED grown on Si (111) substrate
KR102094990B1 (ko) 질화물 반도체층 성장 방법
WO2024056041A1 (zh) 一种外延芯片结构
KR101171324B1 (ko) 질화물 반도체 발광소자용 버퍼층을 형성하는 방법 및그것에 의해 형성된 버퍼층
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
TWI467635B (zh) 凹孔缺陷縮減之三五族半導體構造及形成此等構造之方法
JP2010524267A (ja) （ａｌ，ｉｎ，ｇａ，ｂ）ｎの堆積の方法
KR101137907B1 (ko) 질화갈륨 적층체 및 질화갈륨 기판의 제조 방법
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
CN100437910C (zh) 用MBE外延InAlGaN单晶薄膜的方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120110

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170110

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120110

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180801

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190108

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180801

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20190108

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20181001

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20190228

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20190207

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20190108

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20181001

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20180801

A107 Divisional application of patent
J201 Request for trial against refusal decision
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20190401

Patent event code: PA01071R01D

PJ0201 Trial against decision of rejection

Patent event date: 20190401

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20190228

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Patent event date: 20190108

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Appeal identifier: 2019101001107

Request date: 20190401

J301 Trial decision

Free format text: TRIAL NUMBER: 2019101001107; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190401

Effective date: 20200401

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20200401

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20190401

Decision date: 20200401

Appeal identifier: 2019101001107