[go: up one dir, main page]

KR20050101182A - 액티브 매트릭스 디스플레이 디바이스 - Google Patents

액티브 매트릭스 디스플레이 디바이스 Download PDF

Info

Publication number
KR20050101182A
KR20050101182A KR1020057013375A KR20057013375A KR20050101182A KR 20050101182 A KR20050101182 A KR 20050101182A KR 1020057013375 A KR1020057013375 A KR 1020057013375A KR 20057013375 A KR20057013375 A KR 20057013375A KR 20050101182 A KR20050101182 A KR 20050101182A
Authority
KR
South Korea
Prior art keywords
transistor
active matrix
capacitor
pixel
matrix device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020057013375A
Other languages
English (en)
Inventor
제이슨 알. 헥터
마크 제이. 차일드스
데이비드 에이. 피시
마크 티. 존슨
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0301659A external-priority patent/GB0301659D0/en
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050101182A publication Critical patent/KR20050101182A/ko
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액티브 매트릭스 디스플레이 디바이스는 LED 디스플레이 요소를 통과하는 전류를 구동하기 위한 비결정 실리콘 구동 트랜지스터를 사용한다. 제 1 및 제 2 커패시터는 구동 트랜지스터의 게이트와 소스 사이에 직렬로 연결되고, 픽셀의 데이터 입력은 상기 제 1 커패시터와 상기 제 2 커패시터 사이의 접합부에 제공된다. 제 2 커패시터는 픽셀 데이터 전압까지 충전되고, 구동 트랜지스터 임계 전압은 제 1 커패시터에 저장된다. 이러한 픽셀 장치는 임계 전압이 제 1 커패시터에 저장되게 할 수 있고, 이는 픽셀이 어드레스 지정될 때마다 행해질 수 있으며, 이를 통해 임계 전압에서의 노화와 관련된 변화를 보상한다.

Description

액티브 매트릭스 디스플레이 디바이스{ACTIVE MATRIX DISPLAY DEVICES}
본 발명은 액티브 매트릭스 디스플레이 디바이스에 관한 것으로, 특히 배타적 이지는 않지만 각 픽셀과 연관된 박막 스위칭 트랜지스터를 가지는 액티브 매트릭스 전자발광 디스플레이 디바이스에 관한 것이다.
전자발광, 발광, 디스플레이 요소를 이용하는 매트릭스 디스플레이 디바이스가 잘 알려져 있다. 디스플레이 요소는, 예를 들어 폴리머 물질을 사용하는 유기 박막 전자발광 요소나 종래의 Ⅲ-Ⅴ족 반도체 화합물을 사용하는 발광 다이오드(LED)를 포함할 수 있다. 유기 전자발광 물질, 특히 폴리머 물질에서의 최근의 발전은 특히 비디오 디스플레이 디바이스를 위해 실제적으로 사용되는 그들의 능력을 보여주었다. 이들 물질은 통상 한 쌍의 전극 사이에 끼워진 반도전성의 컨쥬게이티드 폴리머의 하나 또는 그 이상의 층을 포함하고, 이러한 한 쌍의 전극 중 하나는 투명하며, 나머지 하나는 홀(hole)이나 전자를 폴리머 층으로 주입하기에 적합한 물질이다.
폴리머 물질은 CVD 공정 또는 단순히 컨쥬게이티드(conjugated) 가용성 폴리머의 용액을 사용하는 스핀 코팅 기술을 사용하여 제작될 수 있다. 잉크-젯 인쇄도 사용될 수 있다. 유기 전자발광 물질은 다이오드와 같은 Ⅰ-Ⅴ 특성을 나타내어 그것들이 디스플레이 기능과 스위칭 기능 모두를 제공할 수 있고, 따라서 패시브 타입의 디스플레이에서 사용될 수 있다. 대안적으로, 이들 물질은 액티브 매트릭스 디스플레이 디바이스를 위해 사용될 수 있고, 이러한 액티브 매트릭스 디바이스의 각 픽셀은 디스플레이 요소와 디스플레이 요소를 통과하는 전류를 제어하는 스위칭 디바이스를 포함한다.
이러한 타입의 디스플레이 디바이스는 전류-구동 디스플레이 요소를 가져서, 종래의 아날로그 구동 방식은 디스플레이 요소에 제어 가능한 전류를 공급하는 것을 수반한다. 디스플레이 요소를 흐르는 전류를 결정하는 전류원 트랜지스터에 게이트 전압이 공급되는, 전류원 트랜지스터를 픽셀 구성의 일부로 제공하는 것이 알려져 있다. 저장 커패시터는 어드레스 지정 단계 이후에 게이트 전압을 유지한다.
도 1은 액티브 매트릭스 어드레스 지정된 전자발광 디스플레이 디바이스에 관해 알려진 픽셀 회로를 도시한다. 디스플레이 디바이스는 블록(1)으로 표시된 규칙적으로 놓인 픽셀의 행 및 열 매트릭스 배열을 가지며, 행(선택)과 열(데이터) 어드레스 도체(4, 6)의 교차하는 세트 사이의 교차점에 위치한 연관된 스위칭 수단과 함께 전자발광 디스플레이 요소(2)를 포함하는 패널을 포함한다. 오직 소수의 픽셀만이 간단하게 하기 위해 도 1에 도시되어 있다. 실제로는 수백 개의 픽셀의 행과 열이 존재할 수 있다. 픽셀(1)은 행과 열 어드레스 도체의 세트를 경유하여, 행, 스캐닝, 구동기 회로(8)와, 도체의 각 세트의 끝에 연결된 열, 데이터, 구동기 회로(9)를 포함하는 주변 구동 회로에 의해 어드레스 지정된다.
전자발광 디스플레이 요소(2)는 본 명세서에서는 다이오드 요소(LED)로 표현되고 한 쌍의 전극을 포함하며, 그 전극 사이에는 유기 전자발광 물질의 하나 이상의 능동 층이 끼워져 있는 유기 발광 다이오드를 포함한다. 배열의 디스플레이 요소는 연관된 액티브 매트릭스 회로와 함께 절연 지지체의 한면 위에서 지지된다. 디스플레이 요소의 캐소드나 애노드는 투명한 도전성 물질로 형성된다. 지지체는 유리와 같은 투명한 물질로 되어 있고, 기판에 가장 가까운 디스플레이 요소(2)의 전극은 전자발광 층에 의해 발생한 광이 이들 전극과 지지체를 투과하여 지지체의 다른 쪽에서 사용자에게 보일 수 있도록, ITO와 같은 투명한 도전성 물질로 이루어질 수 있다. 통상, 유기 전자발광 물질 층의 두께는 100㎚와 200㎚ 사이에 있다. 전자발광 디스플레이 요소(2)로 사용될 수 있는 적합한 유기 전자발광 물질의 전형적인 예가 알려져 있고, EP-A-0 717446호에 설명되어 있다. WO96/36959호에 설명된 컨쥬게이티드 폴리머 물질도 사용될 수 있다.
도 2는 전압-프로그램된 동작을 제공하기 위한 알려진 픽셀 및 구동 회로 배치를 단순화된 개략적인 형태로 도시한 도면이다. 각 픽셀(1)은 EL 디스플레이 요소(2)와 연관된 구동기 회로를 포함한다. 구동기 회로는 행 도체(4) 상의 행 어드레스 펄스에 의해 턴온되는 어드레스 트랜지스터(16)를 가진다. 어드레스 트랜지스터(16)가 턴온되면, 열 도체(6) 상의 전압은 나머지 픽셀로 옮겨갈 수 있다. 특히, 어드레스 트랜지스터(16)는 열 도체 전압을 전류원(20)에 공급하고, 이러한 전류원(20)은 구동 트랜지스터(22)와 저장 커패시터(24)를 포함한다. 열 전압이 구동 트랜지스터(22)의 게이트에 제공되고, 게이트는 행 어드레스 펄스가 끝난 후에도 저장 커패시터(24)에 의해 이 전압이 유지된다. 구동 트랜지스터(22)는 전원 라인(26)으로부터 전류를 끌어온다.
지금까지로서는, LED 디스플레이에 관한 대다수의 액티브 매트릭스 회로는 저온 폴리실리콘(LTPS:low temperature polysilicon) TFT를 사용하였다. 이들 디바이스의 임계 전압은 시간상 안정하지만, 임의로 픽셀마다 변한다. 이는 이미지에 있어서의 수용할 수 없는 정적(static) 잡음을 초래한다. 이러한 문제점을 극복하기 위해 많은 회로가 제안되었다. 일 예로, 픽셀이 어드레스 지정될 때마다, 픽셀 회로는 픽셀 대 픽셀 변동을 극복하기 위해 전류를 제공하는 TFT의 임계 전압을 측정한다. 이러한 타입의 회로는 LTPS TFT를 겨냥하고 있고 p-타입의 디바이스를 사용한다. 그러한 회로는 수소화합(hydrogenated) 비결정 실리콘(a-Si:H) 디바이스로 제작될 수 없고, 이러한 것은 현재 n-타입 디바이스로 국한되어 있다.
하지만 a-Si:H의 사용이 고려되었다. 임계 전압에 있어서의 변동은 기판에 관한 적어도 짧은 범위에 걸쳐 비결정 실리콘 트랜지스터에서는 작지만, 임계 전압은 전압 스트레스에 대해서는 매우 민감하다. 구동 트랜지스터에 필요한 임계값 이상의 높은 전압을 인가하게 되면, 임계 전압에서의 큰 변화를 일으키고, 이러한 변화는 디스플레이된 이미지의 정보 콘텐츠에 의존한다. 그러므로 그렇지 않은 것과 항상 비교되는 비결정 실리콘 트랜지스터의 임계 전압에 있어서는 큰 차이가 존재하게 된다. 이러한 미분(differential) 노화(ageing)는 비결정 실리콘 트랜지스터로 구동되는 LED 디스플레이에 있어서의 심각한 문제점이다.
일반적으로, a-Si:H TFT를 사용하는 제안된 회로는 전압 어드레스 지정보다는 전류 어드레스 지정을 사용한다. 실제로, 전류-프로그램된 픽셀이 기판에 걸쳐 트랜지스터 변동의 영향을 감소시키거나 제거할 수 있음이 또한 인식되었다. 예를 들어, 전류 프로그램된 픽셀은 샘플링 트랜지스터 상의 게이트-소스 전압을 샘플링하기 위해 전류 미러를 사용할 수 있고, 원하는 픽셀 구동 전류는 이러한 샘플링 트랜지스터를 통해 구동된다. 샘플링된 게이트-소스 전압은 구동 트랜지스터를 어드레스 지정하기 위해 사용된다. 이는 샘플링 트랜지스터와 구동 트랜지스터가 기판 위에서 서로 이웃하고 있고, 서로에 대해 좀더 정확하게 매칭될 수 있기 때문에, 디바이스의 균일성 문제를 부분적으로 완화시킨다. 또 다른 전류 샘플링 회로는 샘플링과 구동을 위해 동일한 트랜지스터를 사용하여, 추가 트랜지스터와 어드레스 라인이 요구되지만 어떠한 트랜지스터 매칭도 필요하지 않는다.
종래의 LED 디바이스를 구동하는데 필요한 전류는 상당히 크고, 이는 액티브 매트릭스 유기 LED 디스플레이에 관해서 비결정 실리콘을 사용하는 것이 어려웠음을 의미하였다. 최근에는, OLED와 용액-처리된(solution-processed) OLED가 인광(phosphorescence)의 사용을 통해 매우 높은 효율을 보여주었다. S.R. Forrest등에 의해 2002년 5월 52.1 SID 02 Digest 1357페이지에 실린 'Electrophosphorescent Organic Light Emitting Devices'라는 제목의 논문과, J.P.J. Markham에 의해 2002년 5월 L-8 SID 02 Digest 1032페이지에 실린 'Highly Efficient Solution Processible Dendrimer LEDs'라는 제목의 논문을 참조한다. 이들 디바이스에 관해 요구된 전류는 a-Si TFT의 도달 범위 내에 있다. 하지만, 부가적인 문제점이 발생하게 된다.
인광 유기 LED에 필요한 매우 작은 전류는 큰 디스플레이용으로는 너무 긴 열 충전 시간을 초래한다. 또 다른 문제점은 TFT의 임계 전압의 안정성(절대치를 제외한)이다. 일정한 바이어스 하에서는, TFT의 임계 전압이 증가하고, 따라서 단순한 일정한 전류 회로는 짧은 시간 후에는 동작을 중지하게 된다.
그러므로 인광 LED 디스플레이에 있어서도 비결정 실리콘 TFT를 가지는 픽셀에 사용하기에 적합한 어드레스 지정 방식을 구현하는 것에 대한 어려움이 남아있다.
도 1은 알려진 EL 디스플레이 디바이스를 도시하는 도면.
도 2는 입력 구동 전압을 사용하여 EL 디스플레이 픽셀을 전류 어드레스 지정하는 알려진 픽셀 회로의 개략도.
도 3은 본 발명의 디스플레이 디바이스에 관한 픽셀 레이아웃의 제 1 예의 개략도.
도 4는 도 3의 픽셀 레이아웃 동작의 제 1 방법에 관한 타이밍도.
도 5는 도 3의 픽셀 레이아웃 동작의 제 2 방법에 관한 타이밍도.
도 6은 도 3의 픽셀 레이아웃 동작의 제 3 방법에 관한 타이밍도.
도 7은 본 발명의 디스플레이 디바이스에 관한 픽셀 레이아웃의 제 2 예의 개략도.
도 8은 도 3 또는 도 7의 회로에 관한 성분 값의 예를 도시하는 도면.
도 9는 본 발명의 임계 전압 보상 기능을 구비한 픽셀 레이아웃의 제 3 예를 도시하는 개략도.
도 10은 도 9의 픽셀 레이아웃의 동작에 관한 타이밍도.
도 11은 본 발명의 임계 전압 보상 기능을 구비한 픽셀 레이아웃의 제 4 예를 도시하는 개략도.
도 12는 도 11의 픽셀 레이아웃의 동작에 관한 타이밍도.
도 13은 본 발명의 임계 전압 보상 기능을 구비한 픽셀 레이아웃의 제 5 예를 도시하는 개략도.
도 14는 도 13의 픽셀 레이아웃 동작의 제 1 방법에 관한 타이밍도.
도 15는 도 13의 픽셀 레이아웃 동작의 제 2 방법에 관한 타이밍도.
도 16은 도 15의 타이밍 도에 대한 변형을 도시하는 도면.
도 17은 본 발명의 임계 전압 보상을 구비한 픽셀 레이아웃의 제 6 예의 개략도.
도 18은 도 17의 픽셀 레이아웃 동작의 제 1 방법에 관한 타이밍도.
도 19는 도 17의 픽셀 레이아웃 동작의 제 2 방법에 관한 타이밍도.
도 20은 도 18의 타이밍 도에 대한 변형을 도시하는 도면.
본 발명에 따르면, 디스플레이 픽셀의 배열을 포함하는 액티브 매트릭스 디바이스가 제공되는데, 각 픽셀은
전류 구동 발광 디스플레이 요소;
디스플레이 요소를 통해 흐르는 전류를 구동하는 비결정 실리콘 구동 트랜지스터;
구동 트랜지스터의 게이트와, 소스 또는 드레인 사이에 직렬로 연결된 제 1 및 제 2 커패시터로서, 상기 픽셀의 데이터 입력은 상기 제 1 커패시터와 제 2 커패시터 사이의 접합부에 제공되어, 픽셀 데이터 전압으로부터 유도된 전압까지 제 2 커패시터를 충전시키고, 구동 트랜지스터 임계 전압으로부터 유도된 전압은 제 1 커패시터에 저장되는, 제 1 및 제 2 커패시터를 포함한다.
이러한 픽셀 배열은 임계 전압이 제 1 커패시터에 저장될 수 있게 하고, 이는 픽셀이 어드레스 지정될 때마다 행해질 수 있어서 임계 전압에서의 노화에 관련된 변화를 보상하게 된다. 그러므로 노화 효과를 보상하기 위해 전류 공급 TFT의 임계 전압을 프레임 시간마다 1회 측정할 수 있는 비결정 실리콘 회로가 제공된다.
특히, 본 발명의 픽셀 레이아웃은 고해상도의 대형 AMOLED 디스플레이에 있어서의 충분히 짧은 시간에 픽셀의 전압 프로그래밍을 가능하게 하면서, 비결정 실리콘 TFT의 임계 전압 증가를 극복할 수 있다.
각 픽셀은 또한 입력 데이터 라인과, 제 1 및 제 2 커패시터 사이의 접합부 사이에 연결된 입력 제 1 트랜지스터를 포함할 수 있다. 이 제 1 트랜지스터는 제 2 커패시터에 저장을 하기 위해, 데이터 전압을 픽셀에 인가하는 시간을 정한다.
각 픽셀은 또한 구동 트랜지스터의 게이트와 드레인 사이에 연결된 제 2 트랜지스터를 포함할 수 있다. 이는 드레인(이는 전원 라인에 연결될 수 있다)으로부터 제 1 커패시터로의 전류의 공급을 제어하는데 사용된다. 그러므로 제 2 트랜지스터를 턴온함으로써, 제 1 커패시터는 게이트 소스 전압으로 충전될 수 있다. 제 2 트랜지스터는 픽셀의 행 사이에서 공유되는 제 1 게이트 제어 라인에 의해 제어될 수 있다.
일 예로, 제 1 및 제 2 커패시터는 구동 트랜지스터의 게이트와 소스 사이에서 직렬로 연결된다. 제 3 트랜지스터는 이후 픽셀의 행 사이에 공유되는 제 3 게이트 제어 라인에 의해 제어된 제 2 커패시터의 단자에 걸쳐 연결된다. 제 2 및 제 3 제어 라인은 하나의 공유된 제어 라인을 포함한다.
대안적으로, 제 1 및 제 2 커패시터는 구동 트랜지스터의 게이트와 드레인 사이에 직렬로 연결될 수 있다. 제 3 트랜지스터는 이후 구동 트랜지스터의 입력과 소스 사이에 연결된다. 이 제 3 트랜지스터는 픽셀의 행 사이에서 공유되는 제 3 게이트 제어 라인에 의해 제어될 수 있다. 다시, 제 2 및 제 3 게이트 제어 라인은 하나의 공유된 제어 라인을 포함할 수 있다.
각 경우에, 제 3 트랜지스터는 제 1 커패시터만이 구동 트랜지스터의 게이트-소스 전압을 저장할 수 있도록, 제 2 커패시터를 단락시키는데 사용된다.
각 픽셀은 또한 구동 트랜지스터 소스와 접지 전위 라인 사이에 연결된 제 4 트랜지스터를 포함할 수 있다. 이는 특히 픽셀 프로그래밍 시퀀스 동안에 디스플레이 요소를 조명하지 않으면서, 구동 트랜지스터로부터의 전류에 관한 드레인(drain)으로서 작용하도록 사용된다. 제 4 트랜지스터는 또한 픽셀의 행 사이에서 공유되는 제 4 게이트 제어 라인에 의해 제어될 수 있다. 접지 전위 라인은 픽셀의 행 사이에서 공유될 수 있고, 픽셀의 인접하는 행의 제 4 트랜지스터에 관한 제 4 게이트 제어 라인을 포함한다.
또 다른 배치에서는, 커패시터 장치가 구동 트랜지스터의 게이트와 소스 사이에 연결되고, 구동 트랜지스터의 소스는 접지 라인에 연결된다. 구동 트랜지스터의 드레인은 디스플레이 요소의 한 단자에 연결되고, 디스플레이 요소의 나머지 단자는 전원 라인에 연결된다. 이는 복잡성이 감소한 회로를 제공하지만, 회로 요소는 디스플레이 요소의 애노드 쪽에 있게 된다.
각 픽셀은 또한 구동 트랜지스터의 게이트와 드레인 사이에 연결된 제 2 트랜지스터와, 제 2 커패시터의 단자에 걸쳐 연결된 단락 트랜지스터, 구동 트랜지스터의 전원 라인과 드레인 사이에 연결된 충전 트랜지스터, 및 구동 트랜지스터의 게이트와 드레인 사이에 연결된 방전 트랜지스터를 포함한다.
본 발명의 일부 회로에서, 구동 트랜지스터의 반대쪽에 있는 디스플레이 요소의 단자는 스위칭 가능한 전압 라인에 연결될 수 있다. 이는 픽셀의 행 사이에서 공유되는 공통 캐소드 라인일 수 있다. 이 라인 상의 전압을 변경시키는 능력은, 특히 개별 행에 관해서 개별 도체로 라인이 "조직화되는(structured)" 것을 필요로 한다.
조직화된 전극을 제공하는 필요성을 회피하고, 배열의 모든 픽셀이 구동 트랜지스터 반대쪽의 공통 디스플레이 요소 전극을 공유하도록 하기 위해, 각 픽셀은 제 2 구동 트랜지스터를 더 포함할 수 있다. 제 2 구동 트랜지스터가 전원 라인과 제 1 구동 트랜지스터 사이, 또는 제 1 구동 트랜지스터와 디스플레이 요소 사이에 제공될 수 있다. 각 경우에, 제 2 구동 트랜지스터는 어드레스 지정 단계 동안에 디스플레이 요소의 조명을 방지하고, 전원 라인 또는 공통 디스플레이 요소 단자 상의 전압을 변경할 필요가 없는 방식을 제공한다.
디스플레이 요소는 전자 인광 유기 전자발광 디스플레이 요소와 같은 전자발광(EL) 디스플레이 요소를 포함할 수 있다.
본 발명은 또한 각 픽셀이 디스플레이 요소와, 디스플레이 요소를 통해 흐르는 전류를 구동하는 비결정 실리콘 구동 트랜지스터를 포함하는, 전류 구동 발광 디스플레이 픽셀의 배열을 포함하는 액티브 매트릭스 디스플레이 디바이스를 구동하는 방법을 제공하고, 이러한 방법은 각 픽셀에 있어서:
구동 트랜지스터를 통해 접지로 흐르는 전류를 구동하고, 제 1 커패시터를 그 최종 게이트-소스 전압으로 충전시키는 단계;
구동 트랜지스터가 턴오프되어 제 1 커패시터가 임계 전압을 저장할 때까지 제 1 커패시터를 방전하는 단계;
구동 트랜지스터의 게이트와, 소스 또는 드레인 사이의 제 1 커패시터와 직렬로, 제 2 커패시터를 데이터 입력 전압으로 충전시키는 단계; 및
제 1 및 제 2 커패시터에 걸친 전압으로부터 유도되는 게이트 전압을 사용하여 디스플레이 요소를 통해 흐르는 전류를 구동하기 위해 구동 트랜지스터를 사용하는 단계를 포함한다.
이 방법은 각 어드레스 지정 시퀀스에서 구동 트랜지스터 임계 전압을 측정한다. 이 방법은 대형 디스플레이가 어드레스 지정될 수 있도록 단락 픽셀 프로그래밍이 이루어지게, 비결정 실리콘 TFT 픽셀 회로, 특히 n-타입 구동 TFT를 위한 것이다. 이러한 것은 이 방법에서 파이프라인된(pipelined) 어드레스 지정 시퀀스(즉, 시간상 중복되는 인접 행들에 관한 어드레스 시퀀스로)에서의 임계 전압 측정을 통해, 또는 블랭킹(blanking) 기간에서의 프레임의 시작시 모든 임계 전압을 측정함으로써, 이루어질 수 있다.
파이프라인된 어드레스 시퀀스에서는, 제 2 커패시터를 충전하는 단계가 데이터 라인과 픽셀의 입력 사이에 연결된 어드레스 트랜지스터를 스위칭 온함으로써 수행된다. 한 행의 각 픽셀에 관한 어드레스 트랜지스터는 공통 행 어드레스 제어 라인에 의해 동시에 스위칭 온되고, 픽셀의 한 행에 관한 어드레스 트랜지스터는 사실상 인접 행에 관한 어드레스 트랜지스터가 턴오프된 직후 턴온된다.
블랭킹 기간 시퀀스에서는, 각 픽셀의 제 1 커패시터가 디스플레이 프레임 기간의 초기 임계 측정기간에서 픽셀 구동 트랜지스터의 각 임계 전압을 저장하기 위해 충전되고, 프레임 기간의 픽셀 구동 기간은 임계 측정기간 다음에 온다.
이제, 본 발명이 첨부 도면을 참조하여 예를 통해 설명된다.
상이한 도면에서 동일한 성분에 관해서는 동일한 참조 번호가 사용되고, 이들 성분의 설명은 반복되지 않는다.
도 3은 본 발명에 따른 제 1 픽셀 장치를 도시한다. 바람직한 실시예에서, 각 픽셀은 전원 라인(26)과 캐소드 라인(28) 사이에 직렬로 연결된 전자발광(EL) 디스플레이 요소(2)와, 비결정 실리콘 구동 트랜지스터(TD)를 가진다. 구동 트랜지스터(TD)는 디스플레이 요소(2)를 통해 흐르는 전류를 구동하기 위한 것이다.
제 1 및 제 2 커패시터(C1, C2)는 구동 트랜지스터(TD)의 게이트와 소스 사이에 직렬로 연결된다. 픽셀의 데이터 입력이 제 1 커패시터와 제 2 커패시터 사이의 접합부(30)에 제공되고, 제 2 커패시터(C2)를 아래에 설명되는 픽셀 데이터 전압으로 충전시킨다. 제 1 커패시터(C1)는 제 1 커패시터(C1)에 구동 트랜지스터 임계 전압을 저장하기 위한 것이다.
입력 데이터 라인(32)과, 제 1 커패시터와 제 2 커패시터 사이의 접합부(30) 사이에, 입력 트랜지스터(A1)가 연결된다. 제 1 트랜지스터는 제 2 커패시터(C2)에 저장을 하기 위해 픽셀에 데이터 전압을 인가할 시간을 정한다.
구동 트랜지스터(TD)의 게이트와 드레인 사이에는 제 2 트랜지스터(A2)가 연결된다. 이 제 2 트랜지스터(A2)는 전원 라인(26)으로부터 제 1 커패시터(C1)로의 전류의 공급을 제어하는데 사용된다. 그러므로 제 2 트랜지스터(A2)를 턴온시킴으로써, 제 1 커패시터(C1)가 구동 트랜지스터(TD)의 게이트-소스 전압으로 충전 될 수 있다.
제 2 커패시터(C2)의 단자에 걸쳐 제 3 트랜지스터(A3)가 연결된다. 이 제 3 트랜지스터(A3)는 제 1 커패시터만이 구동 트랜지스터(TD)의 게이트-소스 전압을 저장할 수 있도록, 제 2 커패시터를 단락시키는데 사용된다.
구동 트랜지스터(TD)의 소스와 접지 사이에는 제 4 트랜지스터(A4)가 연결된다. 이 제 4 트랜지스터(A4)는 특히 픽셀 프로그래밍 시퀀스 동안에 디스플레이 요소를 조명하지 않고, 구동 트랜지스터로부터의 전류에 관한 드레인으로서 작용하는데 사용된다.
커패시터(24)는 추가 저장 커패시터를 포함할 수 있거나(도 2의 회로에서와 같이), 디스플레이 요소의 자체-커패시턴스(self-capacitance)을 포함할 수 있다.
트랜지스터(A1 내지 A4)는 그들의 게이트에 연결되는 각각의 행 도체에 의해 제어된다. 아래에 더 설명되는 바와 같이, 행 도체 일부는 공유될 수 있다. 그러므로 픽셀 배열의 어드레스 지정은 차례대로 픽셀의 행을 어드레스 지정하는 것을 포함하고, 데이터 라인(32)은 종래의 방식대로 차례대로 행이 어드레스 지정되면서, 픽셀의 전체 행이 동시에 어드레스 지정되도록, 열 도체를 포함한다.
도 3의 회로는 다수의 상이한 방식으로 동작할 수 있다. 기본 동작이 먼저 설명되고, 이후 파이프라인된 어드레스 지정을 제공하기 위해 확장될 수 있는 방식이 설명된다. 파이프라인된 어드레스 지정이란 인접하는 행의 제어 신호 사이에 일부 시간상 중복이 존재한다는 것을 의미한다.
구동 트랜지스터(TD)만이 일정한 전류 모드에서 사용된다. 회로에서의 모든 다른 TFT(A1 내지 A4)는 짧은 듀티 사이클로 동작하는 스위치로서 사용된다. 그러므로 이들 디바이스에서의 임계 전압 드리프트(drift)는 작고 회로 성능에 영향을 미치지 않는다. 타이밍 도가 도 4에 도시되어 있다. A1 내지 A4의 그래프(plot)는 각 트랜지스터에 인가된 게이트 전압을 나타낸다. "28"의 그래프는 캐소드 라인(28)에 인가된 전압을 나타내고, "데이터(DATA)" 그래프의 투명한 부분은 데이터 라인(32) 상의 데이터 신호의 타이밍을 나타낸다. 빗금이 쳐진 부분은 데이터가 데이터 라인(32) 상에 존재하지 않을 때의 시간을 나타낸다. 픽셀의 다른 행에 관한 데이터가, 거의 연속으로 데이터 라인(32)에 인가되어 파이프라인된 동작을 제공하도록, 이 시간 동안에 인가될 수 있다는 것이 아래 설명으로부터 분명하게 된다.
회로 동작은 C1에 구동 트랜지스터(TD)의 임계 전압을 저장하고, C2에 데이터 전압을 저장하여 TD의 게이트-소스가 데이터 전압에다 임계 전압을 더한 것과 같게 된다.
회로 동작은 다음 단계를 포함한다.
디스플레이의 한 행에서의 픽셀에 관한 캐소드(라인 28)에는, 어드레스 지정 시퀀스를 통해 LED를 역 바이어스가 걸리도록 유지하기에 충분한 전압이 인가된다. 이는 도 4에서의 그래프 "28"에서의 양의(positive) 펄스이다.
어드레스 라인(A2, A3)은 관련된 TFT를 턴온시키기 위해 하이(high) 상태로 된다. 이는 커패시터(C2)를 단락시키고, 커패시터(C1)의 한쪽을 전원에 연결하며, 나머지 한쪽은 LED 애노드에 연결한다.
이후 어드레스 라인(A4)은 그것의 TFT를 턴온시키기 위해 하이 상태로 된다. 이는 LED의 애노드를 접지로 연결하고 구동 TFT(TD)에 큰 게이트-소스 전압을 생성한다. 이러한 식으로 C1이 충전되지만, C2는 그것이 단락된 채로 남게 되므로 충전되지 않는다.
이후, 어드레스 라인(A4)은 로우(low) 상태로 되어 각 TFT를 턴오프시키고, 구동 TFT(TD)는 그것이 그것의 임계 전압에 도달할 때까지 커패시터(C1)를 방전시킨다. 이러한 식으로, 구동 트랜시스터(TD)의 임계 전압이 C1에 저장된다. 다시, 제 2 커패시터(C2)에는 전압이 걸리지 않는다.
A2는 제 1 커패시터(C1)에서 측정된 임계 전압을 고립시키기 위해 로우 상태로 되고, A3는 제 2 커패시터(C2)가 더 이상 단락되지 않도록, 로우 상태로 된다.
이후 A4는 다시 애노드를 접지에 연결하기 위해 하이 상태로 된다. 이후 데이터 전압은 입력 트랜지스터가 A1상의 높은 펄스에 의해 턴온되면서, 제 2 커패시터(C2)에 인가된다.
마지막으로, A4가 로우 상태로 가게 되고, 이후 캐소드가 접지되게 된다. LED 애노드는 이후 동작점까지 플로팅(float)하는 상태가 된다.
캐소드는 A2와 A3가 로우 상태로 간 후와 A4가 하이 상태로 되기 전에 대안적으로 접지될 수 있다.
어드레스 지정 시퀀스는 픽셀의 하나 초과의 행이 임의의 한 시각에서 프로그램될 수 있도록, 파이프라인될 수 있다. 그러므로 라인(A2내지 A4) 상의 어드레스 지정 신호와 행 방향의 캐소드 라인(28)은 다른 행에 대해서 동일한 신호로 중복될 수 있다. 그러므로 어드레스 지정 시퀀스의 길이는 긴 픽셀 프로그래밍 시간을 수반하지 않고, 효율적인 라인 시간은 어드레스 라인(A1)이 하이일 때, 제 2 커패시터(C2)를 충전하는데 필요한 시간에 의해서만 제한된다. 시간 기간은 표준 액티브 매트릭스 어드레스 지정 시퀀스에 관한 것과 동일하다. 어드레스 지정의 나머지 부분은 전체적인 프레임 시간이 디스플레이의 첫 번째 소수의 행들에 관해 필요한 설정(set-up)에 의해서 약간만 연장된다는 것을 의미한다. 하지만, 이러한 설정은 프레임-블랭킹 기간 내에서 쉽게 행해질 수 있으므로, 임계 전압 측정에 관해 필요한 시간은 문제가 되지 않는다.
파이프라인된 어드레스 지정이 도 5의 타이밍도에 도시되어 있다. 트랜지스터(A2 내지 A4)에 관한 제어 신호는 단일 그래프로 결합되었지만, 그 동작은 도 4를 참조하여 설명된 바와 같다. 도 5에서의 "데이터"의 그래프는 데이터 라인(32)이 데이터를 연속하는 행에 제공하기 위해 거의 연속으로 사용된다는 것을 도시한다.
도 4와 도 5의 방법에서, 임계 측정과 디스플레이가 차례대로 픽셀의 각 행에 대해 수행되도록, 임계 측정 동작이 디스플레이 동작과 결합된다.
도 6은 임계 전압이 디스플레이에서의 모든 픽셀에 관해 프레임의 시작시 측정되는 방법에 관한 타이밍 도를 도시한다. 도 6에서의 그래프는 도 4에서의 그래프에 대응한다. 이러한 접근의 장점은 조직화된 캐소드{즉, 도 4와 도 5의 방법을 구현하는데 필요한 것처럼, 상이한 행에 관해 상이한 캐소드 라인(28)}가 필요하지 않다는 점이지만, 단점은 누설 전류가 일부 이미지 불균일성(non-uniformity)을 초래할 수 있다는 점이다. 이러한 방법에 관한 회로도가 또한 도 3에 도시되어 있다.
도 6에 도시된 바와 같이, 신호(A2, A3, A4)와 도 6에서의 캐소드 라인(28)에 관한 신호는, 임계 전압 측정을 수행하기 위해 블랭킹 기간에서 디스플레이에 있는 모든 픽셀에 공급된다. 신호(A4)는 모든 신호(A2 내지 A4)가 동시에 모든 행에 공급되도록, 블랭킹 기간에서 동시에 모든 픽셀에 공급된다. 이 시간 동안에, 픽셀에는 어떠한 데이터도 제공될 수 없고, 따라서, 도 6의 바닥에 있는 데이터 그래프의 그늘진 부분이 생긴다.
후속되는 어드레스 지정 기간에서, 데이터는 신호(A1)에서처럼 차례대로 각 행에 개별적으로 공급된다. 도 6에서의 A1에 대한 일련의 펄스는 연속적인 행에 관한 펄스를 나타내고, 각 펄스에는 데이터 라인(32)으로의 데이터의 인가 시간이 정해진다.
도 3에서의 회로는 트랜지스터를 제어하고, 캐소드 라인을 구성(필요하다면)하기 위한 다수의 행을 가진다. 도 7은 필요한 행의 개수를 감소시키는 회로 수정을 도시한다. 타이밍 도는 신호(A2와 A3)가 매우 유사하다는 것을 도시한다. 시뮬레이션은 오직 하나의 어드레스 라인만이 필요하게 되도록, A2와 A3가 실제로 동일하게 만들어질 수 있음을 보여준다. 도 3에서 트랜지스터(A4)와 연관된 접지 라인을 이전 행에서의 어드레스 라인(A4)에 연결함으로써 추가적인 감소가 이루어질 수 있다. 도 7에서의 회로는 행(n)과 행(n-1)에 관한 어드레스 라인을 도시한다.
도 8은 한 시뮬레이션 예에 사용된 도 3의 회로에 관한 성분 값을 도시한다. 트랜지스터에 관한 길이(L)와 폭(W)의 치수는 ㎛의 단위로 주어진다. 어드레스 지정 시간은 16㎲였다{즉, A1이 온(on)인 시간}. 회로는 구동 TFT에 임계 전압보다 5V 이상의 전압으로 LED에 1.5㎂까지 공급된다. TFT 이동도는 0.41㎠/Vs였다. 400㎛×133㎛크기의 픽셀에서 10Cd/A의 효율{현재 이용 가능한 초황색(Super-yellow) 폴리머 효율}을 가진 LED를 사용하게 되면 상부-발광(top-emitting) 구조에서 전체 개구를 가정한다면 280Cd/㎡을 초래하게 된다.
시뮬레이션은 4V부터 10V까지의 임계 전압(구동 트랜지스터에 관한)의 변동이 출력 전류에서의 10% 변경만을 초래한다는 것을 보여준다. 그러한 디스플레이의 수명은 실온에서는 60,000hrs, 40℃에서는 8000hrs까지 계산될 수 있다.
도 9는 도 3의 회로에 대한 수정안을 도시한다. 비록 이것이 본 출원에서의 상세한 설명부에 설명되지 않더라도, 도 9의 회로는 각 픽셀이 차례대로 동작하는 2개 또는 그 이상의 구동 트랜지스터를 가지는 픽셀 회로에서 특별한 용도로 사용될 수 있다. 도 9의 회로는 성분 카운트(count)를 감소시킴으로써, 단순화된 방식으로 단일 픽셀로 복사될 수 있다. 이는 일부 TFT가 이중 기능을 가지도록 함으로써 이루어진다. 다수의 구동 트랜지스터가 제공되는 경우, 다수의 구동 TFT 중 소스나 게이트의 독립적인 제어가 필요하게 되고, 2개의 구동 TFT를 제어하는데 사용된 모든 TFT은 보통 기준을 벗어나, 즉 이들 TFT가 그 자체로서 일부 VT 드리프트(drift) 정정을 가지지 않는 한, 낮은 듀티 사이클을 가지도록 동작해야 한다.
도 3에서 어드레스 라인(A4)에 연결된 TFT는 크게 되는데, 이는 그 TFT가 어드레스 지정 기간에서 구동 TFT에 의해 공급된 전류를 통과시킬 필요가 있기 때문이다. 그러므로 이러한 TFT는 2중 목적의 TFT, 즉 구동 TFT와 어드레스 지정 TFT 모두의 작용을 하는 것에 관한 이상적인 후보이다. 불행하게도, 도 3에 도시된 회로는 이를 허용하지 않는다.
도 9에서는, 도 3의 회로에서의 것과 동일한 성분을 표시하기 위해 동일한 참조 번호가 사용되고, 그에 대한 설명은 반복되지 않는다.
이 회로에서, 제 1 및 제 2 커패시터(C1, C2)는 구동 트랜지스터(TD)의 게이트와 드레인 사이에 직렬로 연결된다. 다시, 커패시터 사이의 접합부에는 픽셀의 입력이 제공된다. 임계 전압을 저장하는 제 1 커패시터(C1)가 구동 트랜지스터 게이트와 입력 사이에 연결된다. 데이터 입력 전압을 저장하는 제 2 커패시터(C2)는 픽셀 입력과 전원 라인(트랜지스터 드레인이 연결되는) 사이에 직접 연결된다. 제어 라인(A3)에 연결된 트랜지스터는, 다시 제 1 커패시터(C1)로의 충전 경로를 제공하기 위한 것으로, 이 경로는 제 2 커패시터(C2)를 우회하여 커패시터(C1)만이 임계 게이트-소스 전압을 저장하는데 사용될 수 있게 한다.
회로 동작은 도 10에 도시되어 있고, 다음 단계를 가진다:
디스플레이의 한 행에 있는 픽셀에 관한 캐소드에는 어드레스 지정 시퀀스 내내 LED를 역 바이어스로 유지하기에 충분한 전압이 인가된다.
어드레스 라인(A2, A3)은 관련 TFT를 턴온시키기 위해 하이 상태로 가고, 이는 C1과 C2의 병렬 조합을 전원에 연결한다.
어드레스 라인(A4)은 이후 그것의 TFT를 턴온시키기 위해 하이 상태로 되고, 이는 LED의 애노드를 접지로 연결하여, 구동 TFT(TD) 상에서 큰 게이트-소스 전압을 생성하게 된다.
이후 어드레스 라인(A4)은 TFT를 턴오프하기 위해 로우 상태로 가고 구동 TFT(TD)는 그것이 임계 전압에 도달할 때까지 병렬 커패시턴스(C1+C2)를 방전시킨다.
이후, A2와 A3는 측정된 임계 전압을 고립시키기 위해 로우 상태로 간다.
이후, A1은 턴온되고 데이터 전압은 커패시턴스(C1)에 저장된다.
마지막으로, A4는 로우 상태로 가게 되고 이어서 캐소드가 접지 상태로 된다.
다시, 블랭킹 기간에서의 파이프라인된 어드레스 지정 또는 임계 측정이 전술한 바와 같이 이 회로를 가지고 수행될 수 있다.
그러므로 전압(V데이터-VT)이 구동 TFT의 게이트-드레인에 저장된다.
따라서:
그러므로 임계 전압 의존은 제거된다. 전류는 이제 LED 애노드 전압에 의존한다는 점이 주목된다.
상기 회로는 다소 많은 개수의 성분을 가진다(구동 TFT의 독립적인 게이트 및 소스로 인해). 오직 하나의 독립적인 노드, 즉 소스 또는 게이트만을 가진 회로는 더 낮은 구성 요소의 수를 초래할 수 있다. 다음에, LED의 캐소드 쪽의 회로를 사용하고 회복 기능을 가진 임계 전압 측정 회로를 달성하기 위해 독립적인 소스 전압을 사용하는 회로가 설명된다. 도 11을 참조하여 임계 전압 측정 회로가 설명되고, 그 타이밍 도는 도 12에 도시된다.
도 11의 회로에서, 각 픽셀은 구동 트랜지스터(TD)의 게이트와 접지 라인 사이에 직렬로 연결된 제 1 및 제 2 커패시터(C1, C2)를 가진다. 구동 트랜지스터의 소스는 접지 라인에 연결되지만, 2개의 회로가 결합하면, 이후 각 구동 트랜지스터의 소스는 각각의 제어 라인에 연결된다. 픽셀로의 데이터 입력은 제 1 커패시터와 제 2 커패시터 사이의 접합부에 다시 제공된다.
단락 트랜지스터는 제 2 커패시터(C2)의 단자에 걸쳐 연결되고, 라인(A2)에 의해 제어된다. 앞선 회로에서와 같이, 이는 제 2 커패시터(C2)를 우회시킴으로써 제 1 커패시터(C1)에 게이트-소스 전압이 저장될 수 있게 한다. 제어 라인(A4)과 연관된 충전 트랜지스터는 전원 라인(50)과, 구동 트랜지스터(TD)의 드레인 사이에 연결된다. 이는 제어 라인(A3)과 연관되고, 구동 트랜지스터의 게이트와 드레인 사이에 연결된 방전 트랜지스터와 함께, 커패시터(C1)에 관한 충전 경로를 제공한다.
회로는 A2와 A3를 하이로 유지시킴으로써 동작하고, 이후 A4는 순간적으로 하이로 유지되어 캐소드를 하이 상태가 되게 하고, 커패시터(C1)를 높은 게이트-소스 전압으로 충전시킨다. 전원 라인은 LED를 역 바이어스 시키기 위해 접지되어 있다. 이후 TD는 임계 전압(라인 A3와 연관된 방전 트랜지스터가 턴온됨)까지 방전되고, C1에 저장된다. 이후 A2와 A3는 로우 상태로 가고, A1이 하이 상태로 가며, 데이터는 C2로 어드레스 지정된다. 전력 라인은 이후 LED를 켜기 위해 다시 하이 상태로 간다.
다시, 어드레스 지정 시퀀스가 파이프라인되거나 임계 전압이 필드 블랭킹 기간에서 측정될 수 있다.
상기 도 3, 도 7, 및 도 9의 공통-캐소드 회로에서, 개별 행의 캐소드가 어드레스 지정 사이클 동안에 상이한 전압으로 스위칭 되는 것을 허용하기 위해 조직화된 캐소드가 필요해진다.
도 13은 조직화된 캐소드에 대한 필요성을 회피하기 위한 도 3의 회로에 대한 제 1 수정예를 도시한다. 제 1 구동 트랜지스터(TD)와 직렬로, 그리고 전원 라인(26)과 제 1 구동 트랜지스터(TD) 사이에 제 2 구동 트랜지스터(TS)가 제공된다.
이 회로에서, 스위칭 가능한 전압이 전원 라인(26)에 제공되고{캐소드 라인(28) 대신}, 이러한 스위칭 가능한 전압은 제 2 구동 트랜지스터(TS)를 스위칭 오프하는데 사용된다. 동작의 타이밍은 도 14에 도시되어 있다.
도시된 바와 같이, 회로의 동작은 도 4의 회로의 동작과 유사하다. 디스플레이 요소를 스위칭 오프하는데 사용되는 캐소드(28) 대신, 전원 라인(26)은 어드레스 지정 시퀀스 동안에 로우 상태로 간다. 이는 게이트와 드레인이 함께 연결되어 다이오드-연결된 제 2 구동 트랜지스터(TS)를 턴오프시킨다.
전원 라인(26)은 트랜지스터(A2 내지 A4)가 턴온될 때, 기간의 초기 부분에 있어서는 하이 상태에 있는데, 이는 커패시터(C1)를 충전하기 위해 전원 라인이 이 시간 동안에 사용되고, 제 2 구동 트랜지스터(TS)가 이 시간 동안에 온(on)인 상태일 필요가 있기 때문이다. 이러한 초기 기간은 커패시터(C1)를 충전하기에 충분히 길다.
전원 라인이 로우 상태로 스위칭 되면, 제 2 어드레스 트랜지스터(TS)는 턴오프된다. 그 결과, 제 4 트랜지스터(A4)를 스위칭 오프할 필요가 없게 된다.
다시, 어드레스 지정은 도 5를 참조하여 설명된 것과 유사한 방식으로, 도 15에 도시된 바와 같이 파이프라인될 수 있다.
도 15의 어드레스 지정 방식은 광 출력의 임의의 듀티 사이클링을 허용하지 않는다. 이는 구동 트랜지스터가 모든 시간에 조명되지 않는 기술이다. 이는 임계 전압 드리프트가 감소하도록 허용하고 또한 개선된 움직임 묘사를 허용한다. 구동 트랜지스터의 듀티 사이클을 제공하기 위해서는, 도 15의 타이밍 동작이 도 16에 도시된 바와 같이 수정된다.
도 14를 참조하여 설명된 바와 같이, 커패시터(C1)가 충전된 후에는, 전원 라인(26) 상의 전압이 디스플레이 요소(2)로의 전류를 턴오프하기 위해 로우로 된다. 제 1 구동 트랜지스터(TD)는 여전히 임계값 이상의 게이트-소스 전압을 가지게 되고, 이는 트랜지스터(A2와 A3) 때문에 제거되어, 커패시터(C1)에서의 전하가 임계 전압에 도달할 때까지 구동 트랜지스터(TD)의 소스-드레인 전류가 커패시터(C1)에서의 전하를 제거하게 된다.
도 16의 방식에서는, 전원 라인은 프레임 기간의 일부(예를 들어 절반) 동안 하이로만 유지된다. 도 16에 도시된 바와 같이, 전원 라인(26)은 프레임 기간에서 일부 점 뒤에서 로우 상태로 스위칭 된다. 이후 구동 트랜지스터(TD)가 나머지 프레임 기간 동안에 스위칭 오프되는 것을 보장하기 위해, 전원 라인이 로우 상태로 스위칭 된 후, 도시된 바와 같이 트랜지스터(A2, A3)에 관한 제어 라인에 펄스가 제공된다.
제 4 트랜지스터(A4)가 도 13의 예에서 접지 라인에 연결된다. 하지만, 이러한 트랜지스터가 이전 행의 전원 라인(26)에 연결되는 것도 가능하다(도 13에 도시된 바와 같은 접지 대신). 이전 행으로부터의 구동 TFT가 그들의 측정된 임계 전압을 가질 때, 전원 라인이 접지되기 때문에, 도 16의 타이밍은 상기 연결을 허용한다. 이 기간(도 16에서 "27"로 표기된)은 제 4 트랜지스터가 턴온될 때의 시간 동안에 픽셀의 다음 행에 관한 접지 라인으로서 작용하도록 사용될 수 있다. 그러므로 A4에 관한 어드레스 기간은 이전 행에 관한 전원 라인이 로우일 때 그 기간 내에 있게 되는 시간이다.
도 13의 회로는 전원 라인(26)과 제 1 구동 트랜지스터(TD) 사이에 제 2 구동 트랜지스터를 추가한다. 이 제 2 구동 트랜지스터는 제 1 구동 트랜지스터(TD)와 동일한 전류를 통과시키고 따라서 어떠한 임계 보상이 필요하지 않다. 게이트-소스 전압은 제 1 구동 트랜지스터(TD)에 의해 요구되는 전류를 제 2 구동 트랜지스터가 공급하기 위해 필요한 레벨로 플로팅한다.
또 다른 대안으로는 제 1 구동 트랜지스터(TD)와 디스플레이 요소 사이에 제 2 구동 트랜지스터를 추가하여, 다시 조직화된 캐소드를 제공할 필요를 회피하는 것이다. 다시, 제 2 구동 트랜지스터에 관해서는 어떠한 특정한 보상도 필요하지 않다.
그러한 회로의 일 예가 도 17에 도시되어 있다. 제 2 구동 트랜지스터(TS)의 게이트는 제 4 트랜지스터(A4)를 통해 접지에 연결되고, 제 2 구동 트랜지스터(TS)의 게이트와 드레인 사이에는 제 5 트랜지스터(A5)가 연결되어 있다. 그 외에는, 도 3의 회로와 동일한 회로이고, 동일한 방식으로 동작한다.
다음 내용으로부터 분명해 지듯이, 이 회로는 디스플레이 요소의 공통 캐소드 단자나 전원 라인 상에 스위칭 된 전압을 제공할 필요성을 회피한다.
도 18에 도시된 바와 같이, 트랜지스터(A2 내지 A5)는 어드레스 지정 단계의 시작시 모두 스위칭 온된다. 도 3의 회로에 있어서, 이는 커패시터(C1)를 구동 트랜지스터(TD)가 턴온되게 하고 커패시터(C2)를 단락시키게 하는 레벨까지 충전시킨다. 구동 트랜지스터(TD)의 소스는 제 4 및 제 5 트랜지스터(A4, A5)를 통해 접지에 연결된다. 이 시간 동안, 제 2 구동 트랜지스터(TS)는 턴오프되는데, 이는 게이트가 제 4 트랜지스터(A4)를 통해 접지에 결합되기 때문이다.
제 5 트랜지스터(A5)에 관한 게이트는 이후 제 5 트랜지스터(A5)를 스위칭 오프하기 위해 로우 상태로 간다. 도 3의 회로에서의 경우와 동일한 방식으로, 구동 트랜지스터를 통과하는 구동 전류(소스-게이트 전압이 변경되지 않았기 때문에)는 임계 전압이 저장될 때까지 커패시터(C1)를 방전시킨다. 구동 트랜지스터의 소스에 걸리는 전압은 이후 커패시터(C1)에 걸쳐 강하하는 임계 전압보다 적은 전원 라인 전압이다.
이후 트랜지스터(A2, A3)는 커패시터를 격리하기 위해 스위칭 오프된다. A1에 펄스를 어드레스 지정하기 전에, 제 5 어드레스 트랜지스터가 다시 턴온된다. 이는 데이터 전압이 어드레스 지정 단계 동안 C2에 저장될 수 있도록, 구동 트랜지스터(TD)의 소스(그리고 따라서 데이터 저장 커패시터 C2의 한 단자)를 제 4 및 제 5 트랜지스터를 통해 접지시킨다.
트랜지스터(A4)는 제 2 구동 트랜지스터(TS)가 턴온되는 것을 허용하기 위해{제 2 구동 트랜지스터(TS)의 게이트가 더 이상 접지되지 않으므로}, 어드레스 지정 펄스의 끝에서 턴오프되고, 디스플레이 요소가 구동된다.
트랜지스터(A5)는 어드레스 지정의 끝에서 턴오프된다. 이는 동작 중에 상당한 노화를 방지하기 위해 A5에 관해서 짧은 듀티 사이클을 유지한다. A5의 게이트-소스와 게이트-드레인 기생 커패시턴스는 제 2 구동 트랜지스터가 턴온된 상태로 유지되는 것을 허용한다.
전술한 것과 동일한 방식으로, 파이프라인된 어드레스 지정이 사용될 수 있고, 이는 도 19에 도시되어 있다.
도 20은 도 18을 참조하여 설명된 타이밍 시퀀스에 대한 수정예를 도시한다. 이 경우, 커패시터를 격리하기 위해 트랜지스터(A2, A3)가 스위칭 오프된 후, 제 5 어드레스 트랜지스터는 A1에 관한 어드레스 펄스와 동일한 시각에 턴온된다. 어드레스 지정 펄스의 초기 부분 동안, 데이터 라인(32)은 접지 전압은 전달한다(바닥 그래프에 도시된 바와 같이). 그러므로, 어드레스 지정 단계의 초기 부분 동안, 커패시터(C2)의 양쪽이 접지되도록, 커패시터(C1, C2) 사이의 접합부 도한 접지에 연결된다. 그러므로 A3가 턴오프될지라도, C2에 걸리는 전압은 없게 된다. 이는 구동 트랜지스터(TD)의 임계 전압이 데이터 신호가 C2에 로딩된 후 C1에 걸쳐 보존되는 것을 보장하는 것을 돕는다.
동일한 방식으로 작용할 수 있는 특정 회로 레이아웃에 대한 다른 변형예가 존재한다. 본질적으로, 본 발명은 임계 전압이 한 커패시터에 저장될 수 있게 하고 데이터 신호가 또 다른 커패시터에 저장될 수 있게 하며, 이들 커패시터는 구동 트랜지스터의 게이트와, 소스 또는 드레인 사이에 직렬로 연결되는 회로를 제공한다. 제 1 커패시터에 임계 전압을 저장하기 위해, 회로는 구동 트랜지스터가 턴오프될 때까지 제 1 커패시터로부터의 전하를 사용하여 구동 트랜지스터가 구동될 수 있게 되고, 이렇게 구동 트랜지스터가 턴오프되는 시점에서 제 1 커패시터는 임계 게이트-소스 전압으로부터 유도된 전압을 저장한다.
이러한 회로는 현재 이용 가능한 LED 디바이스용으로 사용될 수 있다. 하지만, 전자발광(EL) 디스플레이 요소는 전자 인광 유기 전자발광 디스플레이 요소를 포함할 수 있다. 본 발명은 액티브 매트릭스 OLED 디스플레이용으로 a-Si:H의 사용을 가능하게 한다.
전술한 회로는 오직 n-타입 트랜지스터를 가지고 구현되었고, 이들은 모두 비결정 실리콘 디바이스가 된다. 비록 n-타입 디바이스의 제조가 비결정 실리콘에서는 바람직하지만, 물론 또 다른 회로가 p-타입 디바이스로 구현될 수 있다.
다양한 다른 수정예가 당업자에게 분명하게 될 것이다.
본 발명은 각 픽셀과 연관된 박막 스위칭 트랜지스터를 가지는 액티브 매트릭스 전자발광 디스플레이에 이용 가능하다.

Claims (36)

  1. 디스플레이 픽셀의 배열을 포함하는 액티브 매트릭스 디바이스로서, 각 픽셀은
    전류 구동 발광 디스플레이 요소(2);
    상기 디스플레이 요소를 통과하는 전류를 구동하는 비결정 실리콘 구동 트랜지스터(TD);
    상기 구동 트랜지스터의 게이트와, 소스 또는 드레인 사이에 직렬로 연결된 제 1 및 제 2 커패시터(C1, C2)로서, 상기 픽셀의 데이터 입력이 상기 제 1 커패시터(C1)와 제 2 커패시터(C2) 사이의 접합부에 제공되어, 이를 통해 상기 제 2 커패시터(C2)를 상기 픽셀 데이터 전압으로부터 유도된 전압으로 충전시키고, 상기 구동 트랜지스터 임계 전압으로부터 유도된 전압은 상기 제 1 커패시터(C1)에 저장되는 제 1 및 제 2 커패시터를 포함하는, 액티브 매트릭스 디바이스.
  2. 제 1항에 있어서, 각 픽셀은 입력 데이터 라인(32)과, 상기 제 1 커패시터(C1)와 상기 제 2 커패시터(C2) 사이의 접합부 사이에 연결된 입력 제 1 트랜지스터(A1)를 더 포함하는, 액티브 매트릭스 디바이스.
  3. 제 1항 또는 제 2항에 있어서, 상기 구동 트랜지스터(TD)의 드레인은 전원 라인(26)에 연결되는, 액티브 매트릭스 디바이스.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 각 픽셀은 상기 구동 트랜지스터의 게이트와 드레인 사이에 연결된 제 2 트랜지스터(A2)를 더 포함하는, 액티브 매트릭스 디바이스.
  5. 제 4항에 있어서, 상기 제 2 트랜지스터(A2)는 픽셀의 행 사이에 공유되는 제 1 게이트 제어 라인에 의해 제어되는, 액티브 매트릭스 디바이스.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 제 1 및 제 2 커패시터(C1, C2)는 상기 구동 트랜지스터(TD)의 게이트와 소스 사이에 직렬로 연결되는, 액티브 매트릭스 디바이스.
  7. 제 6항에 있어서, 각 픽셀은 상기 제 2 커패시터(C2)의 단자에 걸쳐 연결된 제 3 트랜지스터(A3)를 더 포함하는, 액티브 매트릭스 디바이스.
  8. 제 7항에 있어서, 상기 제 3 트랜지스터는 픽셀의 행 사이에서 공유되는 제 3 게이트 제어 라인에 의해 제어되는, 액티브 매트릭스 디바이스.
  9. 제 8에 있어서, 상기 제 2 및 제 3 게이트 제어 라인은 하나의 공유된 제어 라인을 포함하는, 액티브 매트릭스 디바이스.
  10. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 제 1 및 제 2 커패시터(C1, C2)는 상기 구동 트랜지스터(TD)의 게이트와 드레인 사이에 직렬로 연결되는, 액티브 매트릭스 디바이스.
  11. 제 10항에 있어서, 각 픽셀은 상기 구동 트랜지스터(TD)의 입력과 소스 사이에 연결된 제 3 트랜지스터(A3)를 더 포함하는, 액티브 매트릭스 디바이스.
  12. 제 11항에 있어서, 상기 제 3 트랜지스터(A3)는 픽셀의 행 사이에 공유되는 제 3 게이트 제어 라인에 의해 제어되는, 액티브 매트릭스 디바이스.
  13. 제 12항에 있어서, 상기 제 2 및 제 3 게이트 제어 라인은 하나의 공유된 제어 라인을 포함하는, 액티브 매트릭스 디바이스.
  14. 제 1항 내지 제 13항 중 어느 한 항에 있어서, 각 픽셀은 상기 구동 트랜지스터 소스와 접지 전위 라인 사이에 연결된 제 4 트랜지스터(A4)를 더 포함하는, 액티브 매트릭스 디바이스.
  15. 제 14항에 있어서, 상기 제 4 트랜지스터(A4)는 픽셀의 행 사이에서 공유되는 제 4 게이트 제어 라인에 의해 제어되는, 액티브 매트릭스 디바이스.
  16. 제 15항에 있어서, 상기 접지 전위 라인은 픽셀의 행 사이에서 공유되고, 픽셀의 인접하는 행의 제 4 트랜지스터에 관한 제 4 게이트 제어 라인을 포함하는, 액티브 매트릭스 디바이스.
  17. 제 1항 또는 제 2항에 있어서, 상기 커패시터 장치(C1, C2)는 상기 구동 트랜지스터(TD)의 게이트와 소스 사이에 연결되고, 상기 구동 트랜지스터의 소스는 접지 라인에 연결되는, 액티브 매트릭스 디바이스.
  18. 제 17항에 있어서, 상기 구동 트랜지스터(TD)의 드레인은 상기 디스플레이 요소(2)의 한 단자에 연결되고, 상기 디스플레이 요소의 나머지 단자는 전원 라인에 연결되는, 액티브 매트릭스 디바이스.
  19. 제 17항 또는 제 18항에 있어서, 각 픽셀은 상기 제 2 커패시터(C2)의 단자에 걸쳐 연결된 제 2 단락 트랜지스터(A2)를 더 포함하는, 액티브 매트릭스 디바이스.
  20. 제 17항 내지 제 19항 중 어느 한 항에 있어서, 각 픽셀은 상기 구동 트랜지스터의 게이트와 드레인 사이에 연결된 제 3 트랜지스터(A3)를 더 포함하는, 액티브 매트릭스 디바이스.
  21. 제 20항에 있어서, 상기 제 3 트랜지스터(A3)는 픽셀의 행 사이에서 공유되는 게이트 제어 라인에 의해 제어되는, 액티브 매트릭스 디바이스.
  22. 제 17항 또는 제 21항에 있어서, 각 픽셀은 전원 라인(50)과 상기 구동 트랜지스터의 드레인 사이에 연결된 제 4 충전 트랜지스터(A4)를 더 포함하는, 액티브 매트릭스 디바이스.
  23. 제 1항 내지 제 16항 중 어느 한 항에 있어서, 각 픽셀은 제 2 구동 트랜지스터(TS)를 더 포함하는, 액티브 매트릭스 디바이스.
  24. 제 23항에 있어서, 상기 제 2 구동 트랜지스터는 전원 라인(26)과 상기 제 1 구동 트랜지스터(TD) 사이에 제공되는, 액티브 매트릭스 디바이스.
  25. 제 24항에 있어서, 상기 제 2 구동 트랜지스터의 게이트와 드레인은 서로 연결되는, 액티브 매트릭스 디바이스.
  26. 제 23항에 있어서, 상기 제 2 구동 트랜지스터는 상기 제 1 구동 트랜지스터(TD)와 상기 디스플레이 요소(2) 사이에 제공되는, 액티브 매트릭스 디바이스.
  27. 제 26항에 있어서, 상기 제 2 구동 트랜지스터(TS)의 게이트와 드레인 사이에는 트랜지스터(A5)가 연결되는, 액티브 매트릭스 디바이스.
  28. 제 26항 또는 제 27항에 있어서, 각 픽셀은 상기 제 2 구동 트랜지스터(TS)의 게이트와 접지 전위 라인 사이에 연결된 제 4 트랜지스터(A4)를 더 포함하는, 액티브 매트릭스 디바이스.
  29. 제 1항 내지 제 28항 중 어느 한 항에 있어서, 상기 구동 트랜지스터(TD)는 n-타입 트랜지스터를 포함하는, 액티브 매트릭스 디바이스.
  30. 제 1항 내지 제 29항 중 어느 한 항에 있어서, 상기 디스플레이 요소는 전자발광(EL) 디스플레이 요소를 포함하는, 액티브 매트릭스 디바이스.
  31. 제 30항에 있어서, 상기 전자발광(EL) 디스플레이 요소는 전자 인광 유기 전자발광 디스플레이 요소를 포함하는, 액티브 매트릭스 디바이스.
  32. 전류 구동 발광 디스플레이 픽셀의 배열을 포함하는 액티브 매트릭스 디스플레이 디바이스를 구동하는 방법으로서, 각 픽셀은 디스플레이 요소(2)와, 상기 디스플레이 요소를 통과하는 전류를 구동하기 위한 비결정 실리콘 구동 트랜지스터(TD)를 포함하고, 각 픽셀에 관해서
    상기 구동 트랜지스터(TD)를 통과하여 접지로 흐르는 전류를 구동하고, 제 1 커패시터(C1)를 최종 게이트-소스 전압으로 충전시키는 단계;
    상기 구동 트랜지스터가 턴오프될 때까지 상기 제 1 커패시터(C1)를 방전시키는 단계로서, 이로 인해 상기 제 1 커패시터가 임계 전압을 저장하는 제 1 커패시터(C1)를 방전시키는 단계;
    상기 구동 트랜지스터의 게이트와, 소스 또는 드레인 사이의 제 1 커패시터와 직렬로 연결된 제 2 커패시터(C2)를 데이터 입력 전압으로 충전시키는 단계; 및
    상기 제 1 및 제 2 커패시터(C1, C2)에 걸리는 전압으로부터 유도되는 게이트 전압을 사용하여 상기 디스플레이 요소를 통과하는 전류를 구동하기 위해 상기 구동 트랜지스터(TD)를 사용하는 단계를 포함하는, 액티브 매트릭스 디스플레이 디바이스를 구동하는 방법.
  33. 제 32항에 있어서, 상기 제 2 커패시터를 충전시키는 단계는, 데이터 라인과, 픽셀의 입력 사이에 연결된 어드레스 트랜지스터(A1)를 스위칭 온(on)함으로써 수행되는, 액티브 매트릭스 디스플레이 디바이스를 구동하는 방법.
  34. 제 33항에 있어서, 한 행에서의 각 픽셀에 관한 상기 어드레스 트랜지스터는 공통 행 어드레스 제어 라인에 의해 동시에 스위칭 온되는, 액티브 매트릭스 디스플레이 디바이스를 구동하는 방법.
  35. 제 34항에 있어서, 픽셀의 한 행에 관한 상기 어드레스 트랜지스터는 인접하는 행에 관한 상기 어드레스 트랜지스터가 사실상 턴오프된 직후 턴온되는, 액티브 매트릭스 디스플레이 디바이스를 구동하는 방법.
  36. 제 32항에 있어서, 각 픽셀의 상기 제 1 커패시터(C1)는 디스플레이 프레임 기간의 초기 임계 측정기간에서 상기 픽셀 구동 트랜지스터의 각 임계 전압을 저장하기 위해 충전되고, 상기 프레임 기간의 픽셀 구동 기간은 상기 임계 측정기간 다음에 오는, 액티브 매트릭스 디스플레이 디바이스를 구동하는 방법.
KR1020057013375A 2003-01-24 2004-01-20 액티브 매트릭스 디스플레이 디바이스 Ceased KR20050101182A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB0301659.9 2003-01-24
GB0301659A GB0301659D0 (en) 2003-01-24 2003-01-24 Electroluminescent display devices
GB0308396A GB0308396D0 (en) 2003-01-24 2003-04-11 Active matrix display devices
GB0308396.1 2003-04-11

Publications (1)

Publication Number Publication Date
KR20050101182A true KR20050101182A (ko) 2005-10-20

Family

ID=32773976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013375A Ceased KR20050101182A (ko) 2003-01-24 2004-01-20 액티브 매트릭스 디스플레이 디바이스

Country Status (5)

Country Link
US (1) US7564433B2 (ko)
EP (1) EP1590787A1 (ko)
JP (1) JP2006516745A (ko)
KR (1) KR20050101182A (ko)
WO (1) WO2004066249A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767175B1 (ko) * 2004-07-16 2007-10-15 산요덴키가부시키가이샤 반도체 장치, 표시 장치 및 표시 장치의 구동 방법
US8847933B2 (en) 2011-11-30 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20180064619A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR20180078476A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR20200074739A (ko) * 2018-12-17 2020-06-25 엘지디스플레이 주식회사 유기발광 표시장치
KR20230009256A (ko) * 2021-07-08 2023-01-17 엘지디스플레이 주식회사 픽셀 회로와 이를 포함한 표시장치

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0307320D0 (en) * 2003-03-29 2003-05-07 Koninkl Philips Electronics Nv Active matrix display device
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP2005099247A (ja) * 2003-09-24 2005-04-14 Toppoly Optoelectronics Corp 閾値電圧補償を有するアクティブマトリックス有機発光ダイオードの画素駆動回路およびその駆動方法。
JP4826870B2 (ja) * 2003-12-02 2011-11-30 ソニー株式会社 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置
JP4547900B2 (ja) * 2003-12-02 2010-09-22 ソニー株式会社 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置
JP4501059B2 (ja) * 2003-12-26 2010-07-14 ソニー株式会社 画素回路及び表示装置
KR100684712B1 (ko) * 2004-03-09 2007-02-20 삼성에스디아이 주식회사 발광 표시 장치
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
KR100578813B1 (ko) * 2004-06-29 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
TW200620207A (en) 2004-07-05 2006-06-16 Sony Corp Pixel circuit, display device, driving method of pixel circuit, and driving method of display device
JP4645881B2 (ja) * 2004-07-08 2011-03-09 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP2006106141A (ja) * 2004-09-30 2006-04-20 Sanyo Electric Co Ltd 有機ｅｌ画素回路
KR100739318B1 (ko) * 2004-11-22 2007-07-12 삼성에스디아이 주식회사 화소회로 및 발광 표시장치
US8426866B2 (en) 2004-11-30 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, semiconductor device, and electronic apparatus
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US7646367B2 (en) 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
KR100893135B1 (ko) * 2005-02-25 2009-04-15 쿄세라 코포레이션 화상 표시 장치
JP2006259530A (ja) 2005-03-18 2006-09-28 Seiko Epson Corp 有機ｅｌ装置及びその駆動方法並びに電子機器
US20090231308A1 (en) * 2005-03-29 2009-09-17 Takaji Numao Display Device and Driving Method Thereof
KR101160830B1 (ko) * 2005-04-21 2012-06-29 삼성전자주식회사 표시 장치 및 그 구동 방법
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
EP1904995A4 (en) * 2005-06-08 2011-01-05 Ignis Innovation Inc METHOD AND SYSTEM FOR CONTROLLING A LIGHT EMITTING DEVICE DISPLAY
WO2007018006A1 (ja) * 2005-08-05 2007-02-15 Sharp Kabushiki Kaisha 表示装置
CN101278327B (zh) * 2005-09-29 2011-04-13 皇家飞利浦电子股份有限公司 一种补偿照明设备老化过程的方法
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR101214205B1 (ko) * 2005-12-02 2012-12-21 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
JP5025242B2 (ja) * 2005-12-02 2012-09-12 株式会社半導体エネルギー研究所 半導体装置、表示装置、モジュール、及び電子機器
JP5154755B2 (ja) * 2006-01-31 2013-02-27 エルジー ディスプレイ カンパニー リミテッド 画像表示装置およびその駆動方法
JP5259925B2 (ja) * 2006-02-21 2013-08-07 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画像表示装置
EP3133590A1 (en) 2006-04-19 2017-02-22 Ignis Innovation Inc. Stable driving scheme for active matrix displays
JP4736954B2 (ja) * 2006-05-29 2011-07-27 セイコーエプソン株式会社 単位回路、電気光学装置、及び電子機器
JP4882536B2 (ja) * 2006-06-19 2012-02-22 セイコーエプソン株式会社 電子回路及び電子機器
JP4168290B2 (ja) 2006-08-03 2008-10-22 ソニー株式会社 表示装置
KR100739334B1 (ko) 2006-08-08 2007-07-12 삼성에스디아이 주식회사 화소와 이를 이용한 유기전계발광 표시장치 및 그의구동방법
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP2008046427A (ja) * 2006-08-18 2008-02-28 Sony Corp 画像表示装置
KR100938101B1 (ko) 2007-01-16 2010-01-21 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치
KR100833760B1 (ko) * 2007-01-16 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP5151198B2 (ja) * 2007-03-20 2013-02-27 セイコーエプソン株式会社 画素回路、電気光学装置および電子機器
KR101526475B1 (ko) * 2007-06-29 2015-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
US8358258B1 (en) * 2008-03-16 2013-01-22 Nongqiang Fan Active matrix display having pixel element with light-emitting element
JP5449733B2 (ja) * 2008-09-30 2014-03-19 エルジー ディスプレイ カンパニー リミテッド 画像表示装置及び画像表示装置の駆動方法
JP2010113230A (ja) 2008-11-07 2010-05-20 Sony Corp 画素回路及び表示装置と電子機器
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
KR101269000B1 (ko) * 2008-12-24 2013-05-29 엘지디스플레이 주식회사 유기전계 발광 디스플레이 장치 및 그 구동방법
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
WO2010147587A1 (en) 2009-06-18 2010-12-23 Hewlett-Packard Development Company, L.P. Current-driven-pixel circuits and related methods
CN102044212B (zh) * 2009-10-21 2013-03-20 京东方科技集团股份有限公司 电压驱动像素电路及其驱动方法、有机发光显示器件
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
KR101351416B1 (ko) * 2010-05-18 2014-01-14 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
TWI415076B (zh) 2010-11-11 2013-11-11 Au Optronics Corp 有機發光二極體之像素驅動電路
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
KR20120065716A (ko) * 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
TWI433111B (zh) * 2010-12-22 2014-04-01 Univ Nat Taiwan Science Tech 有機發光二極體的畫素單元及具有其之顯示面板
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
EP3547301A1 (en) * 2011-05-27 2019-10-02 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
CN103597534B (zh) 2011-05-28 2017-02-15 伊格尼斯创新公司 用于快速补偿显示器中的像素的编程的系统和方法
CN102280448B (zh) * 2011-08-31 2013-03-06 中国科学院微电子研究所 硅基有机发光微显示像素单元版图结构
JP6050054B2 (ja) * 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US12176356B2 (en) 2011-10-18 2024-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and light-emitting element
KR20190033094A (ko) 2011-10-18 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
US9299290B2 (en) 2011-11-24 2016-03-29 Joled Inc. Display device and control method thereof
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US9320111B2 (en) 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI587261B (zh) * 2012-06-01 2017-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
TWI471844B (zh) * 2012-07-19 2015-02-01 Innocom Tech Shenzhen Co Ltd 顯示面板、畫素驅動電路、驅動畫素方法與電子裝置
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
DE102012223816B3 (de) * 2012-12-19 2014-06-12 Continental Automotive Gmbh Einrichtung zur Ansteuerung eines Feldeffekttransistors
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
EP2779147B1 (en) 2013-03-14 2016-03-02 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
CN103310732B (zh) * 2013-06-09 2015-06-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN103336397B (zh) * 2013-07-01 2015-09-09 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN103400548B (zh) * 2013-07-31 2016-03-16 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
JP2015034861A (ja) * 2013-08-08 2015-02-19 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
KR102187835B1 (ko) * 2013-10-17 2020-12-07 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
US20150145849A1 (en) * 2013-11-26 2015-05-28 Apple Inc. Display With Threshold Voltage Compensation Circuitry
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
JP6270492B2 (ja) * 2014-01-14 2018-01-31 日本放送協会 駆動回路
CN105096817B (zh) * 2014-05-27 2017-07-28 北京大学深圳研究生院 像素电路及其驱动方法和一种显示装置
JP6476403B2 (ja) * 2014-09-29 2019-03-06 株式会社Ｊｏｌｅｄ 映像表示装置、映像表示方法、及びプログラム
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
JP2017083609A (ja) 2015-10-27 2017-05-18 ソニー株式会社 表示装置、表示装置の駆動方法、表示素子、及び、電子機器
CN109791974B (zh) * 2016-10-04 2023-05-09 皇家飞利浦有限公司 基于电活性聚合物的致动器设备
JP7090412B2 (ja) * 2017-10-30 2022-06-24 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器
JP7360950B2 (ja) * 2018-01-19 2023-10-13 株式会社半導体エネルギー研究所 表示装置
KR102222092B1 (ko) * 2019-02-11 2021-03-03 (주)실리콘인사이드 Led 픽셀 패키지
CN120112083A (zh) 2020-10-23 2025-06-06 厦门天马微电子有限公司 显示面板和显示装置
US11854484B2 (en) * 2021-09-03 2023-12-26 Lg Display Co., Ltd. Pixel circuit and display device including the same
US12002398B2 (en) * 2021-12-01 2024-06-04 Innolux Corporation Electronic device
CN120226070A (zh) * 2023-08-31 2025-06-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR20250051862A (ko) * 2023-10-10 2025-04-18 삼성디스플레이 주식회사 서브 픽셀 및 이를 포함하는 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
WO1996036959A2 (en) 1995-05-19 1996-11-21 Philips Electronics N.V. Display device
US20020030647A1 (en) * 2000-06-06 2002-03-14 Michael Hack Uniform active matrix oled displays
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
JP4588203B2 (ja) * 2000-12-14 2010-11-24 レノボ シンガポール プライヴェート リミテッド 表示装置
JP3618687B2 (ja) * 2001-01-10 2005-02-09 シャープ株式会社 表示装置
JP2002278504A (ja) * 2001-03-19 2002-09-27 Mitsubishi Electric Corp 自発光型表示装置
TW563088B (en) * 2001-09-17 2003-11-21 Semiconductor Energy Lab Light emitting device, method of driving a light emitting device, and electronic equipment
GB0128419D0 (en) * 2001-11-28 2002-01-16 Koninkl Philips Electronics Nv Electroluminescent display device
KR100892945B1 (ko) * 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
KR100870004B1 (ko) * 2002-03-08 2008-11-21 삼성전자주식회사 유기 전계발광 표시 장치와 그 구동 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767175B1 (ko) * 2004-07-16 2007-10-15 산요덴키가부시키가이샤 반도체 장치, 표시 장치 및 표시 장치의 구동 방법
US8847933B2 (en) 2011-11-30 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20180064619A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR20180078476A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR20200074739A (ko) * 2018-12-17 2020-06-25 엘지디스플레이 주식회사 유기발광 표시장치
KR20230009256A (ko) * 2021-07-08 2023-01-17 엘지디스플레이 주식회사 픽셀 회로와 이를 포함한 표시장치

Also Published As

Publication number Publication date
EP1590787A1 (en) 2005-11-02
WO2004066249A1 (en) 2004-08-05
US7564433B2 (en) 2009-07-21
US20060077134A1 (en) 2006-04-13
JP2006516745A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
US7564433B2 (en) Active matrix display devices
US8130173B2 (en) Active matrix electroluminescent display devices
US7619593B2 (en) Active matrix display device
EP1704554B1 (en) Electroluminescent display devices with an active matrix
US7719492B2 (en) Threshold voltage compensation method for electroluminescent display devices
US7502001B2 (en) Light emissive active matrix display devices with optical feedback effective on the timing, to counteract ageing
CN101903936B (zh) 有源矩阵光电子器件、像素电路及驱动像素电路的方法
KR100930954B1 (ko) 전계발광 디스플레이 디바이스
CN100514422C (zh) 有源矩阵显示装置及其驱动方法
CN100412934C (zh) 有源矩阵显示装置及其驱动方法
JP2006525539A (ja) 閾値電圧のドリフト補償を有するアクティブマトリクスｏｌｅｄ表示装置
EP2195805A1 (en) Pixel circuit
WO2007049182A2 (en) Active matrix display devices
WO2004088626A1 (en) Active matrix display devices with modelling circuit located outside the display area for compensating threshold variations of the pixel drive transistor
CN100426361C (zh) 有源矩阵电致发光显示设备以及其中寻址像素的方法
WO2006054189A1 (en) Active matrix display devices
WO2006013539A1 (en) Active matrix display devices

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20050720

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090116

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101022

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110107

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20101022

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I