[go: up one dir, main page]

KR101351416B1 - 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로 - Google Patents

액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로 Download PDF

Info

Publication number
KR101351416B1
KR101351416B1 KR1020100046610A KR20100046610A KR101351416B1 KR 101351416 B1 KR101351416 B1 KR 101351416B1 KR 1020100046610 A KR1020100046610 A KR 1020100046610A KR 20100046610 A KR20100046610 A KR 20100046610A KR 101351416 B1 KR101351416 B1 KR 101351416B1
Authority
KR
South Korea
Prior art keywords
voltage
node
light emitting
line
merge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100046610A
Other languages
English (en)
Other versions
KR20110127006A (ko
Inventor
신지 타카스기
타로 하스미
료스케 타니
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100046610A priority Critical patent/KR101351416B1/ko
Priority to JP2011098648A priority patent/JP5227442B2/ja
Priority to CN201110130240.XA priority patent/CN102254510B/zh
Priority to US13/110,593 priority patent/US8462086B2/en
Publication of KR20110127006A publication Critical patent/KR20110127006A/ko
Priority to US13/889,903 priority patent/US8866705B2/en
Application granted granted Critical
Publication of KR101351416B1 publication Critical patent/KR101351416B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 포지티브 및 네거티브 문턱전압을 보상할 수 있을 뿐만 아니라 구동 트랜지스터가 항상 포화 영역에 동작할 수 있는 AMOLED 표시 장치의 전압 보상형 화소 회로에 관한 것으로, 고전위 전원 라인과 저전위 전원 라인 사이에 발광 소자와 직렬 접속되고, 제1 노드에 공급된 전압에 응답하여 상기 발광 소자를 구동하는 구동 트랜지스터와; 스캔 라인의 스캔 신호에 응답하여 데이터 라인의 데이터 전압을 제2 노드로 공급하는 제1 프로그램 트랜지스터와; 상기 스캔 라인의 스캔 신호에 응답하여 기준 전압 공급 라인으로부터의 기준 전압을 상기 제1 노드로 공급하는 제2 프로그램 트랜지스터와; 머지 라인의 머지 신호에 응답하여 상기 제1 노드와 제2 노드를 접속시키는 머지 트랜지스터와; 상기 구동 트랜지스터와 상기 발광 소자 사이의 제3 노드와 상기 제2 노드 사이에 접속되고, 상기 데이터 전압에 상응하고 상기 구동 트랜지스터의 문턱 전압이 보상된 전압을 저장하는 스토리지 커패시터와; 리셋 라인의 리셋 신호에 응답하여 상기 제1, 제2, 제3 노드 중 적어도 2개의노드를 초기화 전압 라인의 초기화 전압으로 초기화시키는 제1 및 제2 리셋 트랜지스터를 구비한다.

Description

액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로{PIXEL CIRCUIT OF VOLTAGE COMPENSATION TYPE OF ACTIVE MATRIX ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 액티브 매트릭스 유기 발광 다이오드(Active Matrix Organic Light Emitting Diode; 이하 AMOLED) 표시 장치에 관한 것으로, 특히 포지티브 문턱전압 및 네거티브 문턱전압을 보상할 수 있을 뿐만 아니라 구동 트랜지스터가 항상 포화 영역에 동작할 수 있는 AMOLED 표시 장치의 전압 보상형 화소 회로에 관한 것이다.
AMOLED 표시 장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자로 휘도가 높고 구동 전압이 낮으며 초박막화가 가능하여 차세대 표시 장치로 기대되고 있다.
AMOLED 표시 장치를 구성하는 다수의 화소들 각각은 애노드 및 캐소드 사이의 유기발광층으로 구성된 발광 소자와, 발광 소자를 독립적으로 구동하는 화소 회로를 구비한다. 화소 회로는 전압형과 전류형으로 분류할 수 있다. 전압형 화소 회로는 전류형 화소 회로 보다 외부 구동 회로가 간단하고 고속 동작에 적합하여 AMOLED TV용 화소 회로 적용 가능성이 높다.
전압형 화소 회로는 주로 스위칭 박막 트랜지스터(Thin Film Transistor; 이하 TFT) 및 커패시터와 구동 TFT를 포함한다. 스위칭 TFT는 스캔 펄스에 응답하여 데이터 신호에 대응하는 전압을 커패시터에 충전하고, 구동 TFT는 커패시터에 충전된 전압의 크기에 따라 발광 소자로 공급되는 전류의 크기를 제어하여 발광 소자의 휘도를 조절한다. 일반적으로, 발광 소자의 광도는 구동 TFT로부터 공급되는 전류에 비례한다.
그러나, 종래의 전압형 화소 회로는 공정 편차 등의 이유로 위치별로 구동 TFT의 문턱 전압(Vth)이 불균일하여 휘도가 불균일해지거나, 시간에 따라 문턱 전압이 가변하여 휘도 감소로 수명이 저하되는 문제점이 있다. 이를 해결하기 위하여, 전압형 화소 회로는 구동 TFT의 문턱 전압을 검출하여 보상하는 방법을 이용하고 있다.
예를 들면, 한국특허 제10-0636483호(미국특허 US 7,649,202)에 개시된 종래의 전압 보상형 화소 회로는 구동 TFT의 게이트와 드레인을 접속시켜서 드레인-소스간 전류가 충분이 작게 되는 소스-게이트간 전압을 문턱 전압으로 검출하고, 검출된 문턱 전압만큼 데이터 전압을 보상하여 이용한다. 또한, 종래의 전압 보상형 화소 회로는 상기 문턱 전압을 검출할 때 발광 소자의 발광을 오프시키기 위하여 구동 TFT와 발광 소자 사이에 직렬 접속된 발광 제어 TFT를 사용한다. 그러나, 상기 종래의 전압 보상형 화소 회로는 다음과 같은 문제점이 있다.
첫째, n형 TFT를 적용한 화소 회로에서 구동 TFT를 다이오드 구조로 접속시켜 문턱 전압을 검출할 때 구동 TFT의 문턱전압이 네거티브인 경우를 검출할 수 없다. 또한, p형 TFT를 적용한 화소 회로에서는 구동 TFT의 문턱전압이 포지티브인 경우를 검출할 수 없다. 이는 구동 TFT가 게이트와 드레인이 접속된 다이오드 구조가 되면 게이트-드레인간 전압이 '0V'가 됨으로써 검출 가능한 최소 또는 최대 문턱전압이 '0V'로 제한되기 때문이다.
둘째, 구동 TFT와 발광 소자 사이에 직렬 접속된 발광 제어 TFT는 발광시 항상 선형 영역에서 동작하기 때문에 바이어스 스트레스 영향이 크고 열화 또한 크다. 일반적으로, TFT에서 게이트-소스간 전압(Vgs)에서 문턱전압(Vth)을 차감한 값이 드레인-소스간 전압(Vds) 보다 작거나 같은 경우, 즉 Vgs-Vth=Vds인 상태를 포화 영역이라고 하고, 게이트-소스간 전압(Vgs)에서 문턱전압(Vth)을 차감한 값이 드레인-소스간 전압(Vds) 보다 크거나 같은 경우, 즉 Vgs-Vth=Vds인 상태를 선형 영역이라고 하는데, 선형 영역에서는 TFT의 열화가 빠른 것으로 알려져 있다. 그런데, 종래의 전압 보상형 화소 회로에서는 발광 기간 중에 발광 제어 TFT는 선형 영역에서 동작하고 구동 TFT는 포화 영역에서 동작하기 때문에 발광 제어 TFT는 바이어스 스트레스 영향으로 인하여 구동 TFT 보다 빨리 열화되는 문제점이 있다.
한편, 발광 제어 TFT의 문제점을 해결하기 위하여 발광 제어 TFT를 생략하는 경우, 발광 기간 이외에도 발광 소자가 발광함으로써 블랙 휘도가 상승하여 콘트라스트가 낮아지는 문제점이 있다.
한국특허 제10-0636483호(미국특허 US 7,649,202)
본 발명은 전술한 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하려는 과제는 구동 TFT의 극성과 상관없이 포지티브 문턱전압 뿐만 아니라 네거티브 문턱전압도 보상할 수 있는 AMOLED 표시 장치의 전압 보상형 화소 회로를 제공하는 것이다.
또한, 본 발명이 해결하려는 다른 과제는 구동 TFT와 발광 소자 사이에 직렬 접속되는 발광 TFT를 제거하면서도 발광 소자의 불필요한 발광을 방지할 수 있는 AMOLED 표시 장치의 전압 보상형 화소 회로를 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 실시 예에 따른 AMOLED 표시 장치의 전압 보상형 화소 회로는, 고전위 전원 라인과 저전위 전원 라인 사이에 발광 소자와 직렬 접속되고, 제1 노드에 공급된 전압에 응답하여 상기 발광 소자를 구동하는 구동 트랜지스터와; 스캔 라인의 스캔 신호에 응답하여 데이터 라인의 데이터 전압을 제2 노드로 공급하는 제1 프로그램 트랜지스터와; 상기 스캔 라인의 스캔 신호에 응답하여 기준 전압 공급 라인으로부터의 기준 전압을 상기 제1 노드로 공급하는 제2 프로그램 트랜지스터와; 머지(merge) 라인의 머지 신호에 응답하여 상기 제1 노드와 제2 노드를 접속시키는 머지 트랜지스터와; 상기 구동 트랜지스터와 상기 발광 소자 사이의 제3 노드와 상기 제2 노드 사이에 접속되고, 상기 데이터 전압에 상응하고 상기 구동 트랜지스터의 문턱 전압이 보상된 전압을 저장하는 스토리지 커패시터와; 리셋 라인의 리셋 신호에 응답하여 상기 제1, 제2, 제3 노드 중 적어도 2개의노드를 초기화 전압 라인의 초기화 전압으로 초기화시키는 제1 및 제2 리셋 트랜지스터를 구비한다.
상기 화소 회로는 초기화 기간, 프로그램 기간 및 발광 기간의 순서로 구동되고; 상기 초기화 기간에서, 상기 제1 및 제2 리셋 트랜지스터와, 상기 머지 트랜지스터가 턴-온되어서 상기 제1, 제2, 제3 노드를 상기 초기화 전압으로 초기화시키고; 상기 프로그램 기간에서, 상기 제1 및 제2 프로그램 트랜지스터와 상기 구동 트랜지스터가 턴-온되고 상기 발광 소자를 커패시터로 사용하여 상기 제3 노드에서 상기 구동 트랜지스터의 문턱 전압을 검출함과 동시에 상기 스토리지 커패시터가 상기 문턱 전압이 보상된 상기 데이터 전압에 상응하는 전압을 저장하고; 상기 발광 기간에서, 상기 머지 트랜지스터가 턴-온되어서 상기 스토리지 커패시터에 저장된 전압에 응답하여 상기 구동 트랜지스터가 상기 발광 소자로 공급되는 전류를 제어한다.
상기 초기화 기간에서, 상기 제1 리셋 트랜지스터는 상기 리셋 신호에 응답하여 상기 제3 노드와 상기 제1 노드 또는 제2 노드를 접속시키고, 상기 제2 리셋 트랜지스터는 상기 리셋 신호에 응답하여 상기 초기화 전압 라인과 상기 제2 노드 또는 제3 노드를 시키고, 상기 머지 트랜지스터는 상기 제1 및 제2 노드를 접속시킨다.
상기 초기화 전압 라인은 이전단 머지 라인을 이용하여서 상기 초기화 전압으로 이전단 머지 신호의 게이트 오프 전압을 공급하기도 한다.
상기 스캔 신호와 상기 머지 신호는 반대 극성을 갖고, 상기 스캔 신호에 게이트 온 전압이 공급되는 기간은 상기 머지 신호에 게이트 오프 전압이 공급되는 기간 보다 짧다.
상기 화소 회로는 초기화 기간에서, 상기 제1 및 제2 리셋 트랜지스터가 턴-온되어서 상기 제1 및 제3 노드는 상기 초기화 전압으로 초기화되고, 제3 리셋 트랜지스터가 상기 리셋 신호에 응답하여 상기 제2 노드를 상기 고전위 전압으로 초기화시키고; 프로그램 기간에서, 상기 제1 및 제2 프로그램 트랜지스터와 상기 구동 트랜지스터가 턴-온되고 상기 발광 소자를 커패시터로 사용하여 상기 제3 노드에서 상기 구동 트랜지스터의 문턱 전압을 검출함과 동시에 상기 스토리지 커패시터가 상기 문턱 전압이 보상된 상기 데이터 전압에 상응하는 전압을 저장하고; 발광 기간에서, 상기 머지 트랜지스터가 턴-온되어서 상기 스토리지 커패시터에 저장된 전압에 응답하여 상기 구동 트랜지스터가 상기 발광 소자로 공급되는 전류를 제어한다.
상기 리셋 라인은 이전단 스캔 라인을 이용하여서 상기 리셋 신호로 이전단스캔 신호를 공급하기도 한다.
상기 기준 전압으로 상기 저전위 전압을 이용하기도 한다.
본 발명의 다른 특징에 다른 AMOLED의 전압 보상형 화소 회로는 상기 제2 프로그램 트랜지스터 대신 상기 스캔 라인과 상기 제1 노드 사이에 접속되고, 상기 스캔 신호가 변동분을 따른 기준 전압을 상기 제1 노드로 공급하는 커패시터를 구비한다.
상기 발광 소자는 상기 초기화 기간 및 프로그램 기간에서 네거티브 바이어스가 인가되어 상기 커패시터로 이용되고, 상기 발광 기간에서만 포지티브 바이어스가 인가되어 발광한다.
상기 프로그램 기간에서 상기 발광 소자의 커패시터는 상기 제3 노드의 전위가 상기 기준 전압(Vref)과 상기 문턱 전압(Vth)의 차전압(Vref-Vth)가 될 때까지 상기 구동 트랜지스터를 통해 전하를 축적하고, 상기 스토리지 커패시터는 상기 프로그램 기간에서 상기 제2 및 제3 노드의 차전압(Vdata-Vref+Vth) 전압을 저장하고, 상기 발광 기간에서 상기 구동 트랜지스터는 상기 데이터 전압(Vdata)과 상기기준 전압(Vref)의 차전압(Vdata-Vref)의 제곱에 비례하는 전류를 상기 발광 소자에 공급한다.
상기 화소 회로의 트랜지스터들은 n형으로 구성되고, 상기 프로그램 기간에서 포지티브 문턱 전압 또는 네거티브 문턱 전압을 검출한다.
상기 화소 회로의 트랜지스터들은 p형으로 구성되고, 상기 프로그램 기간에서 포지티브 문턱 전압 또는 네거티브 문턱 전압을 검출한다.
상기 기준 전압을 조절하여 상기 발광 소자의 블랙 휘도를 조정한다.
상기 구동 트랜지스터는 항상 포화 영역에서 구동된다.
본 발명에 따른 AMOLED 표시 장치의 전압 보상형 화소 회로는 프로그램 기간에서 구동 TFT(Td)를 다이오드 구조로 접속시키기 않고도 발광 소자(OLED)를 커패시터(Coled)로 이용하여 문턱 전압(Vth)을 검출함으로써, n형 TFT와 p형 TFT와 상관없이 포지티브뿐만 아니라 네거티브 문턱 전압(Vth)을 검출할 수 있으므로 광범위한 전압 영역에서 문턱 전압(Vth)을 정확하게 검출할 수 있다.
또한, 본 발명에 따른 AMOLED 표시 장치의 전압 보상형 화소 회로는 고전위 전원 라인(40)과 저전위 전원 라인(42) 사이에 구동 TFT(Td)와 발광 소자(OLED)만 직렬 접속된 구조를 이용하면서도, 초기화 기간 및 프로그램 기간에서 발광 소자(OLED)에 네거티브 바이어스를 인가하여 발광 소자(OLED)를 커패시터(Coled)로 이용하고, 발광 기간에서만 발광 소자(OLED)를 발광시킴으로써 불필요한 발광을 방지하여 컨트라스트를 높일 수 있다.
또한, 본 발명에 따른 AMOLED 표시 장치의 전압 보상형 화소 회로는 발광 기간에서 구동 TFT(Td)가 항상 포화 영역에서 동작하므로 바이어스 스트레스로 인한 TFT 열화가 작은 장점이 있다.
도 1은 본 발명의 제1 실시 예에 따른 AMOLED 표시 장치의 화소 회로를 나타내는 등가 회로도.
도 2는 도 1에 나타낸 화소 회로의 구동 파형도.
도 3은 도 1에 나타낸 화소 회로가 초기화 기간에서 구동되는 상태를 나타내는 등가 회로도.
도 4는 도 1에 나타낸 화소 회로가 프로그램 기간에서 구동되는 상태를 나타내는 등가 회로도.
도 5는 도 1에 나타낸 화소 회로가 발광 기간에서 구동되는 상태를 나타내는 등가 회로도.
도 6은 도 1에 나타낸 화소 회로가 p형 TFT로 구성된 경우를 나타내는 등가 회로도.
도 7은 도 6에 나타낸 화소 회로의 구동 파형도.
도 8은 본 발명의 제2 실시 예에 따른 AMOLED 표시 장치의 화소 회로를 나타내는 등가 회로도.
도 9는 본 발명의 제3 실시 예에 따른 AMOLED 표시 장치의 화소 회로를 나타내는 등가 회로도.
도 10은 본 발명의 제4 실시 예에 따른 AMOLED 표시 장치의 화소 회로를 나타내는 등가 회로도.
도 11은 본 발명의 제5 실시 예에 따른 AMOLED 표시 장치의 화소 회로를 나타내는 등가 회로도.
도 12는 도 11에 나타낸 화소 회로의 구동 파형도.
도 13은 본 발명의 제6 실시 예에 따른 AMOLED 표시 장치의 화소 회로를 나타내는 등가 회로도.
도 1은 본 발명의 제1 실시 예에 따른 AMOLED 표시 장치의 화소 회로를 나타낸 등가 회로도이고, 도 2는 도 1에 나타낸 화소 회로의 구동 파형도이다.
도 1에 나타낸 각 화소 회로는 발광 소자(OLED)를 독립적으로 구동하여 데이터 전압(Vdata)에 상응하는 휘도를 발생하게 하며, 6개의 n형 TFT와 1개의 스토리지 커패시터(Cs)로 구성된다.
발광 소자(OLED)는 고전위 전원 라인(40)과, 저전위 전원 라인(42) 사이에 구동 TFT(Td)와 직렬로 접속된다. 발광 소자(OLED)는 구동 TFT(Td)와 접속된 애노드와, 저전위 전원 라인(42)과 접속된 캐소드와, 애노드 및 캐소드 사이의 발광층을 구비한다. 발광층은 캐소드와 애노드 사이에 순차 적층된 전자 주입층, 전자 수송층, 유기 발광층, 정공 수송층, 정공 주입층을 구비한다. 발광 소자(OLED)는 애노드와 캐소드 사이에 포지티브 바이어스가 인가되면 캐소드로부터의 전자가 전자 주입층 및 전자 수송층을 경유하여 유기 발광층으로 공급되고, 애노드로부터의 정공이 정공 주입층 및 정공 수송층을 경유하여 유기 발광층으로 공급된다. 이에 따라, 유기 발광층에서는 공급된 전자 및 정공의 재결합으로 형광 또는 인광 물질을 발광시킴으로써 전류 밀도에 비례하는 휘도를 발생한다. 한편, 발광 소자(OLED)는 네거티브 바이어스가 인가되면 전하를 축적하는 커패시터(Coled) 역할을 한다.
화소 회로는 1개의 구동 TFT(Td)와, 2개의 초기화 TFT(Tres1, Tres2)와, 2개의 프로그램 TFT(Tref, Tdata)와, 발광 개시를 위한 1개의 머지 TFT(Tme)를 포함하는 6개의 n형 TFT와, 발광 소자(OLED)와 데이터 TFT(Tdata) 사이에 접속된 1개의 스토리지 커패시터(Cs)를 구비한다.
또한, 화소 회로는 n번째(여기서, n은 양의 정수) 스캔 신호(SSn)를 공급하는 n번째 스캔 라인(30n), n번째 머지 신호(Merge Signal)(MSn)를 공급하는 n번째 머지 라인(34n), n번째 리셋 신호(RSn)를 공급하는 n번째 리셋 라인(36n)을 포함하는 3개의 제어 라인을 구비한다. 여기서, n번째 리셋 라인(36n)은 이전단 스캔 라인인 n-1번째 스캔 라인(30n-1)으로 대체될 수 있다. n번째 머지 신호(MSn)는 n번째 스캔 신호(SSn)와 상반된 극성을 갖는다.
또한, 화소 회로는 고전위 전압(Vdd)을 공급하는 고전위 전원 라인(40), 고전위 전압(Vdd) 보다 낮은 저전위 전압(Vss)을 공급하는 저전위 전원 라인(42), 고전위 전압(Vdd) 보다 낮고 저전위 전압(Vss) 보다 높거나 같은 기준 전압(Vref)을 공급하는 기준 전압 라인(44)을 포함하는 3개의 고정 전원 라인을 구비한다. 여기서, 기준 전압(Vref)은 저전위 전압(Vss)으로 대체될 수 있다.
또한, 화소 회로는 데이터 전압(Vdata)을 공급하는 데이터 라인(32)과 초기화 전압(Vini)을 공급하는 초기화 라인(38)을 구비한다. 초기화 전압(Vini)이 고정 전위일 필요하는 없으므로, 초기화 라인(38)은 이전단 머지 라인인 n-1번째 머지 라인(34n-1)으로 대체될 수 있다. 초기화 전압(Vini)은 저전위 전압(Vss) 보다 낮은 전압, 예를 들면 n-1번째 머지 라인(34n-1)에 공급되는 게이트 오프 전압(Voff)이 이용된다.
기준 TFT(Tref)는 n번째 스캔 라인(30n)에 게이트 전극이 접속되고, 기준 전압 라인(44)에 제1 전극이 접속되며, 구동 트랜지스터(Td)의 게이트 전극과 접속된 제1 노드(N1)에 제2 전극이 접속된다. 제1 전극과 제2 전극은 전류 방향에 따라서 소스 전극과 드레인 전극이 된다. 기준 TFT(Tref)는 n번째 스캔 라인(30n)으로부터의 스캔 신호(SSn)에 응답하여 프로그램 기간에서 제1 노드(N1)에 기준 전압(Vref)을 공급한다.
데이터 TFT(Tdata)는 n번째 스캔 라인(30n)에 게이트 전극이 접속되고, 데이터 라인(32)에 제1 전극이 접속되며, 스토리지 커패시터(Cs)와 접속된 제2 노드(N2)에 제2 전극이 접속된다. 제1 전극과 제2 전극은 전류 방향에 따라서 소스 전극과 드레인 전극이 된다. 데이터 TFT(Tdata)는 n번째 스캔 라인(30n)으로부터의 스캔 신호(SSn)에 응답하여 프로그램 기간에서 제2 노드(N2)에 데이터 전압(Vdata)을 공급한다.
머지 TFT(Tme)는 n번째 머지 라인(34n)에 게이트 전극이 접속되고, 제1 노드(N1)에 제1 전극이 접속되며, 제2 노드(N2)에 제2 전극이 접속된다. 제1 전극과 제2 전극은 전류 방향에 따라서 소스 전극과 드레인 전극이 된다. 머지 TFT(Tme)는 n번째 머지 라인(34n)으로부터의 머지 신호(MSn)에 응답하여 초기화 기간 및 발광 기간에서 제1 노드(N1)와 제2 노드(N2)를 접속시킨다.
제1 리셋 TFT(Tres1)는 n번째 리셋 라인(36n)에 게이트 전극이 접속되고, 발광 소자(OLED)의 애노드와 접속된 제3 노드(N3)에 제1 전극이 접속되며, 제1 노드(N1)에 제2 전극이 접속된다. 제2 리셋 TFT(Tres2)는 n번째 리셋 라인(36n)에 게이트 전극이 접속되고, 초기화 라인(38)에 제1 전극이 접속되며, 제3 노드(N3)에 제2 전극이 접속된다. 제1 전극과 제2 전극은 전류 방향에 따라서 소스 전극과 드레인 전극이 된다. 제1 및 제2 리셋 TFT(Tres1, Tres2)는 n번째 리셋 라인(36n)의 리셋 신호(RSn)에 응답하여 초기화 기간에서 화소 회로(20)의 노드(N1, N2, N3) 각각을 초기화 전압(Vini)으로 초기화시킨다. n번째 리셋 라인(36n)으로 n-1번째 스캔 라인(30n-1)로 이용되어 제1 및 제2 리셋 TFT(Tres1, Tres2)는 초기화 기간에서 n-1번째 스캔 라인(30n-1)의 스캔 신호(SSn-1)에 응답하여 스위칭될 수 있다. 초기화 라인(38)으로는 n-1번째 머지 라인(34n-1)이 이용되어 초기화 전압(Vini)으로는 초기화 기간에서 n-1번째 머지 라인(34n-1)에 공급되는 머지 신호(MSn-1)의 게이트 오프 전압(Voff)이 공급될 수 있다.
구동 TFT(Td)는 제1 노드(N1)에 게이트 전극이 접속되고, 고전위 전원 라인(40)에 제1 전극이 접속되며, 발광 소자(OLED)의 애노드와 접속된 제3 노드(N3)에 제2 전극이 접속된다. 제1 전극과 제2 전극은 전류 방향에 따라서 소스 전극과 드레인 전극이 된다. 구동 TFT(Td)는 제1 노드(N1)에 공급된 전압에 따라 고전위 전압 라인(40)으로부터 제3 노드(N3)을 경유하여 발광 소자(OLED)로 공급되는 전류를 제어하여 발광 소자(OLED)를 구동한다.
이러한 화소 회로(20)는 도 2에 나타낸 바와 같이 초기화 기간, 프로그램 기간, 발광 기간으로 순차 구동된다. 초기화 기간은 제1, 제2 리셋 TFT(Tres1, Tres2)와 머지 TFT(Tme)의 액티브 구동으로 제1, 제2, 제3 노드(N1, N2, N3) 각각이 초기화 전압(Vini)으로 초기화되는 기간이다. 프로그램 기간은 기준 TFT(Tref), 데이터 TFT(Tdata), 구동 TFT(Td)의 액티브 구동으로 구동 TFT(Td)의 문턱 전압(Vth)을 검출함과 아울러 스토리지 커패시터(Cs)에 문턱 전압(Vth)이 보상된 데이터 전압(Vdata)에 대응하는 전압을 저장하는 기간이다. 발광 기간은 머지 TFT(Tme) 및 구동 TFT(Td)의 액티브 구동으로 스토리지 커패시터(Cs)로부터 공급되는 전압에 응답하여 구동 TFT(Td)가 발광 소자(OLED)를 발광시키는 기간이다.
도 3은 도 1에 나타낸 화소 회로가 초기화 기간에서 구동되는 상태를, 도 4는 프로그램 기간에서 구동되는 상태를, 도 5는 발광 기간에서 구동되는 상태를 나타내는 등가 회로도이다. 이하 도 2 내지 도 5를 참조하여 초기화 기간, 프로그램, 기간, 발광 기간에서 화소 회로(20)의 동작을 상세히 설명하기로 한다.
도 1에 나타낸 화소 회로(20)가 n형 TFT로 구성되므로, 도 2에 나타낸 하이 상태의 게이트 하이 전압(Vgh), 즉 게이트 온 전압(Von)에 의해 턴-온되어 액티브되고, 로우 상태의 게이트 로우 전압(Vgl), 즉 게이트 오프 전압(Voff)에 의해 턴-오프된다.
도 2 및 도 3에 나타낸 초기화 기간에서 제1, 제2 리셋 TFT(Tres1, Tres2)와 머지 TFT(Tme)를 턴-온시켜서 제1, 제2, 제3 노드(N1, N2, N3) 각각을 초기화 전압(Vini)으로 초기화시킨다. 이를 위하여, n번째 리셋 라인(36n)에는 리셋 신호(RSn)의 게이트 온 전압(Von)이 공급되고, n번째 머지 라인(34n)에는 머지 신호(MSn)의 게이트 온 전압(Von)이 공급되며, n번째 스캔 라인(SLn)에는 스캔 신호(SSn)의 게이트 오프 전압(Voff)이 공급된다 이에 따라, 도 3에 나타낸 바와 같이 게이트 온 전압(Von)에 의해 응답하여 제1 리셋 TFT(Tres1), 제2 리셋 TFT(Tres2), 머지 TFT(Tme)가 턴-온되고, 게이트 로우 전압(Voff)에 응답하여 기준 TFT(Tref) 및 데이터 TFT(Tdata)는 턴-오프되고, 제1 노드(N1)에 공급된 로우 상태의 초기화 전압(Vini)에 의해 구동 TFT(Td)도 턴-오프된다. 따라서, 초기화 라인(38)에 공급된 초기화 전압(Vini)이 턴-온된 제1 리셋 TFT(Tres1), 제2 리셋 TFT(Tres2), 머지 TFT(Tme)를 경유하여 제1, 제2, 제3 노드(N1, N2, N3) 각각에 공급됨으로써 제1, 제2, 제3 노드(N1, N2, N3)는 동일한 초기화 전압(Vini)으로 초기화된다. 초기화 전압(Vini)으로 저전위 전압(Vss) 보다 낮은 로우 상태의 전압이 공급된다. 예를 들면, 초기화 라인(38)으로 n-1번째 머지 라인(34n-1)을 사용하여 초기화 전압(Vini)으로 n-1번째 머지 신호(MSn-1)의 게이트 오프 전압(Voff)을 공급할 수 있다. 이 결과, 초기화 기간에서 제3 노드(N3)에는 저전위 전압(Vss) 보다 낮은 초기화 전압(Vini)이 공급되어 발광 소자(OLED)에는 네거티브 바이어스가 인가됨으로써 발광 소자(OLED)는 발광되지 않고, 전하를 축적하는 커패시터(Coled) 역할을 한다. n번째 리셋 라인(36n)으로는 초기화 기간에서 게이트 온 전압(Von)의 스캔 신호(SSn-1)를 공급하는 n-1번째 스캔 라인(SLn-1)이 이용될 수 있다.
한편, 이 초기화 기간에서 발광 소자(OLED)의 불필요한 발광을 방지하기 위하여 도 2에 나타낸 바와 같이 리셋 라인(36n)에 게이트 온 전압(Von)이 공급되는 리셋 신호(RSn)의 액티브 기간이, 로우 상태의 초기화 전압(Vini=Voff)이 공급되는 기간내에서 짧게 설정된다. 즉, n-1번째 스캔 라인(30n-1)에 게이트 온 전압(Von)이 공급되는 n-1번째 스캔 신호(SSn-1)의 액티브 기간이, n-1번째 머지 라인(34n-1)에 게이트 오프 전압(Voff)이 공급되는 머지 신호(MSn-1)의 비액티브 기간내에서 그 비액티브 기간보다 짧게 설정된다.
도 2 및 도 4에 나타낸 프로그램 기간에서 기준 TFT(Tref), 데이터 TFT(Tdata), 구동 TFT(Td)를 턴-온시키고 발광 소자(OLED)를 커패시터(Coled)로 이용하여 구동 TFT(Td)의 문턱 전압(Vth)을 검출함과 동시에 스토리지 커패시터(Cs)에 문턱 전압(Vth)이 보상된 데이터 전압(Vdata)에 대응하는 전압을 저장한다. 이를 위하여, n번째 스캔 라인(30n)에는 스캔 신호(SSn)의 게이트 온 전압(Von)이 공급되고, n번째 머지 라인(34n)에는 머지 신호(MSn)의 게이트 오프 전압(Voff)이, n번째 리셋 라인(RLn)에는 리셋 신호(RSn)의 게이트 오프 전압(Voff)이 공급된다. 이에 따라, 도 4에 나타낸 바와 같이 게이트 온 전압(Von)에 응답하여 기준 TFT(Tref), 데이터 TFT(Tdata)가 턴-온되고, 제1 노드(N1)에 공급된 기준 전압(Vref)에 의해 구동 TFT(Td)도 소스-드레인 전류가 충분이 작게 될 때까지 턴-온되며, 게이트 오프 전압(Voff)에 의해 제1 리셋 TFT(Tres1), 제2 리셋 TFT(Tres2), 머지 TFT(Tme)가 턴-오프된다. 턴-온된 데이터 TFT(Tdata)를 통해 데이터 전압(Vdata)이 공급되면 제2 노드(N2) 전압은 초기화 전압(Vini=Voff)에서 데이터 전압(Vdata)으로 변동하고, 제2 노드(N2) 전압의 변동분(Vdata-Voff)에 비례하여 제3 노드(N3)의 전압(VN3)도 다음 수학식 1과 같이 변동한다.
Figure 112010031924318-pat00001
이때, 제3 노드(N3)의 전압(VN3)은 저전위 전압(Vss) 보다 낮으므로, 발광 소자(OLED)는 네거티브 바이어스 인가에 의해 커패시터(Coled) 역할을 하게 된다. 커패시터(Coled)로 이용되는 발광 소자(OLED)는 제3 노드(N3)의 전위가 기준 전압(Vref)에서 구동 TFT(Td)의 문턱 전압(Vth)을 차감한 값(Vref-Vth)이 될 때까지, 즉 구동 TFT(Td)의 소스-드레인 전류(Ids)가 충분히 작게 될 때까지 구동 TFT(Td)를 통해 전하를 축적한다. 이에 따라, 제3 노드(N3)에서는 기준 전압(Vref)에서 문턱 전압(Vth)을 차감한 전압(Vref-Vth), 즉 구동 TFT(Td)의 문턱 전압(Vth)을 검출할 수 있다. 특히, 구동 TFT(Td)의 게이트-드레인이 접속된 다이오드 구조를 이용하지 않고 발광 소자(OLED)를 커패시터(Coled)로 이용하여 문턱 전압(Vth)을 검출하므로 포지티브 문턱 전압(Vth)뿐만 아니라 네거티브 문턱 전압(Vth)도 정확히 검출할 수 있다. 이 결과, 스토리지 커패시터(Cs)는 턴-온된 데이터 TFT(Tdata)를 경유하여 공급된 데이터 전압(Vdata)과, 제3 노드(N3)에 공급된 전압(Vref-Vth)의 차전압(Vdata-Vref+Vth)를 저장함으로써, 문턱 전압(Vth)이 보상된 데이터 전압(Vdata)에 상응하는 전압(Vdata-Vref+Vth)을 저장한다.
한편, 도 2에서 n번째 스캔 라인(30n)에 공급되는 스캔 신호(SSn)의 액티브 기간이, n번째 머지 라인(34n)에 공급되는 머지 신호(MSn)의 비액티브 기간 보다 짧게 설정된다. n번째 리셋 라인(36n)으로는 프로그램 기간에서 게이트 오프 전압(Voff)의 스캔 신호(SSn-1)를 공급하는 n-1번째 스캔 라인(SLn-1)이 이용될 수 있다.
도 2 및 도 5에 나타낸 발광 기간에서 머지 TFT(Tme)가 턴-온되어 스토리지 커패시터(Cs)의 전압에 응답하여 구동 TFT(Td)가 발광 소자(OLED)를 발광시킨다. 이를 위하여, n번째 머지 라인(34n)에는 머지 신호(MSn)의 게이트 온 전압(Von)이 공급되고, n번째 리셋 라인(36n)에는 리셋 신호(RSn)의 게이트 오프 전압(Voff)이, n번째 스캔 라인(30n)에는 스캔 신호(SSn)의 게이트 오프 전압(Voff)이 공급된다. 이에 따라, 도 5에 나타낸 바와 같이 게이트 온 전압(Von)에 응답하여 머지 TFT(Tme)가 턴-온되어 제1 및 제2 노드(N1, N2)를 접속시키고, 게이트 오프 전압(Voff)에 응답하여 제1 리셋 TFT(Tres1), 제2 리셋 TFT(Tres2), 기준 TFT(Tref), 데이터 TFT(Tdata)가 턴-오프된다. 구동 TFT(Td)는 머지 TFT(Tme)를 경유하여 제1 노드(N1)에 공급된 스토리지 커패시터(Cs)의 전압(Vdata-Vref+Vth)에 응답하여 고전위 전압(VDD) 라인으로부터 발광 소자(OLED)로 공급되는 전류(Ids)를 제어하여 발광 소자(OLED)를 발광시키고, 발광 소자(OLED)는 구동 TFT(Td)의 출력 전류(Ids)의 밀도에 비례하는 휘도를 발생한다. 이때, 구동 TFT(Td)를 통해 발광 소자(OLED)로 공급되는 전류(Ids)는 다음 수학식 2와 같다.
Figure 112010031924318-pat00002
여기서, β는 구동 TFT(Td)의 구조(채널 폭 및 길이)와 물리 특성으로 결정되는 비례 계수이다. 상기 수학식 2를 참조하면, 구동 TFT(Td)의 출력 전류(Ids)를 결정하는 전압에서 문턱 전압(Vth)의 항목이 상쇄되므로 출력 전류(Ids)는 구동 TFT(Td)의 문턱 전압(Vth) 편차의 영향을 받지 않음을 알 수 있다. 또한, 상기 수학식 2를 참조하면, 출력 전류(Ids)는 데이터 전압(Vdata)과 기준 전압(Vref)의 차전압(Vdata-Vref )에 비례하므로 기준 전압(Vref)를 조절하여 발광 소자(OLED)의 블랙 휘도를 조정할 수 있다. 또한, 발광 기간에서 구동 TFT(Td)는 항상 게이트-소스간 전압(Vgs)에서 문턱전압(Vth)을 차감한 값이 드레인-소스간 전압(Vds) 보다 작거나 같은, 즉 Vgs-Vth=Vds 상태인 포화 영역에서 동작하므로 바이어스 스트레스에 의한 열화가 대단히 작다.
도 6은 도 1에 나타낸 화소 회로에 p형 TFT를 적용한 경우를 나타낸 등가 회로도이고, 도 7은 도 6에 나타낸 화소 회로의 구동 파형도이다.
도 1에 나타낸 화소 회로는 n형 TFT로만 구성되었으나, 도 6에 나타낸 화소 회로와 같이 p형 TFT도 적용할 수 있다. 도 1에 도시된 화소 회로와 도 6에 나타낸 화소 회로를 대비하면, 도 6에 도시된 구동 TFT(Td)와, 이 구동 TFT(Td)를 제어하는 제1 리셋 TFT(Tres1), 제2 리셋 TFT(Tres2), 머지 TFT(Tme), 기준 TFT(Tref), 데이터 TFT(Tdata)가 p형 TFT로 구성된 점과, 발광 소자(OLED)의 접속 구조가 반대가 되어서 발광 소자(OLED)의 애노드가 고전위 전원 라인(40)과 접속되고, 캐소드가 구동 TFT(Td)와 접속된 제3 노드(N3)에 접속되며, 구동 TFT(Td)의 소스 전극이 저전위 전원 라인(42)과 접속된 점에서만 차이가 있으므로, 중복 구성에 대한 설명은 생략한다.
도 6에 나타낸 화소 회로가 p형 TFT로 구성되므로, 도 7에 나타낸 구동 파형은 도 2에 나타낸 n형 TFT의 구동 파형과는 상반된 극성을 갖는다. 즉, 도 7에 나타낸 구동 파형도에서는 로우 상태의 게이트 로우 전압(Vgl)이 게이트 온 전압(Von)으로 이용되고, 하이 상태의 게이트 하이 전압(Vgh)이 게이트 오프 전압(Voff)으로 이용된다.
도 7의 초기화 기간에서, n번째 리셋 신호(RSn)와 n번째 머지 신호(MSn)의 게이트 온 전압(Von)에 응답하여 제1, 제2 리셋 TFT(Tres1, Tres2)와 머지 TFT(Tme)가 턴-온됨으로써 제1, 제2, 제3 노드(N1, N2, N3)가 초기화 전압(Vini=Voff=Vgh>Vss)으로 초기화된다. 이때, 발광 소자(OLED)는 네거티브 바이어스에 의해 발광되지 않고 커패시터(Coled) 역할을 한다.
도 7의 프로그램 기간에서, n번째 스캔 신호(SSn)의 게이트 온 전압(Von)에 응답하여 기준 TFT(Tref), 데이터 TFT(Tdata)가 턴-온되고, 기준 전압(Vref)에 응답하여 구동 TFT(Td)가 소스-드레인 전류가 충분히 작게 될 때까지 턴-온되어서, 발광 소자(OLED)를 커패시터(Coled)로 이용하여 제3 노드(N3)에서 구동 TFT(Td)의 문턱 전압(Vth)을 검출함과 동시에 스토리지 커패시터(Cs)에 문턱 전압(Vth)이 보상된 데이터 전압(Vdata)에 상응하는 전압(Vdata-Vref+Vth)을 저장한다. 이때, 구동 TFT(Td)는 게이트-드레인이 접속된 다이오드 구조가 아니므로, p형 구동 TFT(Td)의 네거티브 문턱전압(Vth)뿐만 아니라 포지티브 문턱 전압(Vth)도 정확하게 검출할 수 있다.
도 7의 발광 기간에서, n번째 머지 신호(MSn)의 게이트 온 전압(Von)에 응답하여 머지 TFT(Tme)가 턴-온되고, 머지 TFT(Tme)를 통해 스토리지 커패시터(Cs)로부터 제2 노드(N2)에 공급된 전압(Vdata-Vref+Vth)에 응답하여 구동 TFT(Td)가 발광 소자(OLED)를 발광시킨다. 이때, 구동 TFT(Td)는 포화 영역에서만 동작하므로 바이어스 스트레스로 인한 열화가 작다.
도 8은 본 발명의 제2 실시예에 따른 AMOLED 표시 장치의 화소 회로를 나타낸 등가 회로도이다.
도 8에 나타낸 제2 실시예에 따른 화소 회로는 도 1에 나타낸 제1 실시예에 따른 화소 회로와 대비하여, 제1 리셋 TFT(Tres1)의 제2 전극이 제1 노드(N1)가 아닌 제2 노드(N2)에 접속된 점에서만 차이가 있고, 나머지 구성은 동일하므로, 동일 구성에 대한 설명은 생략한다. 도 8의 화소 회로에서도 초기화 기간에서 리셋 신호(RSn) 및 머지 신호(MSn)의 게이트 온 전압(Von)에 의해 제1 및 제2 리셋 TFT(Tres1, Tres2)와, 머지 TFT(Tme)가 턴-온되어 제1, 제2, 제3 노드(N1, N2, N3)를 초기화 전압(Vini)으로 초기화시킨다.
도 9는 본 발명의 제3 실시예에 따른 AMOLED의 화소 회로를 나타낸 등가 회로도이다.
도 9에 나타낸 제3 실시예에 따른 화소 회로는 도 1에 나타낸 제1 실시예에 따른 화소 회로와 대비하여, 제1 리셋 TFT(Tres1)의 제2 전극이 제1 노드(N1)가 아닌 제2 노드(N2)에 접속되고, 제2 리셋 TFT(Tres2)의 제2 전극이 제3 노드(N3)가 아닌 제2 노드(N2)에 접속된 점에서만 차이가 있고, 나머지 구성은 동일하므로, 동일 구성에 대한 설명은 생략한다. 도 9의 화소 회로에서도 초기화 기간에서 리셋 신호(RSn) 및 머지 신호(MSn)의 게이트 온 전압(Von)에 의해 제1 및 제2 리셋 TFT(Tres1, Tres2)와, 머지 TFT(Tme)가 턴-온되어 제1, 제2, 제3 노드(N1, N2, N3)를 초기화 전압(Vini)으로 초기화시킨다.
도 10은 본 발명의 제4 실시예에 따른 AMOLED의 화소 회로를 나타낸 등가 회로도이다.
도 10에 나타낸 제4 실시예에 따른 화소 회로는 도 1에 나타낸 제1 실시예에 따른 화소 회로와 대비하여, 제1 리셋 TFT(Tres1)의 제2 전극이 제1 노드(N1)가 아닌 제2 노드(N2)에 접속되고, 제2 리셋 TFT(Tres2)의 제2 전극이 제3 노드(N3)가 아닌 제1 노드(N1)에 접속된 점에서만 차이가 있고, 나머지 구성은 동일하므로, 동일 구성에 대한 설명은 생략한다. 도 10의 화소 회로에서도 초기화 기간에서 리셋 신호(RSn) 및 머지 신호(MSn)의 게이트 온 전압(Von)에 의해 제1 및 제2 리셋 TFT(Tres1, Tres2)와, 머지 TFT(Tme)가 턴-온됨으로써 제1, 제2, 제3 노드(N1, N2, N3)를 모두 초기화 전압(Vini)으로 초기화시킨다.
도 11은 본 발명의 제5 실시예에 따른 AMOLED의 화소 회로를 나타낸 등가 회로도이고, 도 12는 도 11에 나타낸 화소 회로의 구동 파형도이다.
도 11에 나타낸 제5 실시예에 따른 화소 회로는 도 1에 나타낸 제1 실시예에 따른 화소 회로와 대비하여, 제3 리셋 TFT(Tres3)를 추가로 구비한 점에서만 차이가 있고, 나머지 구성은 동일하므로, 동일 구성에 대한 설명은 생략한다. 제3 리셋 TFT(Tres3)는 n번째 리셋 라인(36n)에 게이트 전극이 접속되고, 고전위 전원 라인(40)에 소스 전극이 접속되며, 제2 노드(N2)에 제2 전극이 접속된다. 제1 전극과 제2 전극은 전류 방향에 따라 소스 전극과 드레인 전극이 된다. 제3 리셋 TFT(Tres3)는 n번째 리셋 라인(36n)에 공급되는 리셋 신호(RSn) 또는 n-1번째 스캔 라인(30n-1)에 공급되는 스캔 신호(SSn-1)의 게이트 온 전압(Von)에 응답하여 초기화 기간에서 제2 노드(N2)를 고전위 전압(Vdd)으로 초기화시킨다.
도 2에 나타낸 구동 파형도와 도 12에 나타낸 구동 파형도를 대비하면, n번째 머지 라인(34n)에 공급되는 머지 신호(MSn)가, 도 2에서는 프로그램 기간에서만 게이트 오프 전압(Voff)이 공급된 반면에 도 12에서는 초기화 기간 및 프로그램 기간에서 게이트 오프 전압(Voff)를 공급한다는 점과, 도 2에서는 초기화 전압(Vini)으로 이전단 n-1번째 머지 신호(MSn-1)의 게이트 오프 전압(Voff)를 이용한 반면에, 도 12에서는 초기화 전압(Vini)이 직류 전압으로 고정되어 공급된다는 점에서 차이가 있다.
도 12의 초기화 기간에서, n번째 리셋 라인(36n)에 공급되는 리셋 신호(RSn) 또는 n-1번째 스캔 라인(30n-1)에 공급되는 스캔 신호(SSn-1)의 게이트 온 전압(Von)에 응답하여 제1 및 제2 리셋 TFT(Tres1, Tres2)는 제1 및 제2 노드(N1, N2)를 초기화 전압(Vini)으로 초기화시키고, 제3 리셋 TFT(Tres3)는 고전위 전압(Vdd)로 제2 노드(N2)를 초기화시킨다. 이때, n번째 머지 라인(34n)에 공급되는 머지 신호(MSn)의 게이트 오프 전압(Voff)에 응답하여 머지 TFT(Tme)는 턴-오프된다.
도 12의 프로그램 기간에서, n번째 스캔 라인(30n)에 공급되는 스캔 신호(SSn)의 게이트 온 전압(Von)에 응답하여 기준 TFT(Tref)는 제1 노드(N1)에 기준 전압(Vref)을 공급하고, 데이터 TFT(Tdata)는 제2 노드(N2)에 데이터 전압(Vdata)를 공급한다. 턴-온된 데이터 TFT(Tdata)를 통해 데이터 전압(Vdata)이 공급되면 제2 노드(N2) 전압은 고전위 전압(Vdd)에서 데이터 전압(Vdata)으로 변동하고, 제2 노드(N2) 전압의 변동분(Vdata-Vdd)에 비례하여 제3 노드(N3)의 전압(VN3)도 다음 수학식 3과 같이 변동한다.
Figure 112010031924318-pat00003
이때, 제3 노드(N3)의 전압(VN3)은 저전위 전압(Vss) 보다 낮으므로, 커패시터(Coled)로 이용되는 발광 소자(OLED)는 제3 노드(N3)의 전위가 기준 전압(Vref)에서 구동 TFT(Td)의 문턱 전압(Vth)을 차감한 값(Vref-Vth)이 될 때까지, 즉 구동 TFT(Td)의 출력 전류(Ids)가 충분히 작게 될 때까지 구동 TFT(Td)를 통해 전하를 축적한다. 이 결과, 스토리지 커패시터(Cs)는 턴-온된 데이터 TFT(Tdata)를 경유하여 공급된 데이터 전압(Vdata)과, 제3 노드(N3)에 공급된 전압(Vref-Vth)의 차전압(Vdata-Vref+Vth)를 저장함으로써, 문턱 전압(Vth)이 보상된 데이터 전압(Vdata)에 상응하는 전압(Vdata-Vref+Vth)을 저장한다.
도 12에 나타낸 발광 기간에서, n번째 머지 라인(34n)에 공급된 머지 신호(MSn)의 게이트 온 전압(Von)에 응답하여 머지 TFT(Tme)가 턴-온되고, 턴-온된 머지 TFT(Tme)를 통해 제1 노드(N1)에 공급된 스토리지 커패시터(Cs)의 전압(Vdata-Vref+Vth)에 응답하여 구동 TFT(Td)가 소스-드레인간 전류(Ids)를 제어함으로써 발광 소자(OLED)를 발광시킨다.
도 13은 본 발명의 제6 실시예에 따른 AMOLED의 화소 회로를 나타낸 등가 회로도이다.
도 13에 나타낸 제6 실시예에 따른 화소 회로는 도 1에 나타낸 제1 실시예에 따른 화소 회로와 대비하여, 도 1의 기준 TFT(Tref) 대신 커패시터(Cd)를 사용한 접에서만 차이가 있고, 나머지 구성은 동일하므로, 동일 구성에 대한 설명은 생략한다. 커패시터(Cd)는 n번째 스캔 라인(30n)과 제1 노드(N1) 사이에 접속된다. 커패시터(Cd)는 도 2에 나타낸 프로그램 기간에서 n번째 스캔 신호(SSn)가 게이트 오프 전압(Voff)에서 게이트 온 전압(Von)으로 변동하면, 그 변동분과, 기생 커패시터를 포함한 전체 용량(Ctotal)에 대한 커패시터(Cd)의 용량비(Cd/Ctotal)의 곱에 비례하여 제1 노드(N1)의 전압도 상승된다. 이에 따라, 프로그램 기간에서 커패시터(Cd)도 1의 기준 TFT(Tref)와 유사하게 기준 전압(Vref)과 유사한 전압을 제1노드(N1)에 공급함으로써 구동 TFT(Td)의 소스-드레인간 전류(Ids)가 충분히 작게 될 때까지 구동 TFT(Td)를 구동시켜서 문턱 전압(Vth)을 검출할 수 있게 한다.
이와 같이, 본 발명에 따른 AMOLED 표시 장치의 전압 보상형 화소 회로는 프로그램 기간에서 구동 TFT(Td)를 다이오드 구조로 접속시키기 않고도 발광 소자(OLED)를 커패시터(Coled)로 이용하여 문턱 전압(Vth)을 검출함으로써, n형 TFT와 p형 TFT와 상관없이 포지티브뿐만 아니라 네거티브 문턱 전압(Vth)을 검출할 수 있으므로 광범위한 전압 영역에서 문턱 전압(Vth)을 정확하게 검출할 수 있다.
또한, 본 발명에 따른 AMOLED 표시 장치의 전압 보상형 화소 회로는 고전위 전원 라인(40)과 저전위 전원 라인(42) 사이에 구동 TFT(Td)와 발광 소자(OLED)만 직렬 접속된 구조를 이용하면서도, 초기화 기간 및 프로그램 기간에서 발광 소자(OLED)에 네거티브 바이어스를 인가하여 발광 소자(OLED)를 커패시터(Coled)로 이용하고, 발광 기간에서만 발광 소자(OLED)를 발광시킴으로써 불필요한 발광을 방지하여 컨트라스트를 높일 수 있다.
또한, 본 발명에 따른 AMOLED 표시 장치의 전압 보상형 화소 회로는 발광 기간에서 구동 TFT(Td)가 항상 포화 영역에서 동작하므로 바이어스 스트레스로 인한 TFT 열화가 작은 장점이 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
30n, 30n-1: 스캔 라인 32: 데이터 라인
34n, 34n-1: 머지 라인 36n: 리셋 라인
38: 초기화 전압 라인 40: 고전위 전원 라인
42: 저전위 전원 라인 44: 기준 전압 라인
SSn, SSn-1: 스캔 신호 MSn, MSn-1: 머지 신호
RSn: 리셋 신호 Vdd: 고전위 전압
Vss: 저전위 전압 Vref: 기준 전압
Vini: 초기화 전압 Vdata: 데이터 전압
Tref: 기준 TFT Tdata: 데이터 TFT
Tme: 머지 TFT Td: 구동 TFT
Tres1, Tres2, Tres3: 리셋 TFT OLED: 발광 소자
Cs, Cd, Coled: 커패시터 Von: 게이트 온 전압
Voff: 게이트 오프 전압 Vgh: 게이트 하이 전압
Vgl: 게이트 로우 전압 Vth: 구동 TFT의 문턱전압

Claims (15)

  1. 발광 소자를 구동하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로에 있어서,
    고전위 전원 라인과 저전위 전원 라인 사이에 상기 발광 소자와 직렬 접속되고, 제1 노드에 공급된 전압에 응답하여 상기 발광 소자를 구동하는 구동 트랜지스터와;
    스캔 라인의 스캔 신호에 응답하여 데이터 라인의 데이터 전압을 제2 노드로 공급하는 제1 프로그램 트랜지스터와;
    상기 스캔 라인의 스캔 신호에 응답하여 기준 전압 공급 라인으로부터의 기준 전압을 상기 제1 노드로 공급하는 제2 프로그램 트랜지스터와;
    머지 라인의 머지 신호에 응답하여 상기 제1 노드와 제2 노드를 접속시키는 머지 트랜지스터와;
    상기 구동 트랜지스터와 상기 발광 소자 사이의 제3 노드와 상기 제2 노드 사이에 접속되고, 상기 데이터 전압에 상응하고 상기 구동 트랜지스터의 문턱 전압이 보상된 전압을 저장하는 스토리지 커패시터와;
    리셋 라인의 리셋 신호에 응답하여 상기 제1, 제2, 제3 노드 중 적어도 2개의노드를 초기화 전압 라인의 초기화 전압으로 초기화시키는 제1 및 제2 리셋 트랜지스터를 구비하며;
    상기 화소 회로는 초기화 기간, 프로그램 기간 및 발광 기간의 순서로 구동되고;
    상기 초기화 기간에서, 상기 제1 및 제2 리셋 트랜지스터와, 상기 머지 트랜지스터가 턴-온되어서 상기 제1, 제2, 제3 노드를 상기 초기화 전압으로 초기화시키고;
    상기 프로그램 기간에서, 상기 제1 및 제2 프로그램 트랜지스터와 상기 구동 트랜지스터가 턴-온되고 상기 발광 소자를 커패시터로 사용하여 상기 제3 노드에서 상기 구동 트랜지스터의 문턱 전압을 검출함과 동시에 상기 스토리지 커패시터가 상기 문턱 전압이 보상된 상기 데이터 전압에 상응하는 전압을 저장하고;
    상기 발광 기간에서, 상기 머지 트랜지스터가 턴-온되어서 상기 스토리지 커패시터에 저장된 전압에 응답하여 상기 구동 트랜지스터가 상기 발광 소자로 공급되는 전류를 제어하는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 초기화 기간에서, 상기 제1 리셋 트랜지스터는 상기 리셋 신호에 응답하여 상기 제3 노드와 상기 제1 노드 또는 제2 노드를 접속시키고, 상기 제2 리셋 트랜지스터는 상기 리셋 신호에 응답하여 상기 초기화 전압 라인과 상기 제2 노드 또는 제3 노드를 시키고, 상기 머지 트랜지스터는 상기 제1 및 제2 노드를 접속시키는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  4. 청구항 3에 있어서,
    상기 초기화 전압 라인은 이전단 머지 라인을 이용하여서 상기 초기화 전압으로 이전단 머지 신호의 게이트 오프 전압을 공급하는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  5. 청구항 4에 있어서,
    상기 스캔 신호와 상기 머지 신호는 반대 극성을 갖고, 상기 스캔 신호에 게이트 온 전압이 공급되는 기간은 상기 머지 신호에 게이트 오프 전압이 공급되는 기간 보다 짧은 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  6. 발광 소자를 구동하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로에 있어서,
    고전위 전원 라인과 저전위 전원 라인 사이에 상기 발광 소자와 직렬 접속되고, 제1 노드에 공급된 전압에 응답하여 상기 발광 소자를 구동하는 구동 트랜지스터와;
    스캔 라인의 스캔 신호에 응답하여 데이터 라인의 데이터 전압을 제2 노드로 공급하는 제1 프로그램 트랜지스터와;
    상기 스캔 라인의 스캔 신호에 응답하여 기준 전압 공급 라인으로부터의 기준 전압을 상기 제1 노드로 공급하는 제2 프로그램 트랜지스터와;
    머지 라인의 머지 신호에 응답하여 상기 제1 노드와 제2 노드를 접속시키는 머지 트랜지스터와;
    상기 구동 트랜지스터와 상기 발광 소자 사이의 제3 노드와 상기 제2 노드 사이에 접속되고, 상기 데이터 전압에 상응하고 상기 구동 트랜지스터의 문턱 전압이 보상된 전압을 저장하는 스토리지 커패시터와;
    리셋 라인의 리셋 신호에 응답하여 상기 제1, 제2, 제3 노드 중 적어도 2개의노드를 초기화 전압 라인의 초기화 전압으로 초기화시키는 제1 및 제2 리셋 트랜지스터를 구비하며;
    상기 화소 회로는 초기화 기간, 프로그램 기간 및 발광 기간의 순서로 구동되고;
    상기 초기화 기간에서, 상기 제1 및 제2 리셋 트랜지스터가 턴-온되어서 상기 제1 및 제3 노드는 상기 초기화 전압으로 초기화되고, 제3 리셋 트랜지스터가 상기 리셋 신호에 응답하여 상기 제2 노드를 상기 고전위 전원 라인으로부터의 고전위 전압으로 초기화시키고;
    상기 프로그램 기간에서, 상기 제1 및 제2 프로그램 트랜지스터와 상기 구동 트랜지스터가 턴-온되고 상기 발광 소자를 커패시터로 사용하여 상기 제3 노드에서 상기 구동 트랜지스터의 문턱 전압을 검출함과 동시에 상기 스토리지 커패시터가 상기 문턱 전압이 보상된 상기 데이터 전압에 상응하는 전압을 저장하고;
    상기 발광 기간에서, 상기 머지 트랜지스터가 턴-온되어서 상기 스토리지 커패시터에 저장된 전압에 응답하여 상기 구동 트랜지스터가 상기 발광 소자로 공급되는 전류를 제어하는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  7. 청구항 3 또는 청구항 6에 있어서,
    상기 리셋 라인은 이전단 스캔 라인을 이용하여서 상기 리셋 신호로 이전단스캔 신호를 공급하는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  8. 청구항 3 또는 청구항 6에 있어서,
    상기 기준 전압으로 상기 저전위 전원 라인으로부터의 저전위 전압을 이용하는 것을 특징으로 하는 유기발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  9. 발광 소자를 구동하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로에 있어서,
    고전위 전원 라인과 저전위 전원 라인 사이에 상기 발광 소자와 직렬 접속되고, 제1 노드에 공급된 전압에 응답하여 상기 발광 소자를 구동하는 구동 트랜지스터와;
    스캔 라인의 스캔 신호에 응답하여 데이터 라인의 데이터 전압을 제2 노드로 공급하는 프로그램 트랜지스터와;
    머지 라인의 머지 신호에 응답하여 상기 제1 노드와 제2 노드를 접속시키는 머지 트랜지스터와;
    상기 구동 트랜지스터와 상기 발광 소자 사이의 제3 노드와 상기 제2 노드 사이에 접속되고, 상기 데이터 전압에 상응하고 상기 구동 트랜지스터의 문턱 전압이 보상된 전압을 저장하는 스토리지 커패시터와;
    리셋 라인의 리셋 신호에 응답하여 상기 제1, 제2, 제3 노드 중 적어도 2개의노드를 초기화 전압 라인의 초기화 전압으로 초기화시키는 제1 및 제2 리셋 트랜지스터와;
    상기 스캔 라인과 상기 제1 노드 사이에 접속되고, 상기 스캔 신호가 변동분을 따른 기준 전압을 상기 제1 노드로 공급하는 커패시터를 구비하는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  10. 청구항 3, 6, 9 중 어느 한 청구항에 있어서,
    상기 발광 소자는 초기화 기간 및 프로그램 기간에서 네거티브 바이어스가 인가되어 상기 커패시터로 이용되고, 발광 기간에서만 포지티브 바이어스가 인가되어 발광하는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  11. 청구항 10에 있어서,
    상기 프로그램 기간에서 상기 발광 소자의 커패시터는 상기 제3 노드의 전위가 상기 기준 전압(Vref)과 상기 문턱 전압(Vth)의 차전압(Vref-Vth)가 될 때까지 상기 구동 트랜지스터를 통해 전하를 축적하고, 상기 스토리지 커패시터는 상기 프로그램 기간에서 상기 제2 및 제3 노드의 차전압(Vdata-Vref+Vth) 전압을 저장하고,
    상기 발광 기간에서 상기 구동 트랜지스터는 상기 데이터 전압(Vdata)과 상기기준 전압(Vref)의 차전압(Vdata-Vref)의 제곱에 비례하는 전류를 상기 발광 소자에 공급하는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  12. 청구항 10에 있어서,
    상기 화소 회로의 트랜지스터들은 n형으로 구성되고, 상기 프로그램 기간에서 포지티브 문턱 전압 또는 네거티브 문턱 전압을 검출하는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  13. 청구항 10에 있어서,
    상기 화소 회로의 트랜지스터들은 p형으로 구성되고, 상기 프로그램 기간에서 포지티브 문턱 전압 또는 네거티브 문턱 전압을 검출하는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  14. 청구항 10에 있어서,
    상기 기준 전압을 조절하여 상기 발광 소자의 블랙 휘도를 조정하는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
  15. 청구항 10에 있어서,
    상기 구동 트랜지스터는 항상 포화 영역에서 구동되는 것을 특징으로 하는 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로.
KR1020100046610A 2010-05-18 2010-05-18 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로 Active KR101351416B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100046610A KR101351416B1 (ko) 2010-05-18 2010-05-18 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
JP2011098648A JP5227442B2 (ja) 2010-05-18 2011-04-26 アクティブマトリクス有機発光ダイオード表示装置の電圧補償型画素回路
CN201110130240.XA CN102254510B (zh) 2010-05-18 2011-05-17 有源矩阵有机发光二极管显示器的电压补偿型像素电路
US13/110,593 US8462086B2 (en) 2010-05-18 2011-05-18 Voltage compensation type pixel circuit of active matrix organic light emitting diode display device
US13/889,903 US8866705B2 (en) 2010-05-18 2013-05-08 Voltage compensation type pixel circuit of active matrix organic light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100046610A KR101351416B1 (ko) 2010-05-18 2010-05-18 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로

Publications (2)

Publication Number Publication Date
KR20110127006A KR20110127006A (ko) 2011-11-24
KR101351416B1 true KR101351416B1 (ko) 2014-01-14

Family

ID=44972141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100046610A Active KR101351416B1 (ko) 2010-05-18 2010-05-18 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로

Country Status (4)

Country Link
US (2) US8462086B2 (ko)
JP (1) JP5227442B2 (ko)
KR (1) KR101351416B1 (ko)
CN (1) CN102254510B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562687B2 (en) 2021-03-04 2023-01-24 Samsung Display Co., Ltd. Pixel and display apparatus having the same
US11581382B2 (en) 2020-04-16 2023-02-14 Samsung Display Co., Ltd. Display device and capacitor plates including different size holes
US12272312B2 (en) 2022-08-26 2025-04-08 Samsung Display Co., Ltd. Pixel, a display device and an operating method of the pixel

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2686515B2 (ja) 1995-05-11 1997-12-08 調和工業株式会社 鋼管等の打込杭
WO2012053462A1 (ja) * 2010-10-21 2012-04-26 シャープ株式会社 表示装置およびその駆動方法
KR20140051268A (ko) 2011-07-22 2014-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR20140136975A (ko) * 2012-03-13 2014-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 구동 방법
KR101935955B1 (ko) * 2012-07-31 2019-04-04 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US9305492B2 (en) 2012-08-02 2016-04-05 Sharp Kabushiki Kaisha Display device and method for driving the same
US9293080B2 (en) * 2012-09-19 2016-03-22 Sharp Kabushiki Kaisha Data line driving circuit, display device including same, and data line driving method
KR20140077552A (ko) * 2012-12-14 2014-06-24 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101970574B1 (ko) * 2012-12-28 2019-08-27 엘지디스플레이 주식회사 Oled 표시 장치
CN103021339B (zh) 2012-12-31 2015-09-16 昆山工研院新型平板显示技术中心有限公司 像素电路、显示装置及其驱动方法
US9904721B1 (en) * 2013-01-25 2018-02-27 Gravic, Inc. Source-side merging of distributed transactions prior to replication
WO2014125752A1 (ja) * 2013-02-15 2014-08-21 シャープ株式会社 表示装置およびその駆動方法
WO2014174905A1 (ja) 2013-04-23 2014-10-30 シャープ株式会社 表示装置およびその駆動電流検出方法
KR101413585B1 (ko) 2013-05-29 2014-07-04 숭실대학교산학협력단 전압 보상형 화소회로 및 그 구동방법
US10453398B2 (en) 2013-06-20 2019-10-22 Sharp Kabushiki Kaisha Display apparatus and driving method thereof
KR102062875B1 (ko) 2013-09-10 2020-01-07 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101483967B1 (ko) * 2013-12-18 2015-01-20 숭실대학교산학협력단 전압보상형 화소회로 및 그 구동방법
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102068589B1 (ko) * 2013-12-30 2020-01-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102278601B1 (ko) 2014-03-07 2021-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102397990B1 (ko) * 2014-03-18 2022-05-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102230006B1 (ko) 2014-03-18 2021-03-19 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104021754B (zh) 2014-05-22 2016-01-06 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN104167173B (zh) * 2014-08-01 2017-05-17 上海和辉光电有限公司 主动式有机发光二极管显示器的像素电路
CN104157241A (zh) * 2014-08-15 2014-11-19 合肥鑫晟光电科技有限公司 一种像素驱动电路及其驱动方法和显示装置
KR101577909B1 (ko) * 2014-09-05 2015-12-16 엘지디스플레이 주식회사 유기발광 표시장치의 열화 센싱 방법
KR102320311B1 (ko) 2014-12-02 2021-11-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102356593B1 (ko) * 2015-01-14 2022-01-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
TWI543143B (zh) * 2015-04-16 2016-07-21 友達光電股份有限公司 像素控制電路及像素陣列控制電路
CN104835453B (zh) 2015-05-28 2017-04-05 京东方科技集团股份有限公司 一种像素电路、驱动方法及显示装置
KR102481520B1 (ko) 2015-07-31 2022-12-27 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
KR102356928B1 (ko) * 2015-10-02 2022-02-03 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
WO2017115713A1 (ja) * 2015-12-29 2017-07-06 シャープ株式会社 画素回路ならびに表示装置およびその駆動方法
JP6706971B2 (ja) * 2016-06-02 2020-06-10 株式会社Ｊｏｌｅｄ 表示装置
KR102571024B1 (ko) * 2016-10-12 2023-08-25 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106340270A (zh) * 2016-10-19 2017-01-18 深圳市华星光电技术有限公司 补偿电路及有机发光二极管显示器
CN106910468B (zh) 2017-04-28 2019-05-10 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN107093403B (zh) * 2017-06-30 2019-03-15 深圳市华星光电技术有限公司 用于oled显示面板的像素驱动电路的补偿方法
CN107170412B (zh) * 2017-07-11 2018-01-05 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
CN107393466B (zh) * 2017-08-14 2019-01-15 深圳市华星光电半导体显示技术有限公司 耗尽型tft的oled外部补偿电路
CN107705754B (zh) 2017-10-16 2020-06-12 京东方科技集团股份有限公司 一种有机电致发光元件的驱动方法和驱动电路、显示装置
CN107507567B (zh) * 2017-10-18 2019-06-07 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法及显示装置
KR102450894B1 (ko) * 2017-11-10 2022-10-05 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 방법
CN108230974B (zh) * 2018-01-26 2021-02-02 京东方科技集团股份有限公司 一种发光器件缺陷检测电路及方法、显示驱动装置、显示装置及其检测方法
CN108281113B (zh) * 2018-02-06 2019-12-17 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR20190107229A (ko) 2018-03-07 2019-09-19 삼성디스플레이 주식회사 화소 및 이를 이용한 표시 장치
KR102565299B1 (ko) * 2018-05-04 2023-08-09 엘지디스플레이 주식회사 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
CN108766329B (zh) * 2018-05-31 2021-08-17 信利（惠州）智能显示有限公司 阈值电压监测方法及监测设备
KR102627270B1 (ko) * 2018-06-05 2024-01-22 엘지디스플레이 주식회사 전계발광 표시장치
CN118675469A (zh) * 2018-09-13 2024-09-20 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR102561249B1 (ko) 2018-10-10 2023-07-31 삼성디스플레이 주식회사 디스플레이 장치
CN111145693B (zh) 2018-11-05 2021-04-06 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
CN109377943A (zh) * 2018-12-26 2019-02-22 合肥鑫晟光电科技有限公司 一种像素单元的补偿方法及显示装置
CN110111736B (zh) * 2019-04-09 2020-10-16 深圳市华星光电半导体显示技术有限公司 显示装置驱动方法及显示装置驱动系统
CN113678187B (zh) * 2019-04-19 2023-02-28 夏普株式会社 显示装置及其制造方法
KR102706311B1 (ko) * 2019-05-08 2024-09-19 삼성디스플레이 주식회사 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법
WO2021012182A1 (zh) * 2019-07-23 2021-01-28 京东方科技集团股份有限公司 Oled像素补偿电路及驱动方法、显示装置
WO2021042338A1 (zh) * 2019-09-05 2021-03-11 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示装置及其控制方法
CN110619851A (zh) * 2019-09-24 2019-12-27 京东方科技集团股份有限公司 像素电路、驱动方法及显示装置
JP7535848B2 (ja) * 2019-12-13 2024-08-19 エルジー ディスプレイ カンパニー リミテッド 発光表示装置
CN111223443B (zh) * 2020-03-17 2021-02-09 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN111429836A (zh) * 2020-04-09 2020-07-17 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路和显示面板
CN111477669B (zh) 2020-05-09 2023-04-18 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN112489591B (zh) * 2020-12-03 2022-05-03 昆山工研院新型平板显示技术中心有限公司 显示面板的驱动方法和装置
CN113066435B (zh) * 2021-03-25 2022-07-12 京东方科技集团股份有限公司 像素驱动电路、显示面板和显示装置
CN115602117A (zh) * 2021-07-08 2023-01-13 乐金显示有限公司（Kr） 像素电路以及包括像素电路的显示装置
CN113654657B (zh) * 2021-08-11 2025-01-17 京东方科技集团股份有限公司 一种光电检测电路及其驱动方法、光电传感器
TWI782714B (zh) * 2021-09-23 2022-11-01 友達光電股份有限公司 驅動電路
CN114170966B (zh) * 2021-12-09 2023-09-08 南京国兆光电科技有限公司 一种图像显示装置及其显示方法
KR20230130193A (ko) * 2022-03-02 2023-09-12 삼성디스플레이 주식회사 화소 및 화소를 포함하는 표시 장치
CN115602108B (zh) * 2022-11-28 2023-03-24 惠科股份有限公司 像素驱动电路和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031630A (ja) 2003-07-07 2005-02-03 Samsung Sdi Co Ltd 有機電界発光表示装置の画素回路及びその駆動方法
JP2007004185A (ja) 2005-06-25 2007-01-11 Lg Phillips Lcd Co Ltd 有機発光ダイオード表示装置
JP2007323040A (ja) 2006-06-01 2007-12-13 Lg Philips Lcd Co Ltd 有機発光ダイオード表示素子と、その駆動方法
JP2008176287A (ja) * 2006-12-20 2008-07-31 Canon Inc 発光表示デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004066249A1 (en) * 2003-01-24 2004-08-05 Koninklijke Philips Electronics N.V. Active matrix display devices
CN100541578C (zh) * 2005-02-25 2009-09-16 京瓷株式会社 图像显示装置
JP5448257B2 (ja) * 2005-12-02 2014-03-19 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール及び電子機器
KR100873076B1 (ko) * 2007-03-14 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
JP2009133913A (ja) * 2007-11-28 2009-06-18 Sony Corp 表示装置
KR100986915B1 (ko) * 2008-11-26 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101074811B1 (ko) * 2010-01-05 2011-10-19 삼성모바일디스플레이주식회사 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031630A (ja) 2003-07-07 2005-02-03 Samsung Sdi Co Ltd 有機電界発光表示装置の画素回路及びその駆動方法
JP2007004185A (ja) 2005-06-25 2007-01-11 Lg Phillips Lcd Co Ltd 有機発光ダイオード表示装置
JP2007323040A (ja) 2006-06-01 2007-12-13 Lg Philips Lcd Co Ltd 有機発光ダイオード表示素子と、その駆動方法
JP2008176287A (ja) * 2006-12-20 2008-07-31 Canon Inc 発光表示デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581382B2 (en) 2020-04-16 2023-02-14 Samsung Display Co., Ltd. Display device and capacitor plates including different size holes
US11562687B2 (en) 2021-03-04 2023-01-24 Samsung Display Co., Ltd. Pixel and display apparatus having the same
US12272312B2 (en) 2022-08-26 2025-04-08 Samsung Display Co., Ltd. Pixel, a display device and an operating method of the pixel

Also Published As

Publication number Publication date
CN102254510B (zh) 2014-09-03
JP2011242767A (ja) 2011-12-01
KR20110127006A (ko) 2011-11-24
US8462086B2 (en) 2013-06-11
JP5227442B2 (ja) 2013-07-03
US20110285691A1 (en) 2011-11-24
CN102254510A (zh) 2011-11-23
US20130241916A1 (en) 2013-09-19
US8866705B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
KR101351416B1 (ko) 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
KR101859474B1 (ko) 유기 발광 다이오드 표시 장치의 화소 회로
JP4103850B2 (ja) 画素回路及、アクティブマトリクス装置及び表示装置
KR101374477B1 (ko) 유기발광다이오드 표시장치
US9761173B2 (en) AMOLED pixel driving circuit and pixel driving method
KR102182129B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
KR101756661B1 (ko) 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상 화소 회로
US20180218681A1 (en) Amoled pixel driver circuit and pixel driving method
US20170039942A1 (en) Amoled pixel driving circuit and pixel driving method
JP4103851B2 (ja) 画素回路及、アクティブマトリクス装置及び表示装置
KR20130075429A (ko) 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상 화소 회로
US9875688B2 (en) AMOLED pixel driving circuit and method for compensating nonuniform brightness
KR20160035365A (ko) 유기발광 다이오드 표시장치
US8933920B2 (en) Display device and method of driving the same
JP4645881B2 (ja) 画素回路及、アクティブマトリクス装置及び表示装置
JP4826870B2 (ja) 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置
KR101288595B1 (ko) 유기 발광다이오드 표시장치와 그 구동방법
KR20160094130A (ko) 유기 발광 다이오드 소자의 열화 센싱 장치 및 방법
JP7535848B2 (ja) 発光表示装置
KR20100035424A (ko) 유기발광다이오드 표시장치
KR101474023B1 (ko) 유기발광다이오드 표시장치
KR102023934B1 (ko) Oled 표시 장치
JP2008146090A (ja) 画素回路及びその駆動方法
JP2008250348A (ja) 画素回路及びその駆動方法
JP2008146091A (ja) 画素回路及びその駆動方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100518

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111107

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100518

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130527

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140109

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161214

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20171218

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181226

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20191212

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20201222

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20241216

Start annual number: 12

End annual number: 12