[go: up one dir, main page]

KR20050065385A - 고체 촬상 소자 - Google Patents

고체 촬상 소자 Download PDF

Info

Publication number
KR20050065385A
KR20050065385A KR1020040111075A KR20040111075A KR20050065385A KR 20050065385 A KR20050065385 A KR 20050065385A KR 1020040111075 A KR1020040111075 A KR 1020040111075A KR 20040111075 A KR20040111075 A KR 20040111075A KR 20050065385 A KR20050065385 A KR 20050065385A
Authority
KR
South Korea
Prior art keywords
region
solid
type semiconductor
semiconductor region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020040111075A
Other languages
English (en)
Other versions
KR101103179B1 (ko
Inventor
칸베히데오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20050065385A publication Critical patent/KR20050065385A/ko
Application granted granted Critical
Publication of KR101103179B1 publication Critical patent/KR101103179B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 소자(10)는 제2 도전형 반도체 영역(14)이 수광 센서부의 제1 도전형 전하 축적 영역(13)의 표면 상에 형성되고, 분리층으로 형성된 STI층(20)은 반도체 기판(11) 상에 형성된 트랜치로 매립되며, STI층(20)은 상부 폭이 넓은 부분(21) 및 하부 폭이 좁은 부분(22)을 포함하고, 제2 도전형 반도체 영역(23)은 STI층(20)의 하부 폭이 좁은 부분(22)의 주위에 형성되는 구조를 갖는다. 고체 촬상 소자는 다크 전류 및 백상의 발생을 억제할 수 있어, 높은 화상 품질을 갖는 화상을 생성할 수 있고, 수광 센서부에 의해 처리될 수 있는 충분히 큰 전하량을 유지할 수 있다.

Description

고체 촬상 소자{SOLID-STATE IMAGE PICKUP DEVICE}
본 발명은 고체 촬상 소자에 관한 것이다.
특히, 고체 촬상 소자의 화소 셀이 COMS(complementary metal-oxide semiconductor) 센서(CMOS형 고체 촬상 소자)에서, 점점 미세화되면서, 화소부가 또한 주변 회로부와 유사한 트랜치 소자 분리(소위 STI: shallow trench isolation)구조를 이용하는 것이 빈번하게 관찰된다.
또한, 수광 센서부가 매립된 포토다이오드 구조를 이용하여 다크 전류를 감소시키는 것이 일반적이다.
그 후, 상술된 바와 같이 화소부에 STI 구조를 이용할 때, 수광 센서부로부터 확장되는 공핍층이 STI층의 측벽에 닿으므로, 이 STI층의 측표면의 SiO2/Si 계면에 다크 전류가 생성된다는 문제점이 발생한다. 이에 따라, STI의 측표면 상의 다크 전류의 발생을 억제하는 것이 요구된다.
또한, 화소부가 STI 구조를 이용하지 않을 때조차, 고체 촬상 소자의 감도를 증가시키기 위해, 화소부 내의 다크 전류의 발생을 가능한 감소시킬 것이 요구된다.
이에 따라, LOCOS(local oxidation of silicon) 방법에 의해 실현되는 STI 구조에서, 화소부 내의 다크 전류를 감소시키는 것이 고려된다.
예를 들어, 다크 전류를 감소시키기 위해 LOCOS 트랜치 분리층 하에 또는 그 근방에 P+영역이 형성되고, LOCOS 트랜치 분리층보다 깊은 곳에 광전 변환부의 N-층이 형성되는 방법이 제안된다(참조번호 1의 특허 참조).
또한, 주변 회로부가 LOCOS 트랜치 분리층으로 형성되는 방법이 또한 제안되며, 여기서 상기 LOCOS 트랜치 분리층는 화소부 및 수광 센서부의 트랜지스터 주위에 형성되지 않지만, 다결정 실리콘 산화막은 트랜치 분리 영역의 P+영역 상에 형성되어 스트레스를 감소시키고, 다크 전류를 감소시킨다(참조번호 2의 특허 참조).
<특허 참조번호 1>
일본 공개 특허 번호 10-308507의 관보
<특허 참조번호 2>
일본 공개 특허 번호 11-312731의 관보
이에 따라, 화소부가 STI층 구조를 이용할 때, STI층의 측표면 상의 다크 전류의 발생을 억제하기 위해서는 P+영역이 STI층 주위에 형성되는 것으로 충분하다.
첨부된 도면중 도 1은 종래 기술에 따른 STI층 구조 및 매립된 포토다이오드 구조를 이용하는 CMOS(complementary metal-oxide semiconductor)형 고체 촬상 소자를 도시하는 개략 단면도이다.
일반적으로 도 1의 참조번호 50으로 기재된 고체 촬상 소자는 P형 반도체 웰 영역(52)이 형성된 기판(51)을 포함한다. 수광 센서부의 전하 축적 영역으로 작동하는 N형 반도체 영역(53) 및 N- 부유확산 영역(56)은 이 P형 반도체 웰 영역(52) 상에 형성된다.
또한, P형(P+) 양전하 축적 영역(54)은 N형 반도체 영역(53) 상의 기판(51)의 표면에 인접하게 형성된다.
이 P형 반도체 웰 영역(52), N형 반도체 영역(53), 및 P형 양전하 축적 영역(54)는 소위 매립된 포토다이오드 구조를 구성한다.
또한, 트랜지스터와 수광 센서부의 포토다이오드를 전기적으로 분리시키는 분리층(예를 들어, 산화 실리콘층, 질화 실리콘층, 또는 산화 실리콘층과 질화 실리콘층으로 형성된 다층)으로 형성된 STI층(60)이 형성된다. 수광 센서부의 포토다이오드 및 트랜지스터의 소스/드레인 영역 등의 영역은 이 STI층(60) 내의 기판(51)에 인접하게 형성된다.
양전하 축적 영역(54)은 이 STI층(60)에 인접하게 형성되고, 그것은 N형 반도체 영역(53) 보다 넓게 형성된다.
게이트 분리막(57)은 기판(51)의 표면 상에 형성되고, 판독 게이트 전극(58) 및 리셋 게이트 전극(59)은 이 게이트 분리막(57) 상에 형성된다.
판독 게이트 전극(58), 게이트 분리막(57), 수광 센서부의 N형 반도체 영역(53), 및 부유확산 영역(56)은 판독 트랜지스터를 구성한다. 이 판독 트랜지스터의 채널부, 즉, 부유확산 영역(56)과 N형 반도체 영역(53) 사이의 공간에 판독 영역(53)이 형성된다.
게다가, 필요에 따라, 컬러 필터 또는 온-칩 렌즈 등의 부품이 설치되어, 고체 촬상 소자(50)가 구성된다.
그 후, 이 고체 촬상 소자(50) 내에서, P형(P+) 반도체 영역(61)이 STI층(60) 주위에(측벽 및 아래에) 형성된다. 이 P형 반도체 영역(61)은 STI층(60) 주위에 생성되는 다크 전류를 감소시킬 수 있다.
그러나, STI층(60) 주위의 다크 전류의 발생을 충분히 억제하기 위해서, P형 반도체 영역(60)이 두껍게 형성되거나, P형 반도체 영역(61)의 P형 불순물의 농축이 증가되야 한다.
P형 반도체 영역(61)이 두껍게 형성될 때, 수광 센서부의 N형 반도체 영역(53)의 면적이 감소하여 축적되는 신호 전하의 량(취급 전하량)이 또한 감소한다. 이에 따라, 원하는 다이나믹 영역을 유지하는 것이 어려워진다.
또한, P형 반도체 영역(61)의 P형 불순물의 농축이 증가할 때, P형 반도체 영역(61)의 P형 불순물이 확산되기 용이해지므로, P형 불순물은 수광 센서부 측으로 용이하게 확산된다. 결과적으로, 수광 센서부의 N형 반도체 영역(53)에 축적될 수 있는 신호 전하의 량(취급 전하량)은 불가피하게 감소된다.
또한, 이 고체 촬상 소자(50)는 도 1에 도시된 바와 같이 배선의 컨택트 홀이 STI층(60) 상방에 형성되는 구조를 갖는다.
즉, 접촉부 게이트 전극(62)은 게이트 분리막(57)을 통해 STI층(60) 상방에 형성되어, 이 게이트 전극(62)은 상부와 하부 금속 배선(64)을 접속하는 비아 배선(63)을 통해 제1 층과 제2 층의 금속 배선(64)에 접속된다.
이 고체 촬상 소자(50)가 배선(64)의 컨택트 홀이 상술된 것처럼 STI층(60) 상방에 형성되는 구조를 가지므로, 고체 촬상 소자(50)는 배선(64) 및 컨택트 홀의 패턴 규정 관점에서 제한된다. 또한, 제조 프로세스 내의 마진을 고려하여, STI층(60)의 특정 폭보다 넓은 폭을 유지하는 것이 필요하다.
이에 따라, STI층(60)의 폭이 결정될 수 없는 경우가 빈번하게 관찰되고, 이에 따라 디바이스를 미세화하는 것이 어려워진다.
그러나, STI층(60)의 폭이 증가하면, 이 경우에도, 수광 센서부의 N형 반도체 영역(53)의 면적이 감소하여, 축적될 수 있는 신호 전하의 량(취급 전하량)이 또한 감소한다.
최근, 고체 촬상 소자의 화소의 수가 증가하고, 고체 촬상 소자가 점점 소형화되거나, 고체 촬상 소자의 전력 소비가 점점 감소하면서, 화소 및 주변 트랜지스터는 미세화되고, 이에 따라 STI층을 트랜지스터의 디바이스 분리 구조로 이용하는 것이 일반화된다.
반면, 카메라만큼 충분히 높은 S/N(신호-대-노이즈 비율) 및 감도 특성을 유지하기 위해서 고체 촬상 소자는 다크 전류를 더 감소시키는 것이 요구된다.
따라서, 다크 전류를 억제할 수 있는 매립된 포토다이오드 구조는 더욱 수광 센서부의 구조로 이용된다.
그러나, 상술된 바와 같이, 매립된 포토다이오드 및 STI층이 조합될 때, STI층의 측벽 내에 다크 전류의 발행이 억제되야 한다는 문제점이 발생한다. P형 반도체 영역이 다크 전류의 발행을 억제하는 대책으로 STI층의 측벽 상에 형성될 때, 전하 축적 영역의 취급 전하량이 불가피하게 감소되는 부작용이 발생한다.
상술된 양상의 견지에서, 본 발명의 목적은 다크 전류 또는 백상의 발생을 억제할 수 있는 고체 촬상 소자를 제공하는 것이다.
본 발명의 다른 목적은 높은 화상 품질을 갖는 화상을 생성할 수 있는 고체 촬상 소자를 제공하는 것이다.
본 발명의 또다른 목적은 수광 센서부에 의해 처리될 수 있는 충분히 많은 전하량을 효과적으로 확보할 수 있는 고체 촬상 소자를 제공하는 것이다.
본 발명의 또다른 목적은 1개의 칩으로 형성된 고체 촬상 소자 또는 복수의 칩의 세트로서 형성된 모듈형 고체 촬상 소자일 수 있고, 넓은 다이나믹 영역을 갖는 고품질 화상 출력 신호를 생성할 수 있으며, 그것 상에 장착된 모듈을 구비하는 전자 장치의 성능이 향상될 수 있는 고체 촬상 소자를 제공 하는 것이다.
본 발명의 양상에 따라, 제1 도전형 전하 축적 영역과 제1 도전형 전하 축적 영역 상방에 형성된 제2 도전형 반도체 영역을 포함하는 센서부, 및 반도체 기판 상에 형성된 트랜치 내에 제공된 분리부를 포함하는 고체 촬상 소자가 제공되어 분리부는 상부 넓은 영역 및 하부 폭이 좁은 부분을 포함하고, 제2 도전형 반도체 영역은 분리부의 하부 폭이 좁은 부분 주위에 형성된다.
고체 촬상 소자에서, 상부 폭이 넓은 부분은 제1 확산 영역을 포함하고, 하부 폭이 좁은 부분은 제1 확산 영역 이외의 제2 확산 영역을 포함하며, 제1 및 제2 확산 영역은 그들의 개별적 단부에서 서로 중첩된다.
본 발명의 다른 양상에 따라, 복수의 화소를 포함하는 촬상 영역을 포함하는 모듈형 고체 촬상 소자가 제공되고, 고체 촬상 영역은 각각 제1 도전형 전하 축적 영역 및 제1 도전형 전기 충전 누전 영역 상방에 형성된 제2 도전형 반도체 영역을 포함하는 센서부, 및 촬상 영역으로 투사광을 입사시키는 광 시스템을 포함하며, 여기서 화소는 센서부에 인접한 분리부를 포함하고, 상부 폭이 넓은 부분과 하부 폭이 좁은 부분을 포함하는 분리부, 및 제2 도전형 반도체 영역은 하부 폭이 좁은 부분 주위에 형성된다.
모듈형 고체 촬상 소자에서, 상부 폭이 넓은 부분은 제1 확산 영역을 포함하고, 하부 폭이 좁은 부분은 제1 확산 영역 이외의 제2 확산 영역을 포함하며, 제1 및 제2 확산 영역은 그들의 개별적 단부에서 서로 중첩된다.
결과적으로, STI층이 하부 폭이 좁은 부분을 포함하고 종래의 싱글 STI층 구조와 비교하여 수광 센서부에 대해 후퇴하여 위치하므로, 수광 센서부의 제1 도전형 전하 축적 영역의 면적이 증가되어 수광 센서부에 의해 처리될 수 있는 전하의 량을 증가시킬 수 있다.
또한, STI층의 하부부의 측벽으로부터 생성된 다크 전류는 STI층의 하부 폭이 좁은 부분 주위에 형성된 제2 도전형 반도체 영역에 의해 감소될 수 있다. 특히, 수광 센서부의 제1 도전형 전하 축적 영역으로부터 가로 방향으로 확장되는 공핍층은 제2 도전형 반도체 영역에 의해 차단되어 공핍층은 STI층의 측벽에 닿는 것이 방지된다. 결과적으로, 다크 전류 및 백상의 발생을 억제할 수 있다.
상술된 바와 같이, 본 발명에 따라, 종래 기술의 단일 트랜치 분리층 구조와 비교하여 수광 센서부의 포토다이오드의 전하 축적 영역의 면적을 증가하기 위해서, 축적할 수 있는 신호 전하의 량(취급 전하량)을 증가할 수 있다. 결과적으로, 큰 다이나믹 영역을 갖는 고체 촬상 소자를 얻는 것이 가능하다.
또한, 본 발명에 따라, 취급 전하량의 특성을 압박하지 않고, STI층의 하부 폭이 좁은 부분 주위에 형성된 제2 도전형 반도체 영역에 의해 다크 전류 및 백상의 발생이 억제될 수 있으므로, 높은 S/N(신호-대-노이즈 비율)을 갖고 높은 화상 품질을 갖는 화상 출력을 생성할 수 있는 고체 촬상 소자를 실현할 수 있다.
그러므로, 본 발명에 따라, 다크 전류 및 백상의 발생이 억제될 수 있는 고체 촬상 소자를 실현하는 것이 가능해지고, 높은 화상 품질을 갖는 화상 출력이 얻어질 수 있으며, 수광 센서부에의해 처리되는 충분히 큰 전하량이 유지될 수 있다.
이에 따라, 본 발명에 따라서, 고체 촬상 소자는 모듈형 고체 촬상 소자이며, 넓은 다이나믹 영역을 가진 고품질 출력 화상 신호를 획득할 수 있고, 그것 상에 장착된 모듈을 구비한 전기 장치의 성능이 향상될 수 있다.
본 발명은 도면을 참조하며 설명된다.
도 2는 본 발명의 일 실시예에 따른 고체 촬상 소자의 구조를 도시하는 개략 단면도이다. 도 2는 1개의 화소 셀의 단면을 도시한다. 이 실시예에서, 본 발명은 CMOS 센서(CMOS형 고체 촬상 장치)에 적용된다.
도 2에 도시된 바와 같이, P형 반도체 웰 영역(12)은 기판(11) 상에 형성되고, 수광 센서부의 전하 축적 영역으로 되는 N형 반도체 영역(13) 및 N+ 부유확산 영역(16)은 이 P형 반도체 웰 영역(12) 상에 형셩된다.
또한, P형(P+) 양전하 축적 영역(14)이 N형 반도체 영역(13) 상의 기판(11)의 표면에 인접하게 형성된다.
P형 반도체 웰 영역(12), N형 반도체 영역(13), 및 P형 양전하 축적 영역(14)은 소위 매립된 포토다이오드 구조를 구성한다.
또한, 트랜지스터 및 수광 센서부의 포토다이오드를 전기적으로 분리시키는 분리층(예를 들어, 산화 실리콘층, 질화 실리콘층, 또는 산화 실리콘층과 질화 실리콘층으로 형성된 다층)으로 만들어진 STI층이 형성된다. 수광 센서부의 포토다이오드 및 트랜지스터의 소스/드레인 등의 영역은 이 STI층(20) 내의 기판(11)의 표면에 인접하게 형성된다.
STI층(20)은 분리층을 가진 기판(11) 상에 형성된 트랜치를 파일링(filing)함으로써 형성된다.
게이트 분리층(17)은 기판(11)의 표면 상에 형성되고, 판독 게이트 전극(18) 및 리셋 게이트 전극(19)은 이 게이트 분리막(17) 상에 형성된다.
판독 게이트 전극(18), 게이트 분리막(17), 수광 센서부의 N형 반도체 영역(13), 및 부유확산 영역(16)은 판독 트랜지스터를 구성한다. 이 판독 트랜지스터의 채널부, 즉, 부유확산 영역(16)과 N형 반도체 영역(13) 사이의 공간이 판독 영역으로 형성된다.
배선 컨택트 홀이 STI층(20) 상방에 형성되는 구조가 이용된다.
특히, 접촉부 게이트 전극(24)는 게이트 분리막(17)을 통해 STI층(20) 상방에 형성되고, 이 게이트 전극(24)은 상부와 하부 금속 배선(26)을 접속하는 비아 배선(25)을 통해 제1 및 제2 층의 금속 배선(26)에 접속된다.
또한, 필요에 따라, 컬러 필터 및 온-칩 렌즈 등의 부품이 위에 제공되어, 고체 촬상 소자(10)를 구성한다.
이 실시예에서, 특히, 분리층으로 형성되는 STI층(20)은 상부(표면에 인접함) 폭이 넓은 부분(21) 및 하부 폭이 좁은 부분(22)을 포함한다. STI(20)는 이러한 폭이 넓은 부분(21) 및 폭이 좁은 부분(22)을 포함하여, 단면이 T 모양인 STI층(20)으로서 형성된다.
또한, P형(P+) 반도체 영역(23)은 STI층(20) 주위에(측벽 및 아래) 형성된다.
그 후, 수광 센서부의 양전하 축적 영역(14)이 STI층(20)의 상부 폭이 넓은 부분(21)에 인접하게 형성되고, 전하 축적 영역인 N형 반도체 영역(13)이 STI층(20)의 상부 폭이 넓은 부분(21) 보다 깊은 위치에 형성된다.
상술된 바와 같이 STI층(20)이 구성됐으므로, 표면의 폭이 넓은 부분(21)은 컨택트 게이트 전극(24), 금속 배선(26), 및 접촉 홀의 패턴 규정을 만족시킬 수 있고, 제조 프로세스의 잘못된 구조에 대한 마진을 확보할 수 있다.
특히, 접촉부 게이트 전극(24)이 다결정 실리콘 전극층, 텅스텐계 전극층, 또는 몰리브덴계 전극층으로 형성되고, 이 게이트 전극(24) 및 금속 배선(26)은 STI층(20) 상에서 서로 접속되므로, 상층의 금속 배선을 포함하는 레이아웃의 제한으로부터, STI층(20)의 상부 폭이 넓은 부분(21)의 폭이 결정된다. 예를 들어, 0.18㎛ 세대의 MOS(금속-산화 반도체) 트랜지스터가 이용될 때, STI층(20)의 상부 폭이 넓은 부분(21)의 폭는 약 0.4㎛일 필요가 있다.
또한, STI층(20) 주위에 형성된 P형 반도체 영역(23)이 포토다이오드의 N형 반도체 영역(23)으로부터 확장된 공핍층이 STI층(20)의 측벽에 닿는 것을 방지하여, STI층(20)의 측벽의 계면(레이어/실리콘 계면을 분리시킴) 상에 형성된 다크 전류의 발생을 억제한다.
따라서, P형 반도체 영역(23)은 N형 반도체 영역(13)으로부터 확장된 공핍층이 이 P형 반도체 영역(23) 내에 남아있도록 불순물 농축 및 폭을 설정한다.
그 후, 도 1에 도시된 종래 기술과 비교하면, 이 실시예의 경우에서는, STI층(20)의 하부 폭이 좁은 부분(21)의 폭을 좁게하고, P형 반도체 영역(23)의 폭을 좁게 함으로서 N형 반도체 영역(13)을 넓히는 것이 가능하게 된다. 상술된 바와 같이, N형 반도체 영역(13)이 넓어질 때, 수광 센서부 내에 축적 전하 량이 증가될 수 있다.
비록 STI층(20)의 상부 폭이 넓은 부분(21)의 깊이가 프로세스 관점에서의 제한은 없지만, 다크 전류 및 취급 전하량을 고려하여, STI층(20)의 상부 폭이 넓은 부분(21)은 수광 센서부의 매립된 포토다이오드의 N형 반도체 영역(13) 보다 얕은 위치에 형성된다.
또한, STI층(20)의 상부 폭이 넓은 부분(21)과 하부 폭이 좁은 부분(22) 사이의 위치 관계가 결정되지 않아서, 하부 폭이 좁은 부분(22)이 상부 폭이 넓은 부분(21)의 중심 위치에 위치될 필요는 없지만, STI층(20)의 N형 반도체 영역(13)과 STI층(20)의 하부 폭이 좁은 부분(22) 사이의 거리가 STI층(20)을 둘러싸는 P형 반도체 영역(24)의 다크 전류 및 수광 센서부에 의해 처리될 전하의 량의 관점에서 증가되야 한다. 도 2에 도시된 바와 같이, 하부 폭이 좁은 부분(22)은 수광 센서부의 반대측으로 약간 대체된다.
이에 따라, 예를 들어, 하부 폭이 좁은 부분(21)이 상부 폭이 넓은 부분(21)의 수광 센서부의 반대측의 단 에지 밑에 형성되어, STI층(20)은 단면이 L 모양일 수 있다.
그러나, 매립된 포토다이오드의 N형 반도체 영역(13)을 분리층(산화막 등)으로 매립하는 매립 프로세스의 관점에서, STI층(20)이 형성될 때, 하부 폭이 좁은 부분(22)이 STI층(20)의 상부 폭이 넓은 부분(21)으로부터 가로 방향으로 확장되야 함이 바람직하다.
판독 전압을 감소시키기 위해, 매립된 포토다이오드의 N형 반도체 영역(13)은 양전하 축적 영역(14)에 관련된 판독 게이트 전극(18) 측을 향해서 대체될 수 있다.
또한, N형 반도체 영역(13)의 면적이 처리될 전하의 량을 증가시키는 관점에서 가능한 많이 증가될 수 있으므로, N형 반도체 영역(13)의 STI층(20)의 측이 형성되어 STI층(20)의 하부 폭이 좁은 부분(22)을 둘러싸는 P형 반도체 영역(23)에 접합한다.
따라서, 수광 센서부의 매립된 포트다이오드에서, N형 반도체 영역(13) 및 양전하 축적 영역(14)의 위치는 도 2에 도시된 것과 같을 필요는 없다.
이 실시예의 고체 촬상 소자(10)의 구조에 따라, 분리층(산화막 등)을 기판 상에 형성된 트랜치로 채움으로써 형성된 STI층(20)은 상부 폭이 넓은 부분(21) 및 하부 폭이 좁은 부분(22)을 포함한다. 그 후, P형 반도체 영역(23)은 하부 폭이 좁은 부분(22)의 주위에 형성된다.
특히, 고체 촬상 소자(10)가 STI층(20)의 하부 폭이 좁은 부분(22)의 폭이 종래 기술의 단일 트랜치 분리층 구조와 비교하여 좁게 만들어지므로, STI층(20)의 하부 폭이 좁은 부분(22)을 둘러싸는 P형 반도체 영역(23)은 수광 센서부의 매립된 포토다이오드(13, 14) 보다 깊은 위치에 위치한다.
이러한 이유로 인해, 종래의 싱글 STI층 구조와 비교하여 매립된 포토다이오드의 N형 반도체 영역(13)의 면적이 증가될 수 있으므로, 처리될 전하의 량은 증가될 수 있다.
따라서, 큰 다이나믹 영역을 가진 고체 촬상 소자(10)를 구성하는 것이 가능하다.
또한, STI층(20)이 하부 폭이 좁은 부분(22)의 폭이 좁게 만들어지는 구조를 가지므로, STI층(20)의 하부 폭이 좁은 부분(22)은 충분한 두께 및 충분히 높은 불순물 농축을 갖는 P형 반도체 영역(23)으로 피복될 수 있어서, STI층(20)의 하부 폭이 좁은 부분(22)의 측벽으로부터 형성된 다크 전류가 감소될 수 있다.
특히, 수광 센서부의 N형 반도체 영역(13)으로부터 가로 방향으로 확장된 공핍층이 이 P형 반도체 영역(23)에 의해 차단되므로, 공핍층이 STI층(20)의 측벽에 닿는 것이 방지될 수 있어서, 다크 전류 및 백상의 발생이 억제될 수 있다.
이에 따라, 높은 S/N을 갖는 고품질 화상 출력을 생성할 수 있는 고체 촬상 소자(10)를 실현하는 것이 가능하다.
이 실시예에 따른 고체 촬상 소자(10)는 예를 들어, 후술된 바와 같이 제조될 수 있다.
STI층부 이외의 다른 부들은 종래 공지된 방법으로 형성될 수 있어서, STI층부에 인접한 부들이 후술된다.
우선, 도 3a에 도시된 바와 같이, SiO2막(31) 및 실리콘 질화막(32)은 실리콘 웨이퍼로 만들어진 기판의 표면(도 2에 도시된 P형 반도체 웰 영역(12)의 표면) 상에 배치된다. 실리콘 질화막(32)은 기판(30)의 실리콘 웨이퍼용 에칭 마스크로서 형성되고, 표면이 CMP(chemical mechanical polish) 방법으로 연마되는 프로세스로 액티브 영역을 보호하도록 또한 형성된다. SiO2 막(31)이 형성되어 실리콘 질화막(32)를 박리시키는 프로세스로 기초층이 보호된다. 예를 들어, SiO2 막(31)의 막 두께는 10nm로 선택된다. 실리콘 질화막(32)의 막 두께는 예를 들어, 100 내지 200nm의 범위 내에서 선택된다.
다음으로, 표면을 피복하여 레지스트가 형성되고, STI층부 이외의 다른부를 피복하는 레지스트 마스크(33)는 노광과 현상에 의해 형성된다. 그후 도 3b에 도시된 바와 같이, 실리콘 질화막(32) 및 SiO2 막(31)은 순차적으로 이 레지스트 마스크(33)를 이용하여 에칭된다.
다음으로, 레지스트 마스크(33)가 박리되고, 도 3c에 도시된 바와 같이, STI층(20)의 폭이 넓은 부분(21)이 형성된 영역의 기판(실리콘 기판; 30)이 실리콘 질화막(32)을 마스크로 이용하여 에칭된다. 이 시점에서, 에칭의 깊이는 충분하게 매립된 포토다이오드의 양전하 축적 영역의 두께만큼 예를 들어, 약 100nm의 깊이로 선택된다.
다음으로, 표면을 피복하여 레지스트가 형성되고, 도 3d에 도시된 바와 같이, STI층(20)의 하부 폭이 좁은 부분(22)용 레지스트 마스크(34)가 노광 및 현상에 의해 형성된다.
이어서, 도 3e에 도시된 바와 같이, STI층(0)의 하부 폭이 좁은 부분(22)이 형성된 영역의 기판(실리콘 기판; 30)이 레지스트 마스크(34)를 이용하여 에칭된다.
이 시점에서, 에칭의 깊이는 20 내지 30nm의 범위 내에서 선택된다. 이에 의해, 단면이 T 모양인 분리부(트랜치)가 형성되고, 레지스트 마스크(34)가 제거된다.
다음으로, 도 3f에 도시된 바와 같이, 약 10nm의 막 두께를 가진 실리콘 산화막(35)이 열산화에 의해 홈(트랜치)의 측벽 및 저면 상에 형성된다.
다음으로, 도 3g에 도시된 바와 같이, 두꺼운 실리콘 산화막(36)이 고밀도 플라즈마 강화 CVD(chemical vapor deposition) 방법으로 표면 상에 퇴적된다.
다음으로, 도 3h에 도시된 바와 같이, 표면이 CMP 방법으로 평면화되고, 실리콘 산화막(36)이 실리콘 질화막(32)으로부터 제거되어, 실리콘 산화막(36)이 홈(트랜치) 내에 남겨진다.
다음으로, 도 3i에 도시된 바와 같이, 실리콘 질화막(32)이 열 인산 등의 적절한 물질을 이용하는 웨트(wet) 에칭 프로세스에 의해 제거된다.
다음으로, 도 3j에 도시된 바와 같이, SiO2 막(31)이 제거되어 액티브 영역의 실리콘이 노광된다.
다음으로, 도 3k에 도시된 바와 같이, 게이트 분리막(17) 및 희생(sacrifice) 산화막이 되는 실리콘 산화막(37)이 형성된다. 예를 들어, 게이트 분리막(17) 및 실리콘 산화막(37)이 노광된 실리콘(30)의 열산화 프로세스에 의해 형성된다. T 모양 단면을 갖는 STI층(20)이 두꺼운 실리콘 산화막(36)에 의해 형성된다.
다음으로, P형 불순물의 이온을 주입하여 도 3l에 도시된 바와 같이 STI층(20)의 하부 폭이 좁은 부분(22)을 피복하도록 P형 반도체 영역(23)이 형성된다.
게이트 전극 형성 프로세스 등이 도시되지는 않지만 실행된 후, 매립된 포토다이오드의 N형 반도체 영역(전하 축적 영역; 13) 및 P형 양전하 축적 영역(14)이 도 3m에 도시된 바와 같이 이온 주입 프로세스에 의해 이 순차적으로 형성된다.
수광 센서부의 전하 축적 영역이 N형 반도체 영역이고, P형 양전하 축적 영역이 이 N형 반도체 영역의 표면 상에 형성되어, 본 발명의 실시예에서 상술된 소위 매립된 포토다이오드 구조를 형성하지만, 본 발명은 그것에 한정되지 않고, 역도전형 고체 촬상 소자에 적용될 수 있다.
역도전형 고체 촬상 소자의 경우에, N형 반도체 영역(음전하 축적 영역)이 P형 전하 축적 영역의 표면 상에 형성되어, 매립된 포토다이오드 구조가 구성된다. 또한 N형 반도체 영역이 STI층 주위에 형성되어 다크 전류가 감소된다.
본 발명이 상기 실시예의 CMOS형 고체 촬상 소자에 적용되지만, 본 발명은 그것에 한정되지 않으며 다른 구조의 고체 촬상 소자, 예를 들어, CCD(charge-coupled device) 고체 촬상 소자에 적용될 수 있다.
본 발명이 CCD 고체 촬상 소자에 적용될 때, 얕고 폭이 넓은 부분 및 깊고 폭이 좁은 부분을 포함하는 구조를 가진 STI층은 소위 채널 스토퍼 영역이 되는 부분에 형성될 수 있고, 다크 전류 방지용 제2 도전형 반도체 영역은 STI층의 최소한 깊고 폭이 좁은 부분 주위에 형성될 수 있다.
게다가, 본 발명에 따른 고체 촬상 소자(디바이스)는 1개의 칩으로 성형된 고체 촬상 소자 또는 복수의 칩의 세트로 형성된 모듈형 고체 촬상 소자일 수 있다. 도 4는 모듈형 고체 촬상 소자의 예를 도시하는 개요도이다. 도 4에 도시된 바와 같이, 본 발명에 따른 고체 촬상 소자(디바이스)는 복수의 칩의 세트로 형성된 모듈형 고체 촬상 소자이고, 이러한 모듈형 고체 촬상 소자(130)는 사진을 찍는 센서 칩(100), 디지털 신호 프로세싱 칩(110), 및 광 시스템(120)을 포함한다. 본 발명에 따른 고체 촬상 소자가 모듈형 고체 촬상 소자일 때, 이 고체 촬상 소자는 넓은 다이나믹 영역을 갖는 고품질 출력 신호를 생성할 수 있고, 그것에 장착된 모듈을 구비한 전기 디바이스의 성능을 향상시킬 수 있다.
본 발명에 따라, 제1 도전형 전하 축적 영역과 제1 도전형 전하 축적 영역 상방에 형성된 제2 도전형 반도체 영역을 포함하는 센서부, 및 반도체 기판 상에 형성된 트랜치 내에 제공된 분리부를 포함하는 고체 촬상 소자가 제공되고, 여기서 STI 영역은 상부 넓은 영역 및 하부 폭이 좁은 부분을 포함하고, 제2 도전형 반도체 영역은 하부 폭이 좁은 부분 주위에 형성된다.
본 발명에 따라, 고체 촬상 소자에서, 상부 폭이 넓은 부분은 제1 확산 영역을 포함하고, 하부 폭이 좁은 부분은 제1 확산 영역 이외의 제2 확산 영역을 포함하며, 제1 및 제2 확산 영역은 그들 각각의 단부에서 서로 중첩된다.
게다가, 본 발명에 따라, 복수의 화소를 포함하는 촬상 영역을 포함하는 모듈형 고체 촬상 소자가 제공되고, 촬상 영역 각각은 제1 도전형 전하 축적 영역과 제1 도전형 전하 축적 영역 상방에 형성된 제2 도전형 반도체 영역을 포함하는 센서부, 및 투사광을 촬상 영역으로 입사시키는 광 시스템을 포함하며, 여기서 화소는 센서부에 인접한 분리부를 포함하고, 분리부는 상부 폭이 넓은 부분 및 하부 폭이 좁은 부분을 포함하며, 제2 도전형 반도체 영역은 하부 폭이 좁은 부분 주위에 형성된다.
본 발명에 따라, 모듈형 고체 촬상 소자에서, 상부 폭이 넓은 부분은 제1 확산 영역을 포함하고, 하부 폭이 좁은 부분은 제1 확산 영역 이외의 제2 확산 영역을 포함하며, 제1 및 제2 확산 영역은 그들의 개별적 단부에서 서로 중첩된다.
결과적으로, STI층은 하부 폭이 좁은 부분을 포함하고, 그것은 종래의 싱글 STI층 구조와 비교하여 수광 센서부 뒤에 위치하며, 광-수신 센서브의 제1 도전형 전하 축적 영역의 면적이 증가하여, 수광 센서부에 의해 처리될 수 있는 전하의 량이 증가한다.
또한, STI층의 하부부의 측벽으로부터 생성된 다크 전류는 STI층의 하부 폭이 좁은 부분 주위에 형성된 제2 도전형 반도체 영역에 의해 감소될 수 있다. 특히, 수광 센서부의 제1 도전형 전하 축적 영역으로부터 가로 방향으로 확장된 공핍층이 제2 도전형 반도체 영역에 의해 차단되어, 공핍층은 STI층의 측벽에 닿는 것으로부터 방지된다. 결과적으로, 다크 전류 및 백상의 발생이 억제될 가능성이 있다.
상술된 바와 같이, 본 발명에 따라, 수광 센서부의 포토다이오드의 전하 축적 영역의 면적이 종래의 싱글 STI층 구조와 비교하여 증가될 수 있으므로, 축적될 수 있는 신호 전기 충전(처리될 전기 충전)의 양이 증가될 수 있다. 결론적으로, 큰 다이나믹 영역을 가진 고체 촬상 소자를 얻는 것이 가능하다.
또한, 본 발명에 따라, 다크 전류 및 백상의 발생은 처리될 전하의 량의 특성을 억누르지 않고 STI층의 하부 폭이 좁은 부분 주위에 형성된 제2 도전형 반도체 영역에 의해 억제될 수 있으므로, 높은 S/N(신호-대-노이즈 비율)를 갖고 높은 화상 품질을 갖는 화상 출력을 생성할 수 있는 고체 촬상 소자를 실현하는 것이 가능하다.
그러므로, 본 발명에 따라, 다크 전류 및 백상의 발생이 억제될 수 있는 고체 촬상 소자를 실현하는 것이 가능해지고, 높은 화상 품질을 갖는 화상을 얻을 수 있으며, 수광 센서부에 의해 처리되는 충분히 큰 전하량이 유지될 수 있다.
또한, 본 발명에 따라, 고체 촬상 소자가 모듈형 고체 촬상 소자일 때, 넓은 다이나믹 영역을 갖는 고품질 출력 신호를 얻는 것이 가능하고, 그것에 장착된 모듈을 구비한 전기 장치의 성능이 향상될 수 있다.
첨부된 도면을 참조하여 본 발명의 선호되는 실시예를 설명할 때, 본 발명은 그러한 정확한 실시예에 한정되지 않으며, 다양한 변화 및 수정이 첨부된 청구항에 정의된 본 발명의 취지 또는 영역에 벗어나지 않고 당업자에 의해 목적달성될 수 있음을 이해해야 한다.
본 발명은 다크 전류 및 백상의 발생을 억제하여 고품질 화상을 생성하고, 수광 센서부에 의해 처리될 수 있는 충분히 큰 전하량을 유지할 수 있는 고체 촬상 소자를 제공한다.
도 1은 종래 기술에 따르는 STI(shallow trench isolation)층 구조 및 매립된 포토다이오드 구조를 이용하는 CMOS(complementary metal-oxide semiconductor)형 고체 촬상 소자를 도시하는 개략 단면도이다.
도 2는 본 발명의 일 실시예에 따른 고체 촬상 소자의 구조를 도시는 개략 단면도이다.
도 3a 내지 3m은 각각 도 2에 도시된 고체 촬상 소자의 제조 프로세스를 도시하는 처리도이다.
도 4는 본 발명의 다른 실시예에 따른 모듈형 고체 촬상 소자의 구조를 도시하는 개요도이다.

Claims (4)

  1. 제1 도전형 전하 축적 영역, 및 상기 제1 도전형 전하 축적 영역 상방에 형성된 제2 도전형 반도체 영역을 포함하는 센서부; 및
    반도체 기판 상에 형성된 트랜치 내에 제공된 분리부를 포함하고,
    상기 분리부는 상부 폭이 넓은 부분 및 하부 폭이 좁은 부분을 포함하고,
    상기 제2 도전형 반도체 영역은 상기 분리부의 상기 하부 폭이 좁은 부분 주위에 형성된 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 상부 폭이 넓은 부분은 제1 확산 영역을 포함하고,
    상기 하부 폭이 좁은 부분은 상기 제1 확산 영역 이외의 제2 확산 영역을 포함하고,
    상기 제1 및 제2 확산 영역은 그들의 개별적 단부에서 서로 중첩하는 고체 촬상 소자.
  3. 복수의 화소를 포함하는 촬상 영역-상기 촬상 영역 각각은 제1 도전형 전하 축적 영역 및 상기 제1 도전형 전하 축적 영역 상방에 형성된 제2 도전형 반도체 영역을 포함 함-; 및
    입사광을 상기 촬상 영역으로 유도시키는 광 시스템을 포함하고.
    상기 화소는 상기 센서부에 인접한 분리부를 포함하고,
    상부 폭이 넓은 부분 및 하부 폭이 좁은 부분과 상기 제2 도전형 반도체 영역을 포함하는 상기 분리부는 상기 분리부의 상기 하부 폭이 좁은 부분 주위에 형성되는 모듈형 고체 촬상 소자.
  4. 제3항에 있어서,
    상기 상부 폭이 넓은 부분은 제1 확산 영역을 포함하고,
    상기 하부 폭이 좁은 부분은 상기 제1 확산 영역 이외의 제2 확산 영역을 포함하고,
    상기 제1 및 제2 확산 영역은 그들의 개별적 단부에서 서로 중첩하는 모듈형 고체 촬상 소자.
KR1020040111075A 2003-12-25 2004-12-23 고체 촬상 소자 Expired - Fee Related KR101103179B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00430505 2003-12-25
JP2003430505A JP4075797B2 (ja) 2003-12-25 2003-12-25 固体撮像素子

Publications (2)

Publication Number Publication Date
KR20050065385A true KR20050065385A (ko) 2005-06-29
KR101103179B1 KR101103179B1 (ko) 2012-01-04

Family

ID=34697614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111075A Expired - Fee Related KR101103179B1 (ko) 2003-12-25 2004-12-23 고체 촬상 소자

Country Status (5)

Country Link
US (1) US7256469B2 (ko)
JP (1) JP4075797B2 (ko)
KR (1) KR101103179B1 (ko)
CN (1) CN1638134B (ko)
TW (1) TWI255549B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808022B1 (en) * 2005-03-28 2010-10-05 Cypress Semiconductor Corporation Cross talk reduction
JP2006344644A (ja) * 2005-06-07 2006-12-21 Matsushita Electric Ind Co Ltd 固体撮像装置およびカメラならびに固体撮像装置の製造方法
KR100748342B1 (ko) * 2005-09-14 2007-08-09 매그나칩 반도체 유한회사 씨모스 이미지 센서의 제조방법
JP2007227474A (ja) * 2006-02-21 2007-09-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2008034772A (ja) 2006-08-01 2008-02-14 Matsushita Electric Ind Co Ltd 固体撮像装置及び固体撮像装置の製造方法およびカメラ
KR100780545B1 (ko) * 2006-10-17 2007-11-30 동부일렉트로닉스 주식회사 씨모스 이미지센서 및 그 제조방법
JP2009076637A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
KR100856949B1 (ko) * 2007-12-27 2008-09-04 주식회사 동부하이텍 이미지센서의 제조방법
EP2109143B1 (en) * 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP5374941B2 (ja) 2008-07-02 2013-12-25 ソニー株式会社 固体撮像装置及び電子機器
JP5453968B2 (ja) * 2009-07-09 2014-03-26 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
WO2011030413A1 (ja) * 2009-09-09 2011-03-17 株式会社 東芝 固体撮像装置およびその製造方法
WO2011043339A1 (ja) * 2009-10-05 2011-04-14 国立大学法人静岡大学 半導体素子及び固体撮像装置
KR20110055980A (ko) 2009-11-20 2011-05-26 주식회사 하이닉스반도체 리버스 이미지 센서 모듈 및 이의 제조 방법
JP5810551B2 (ja) 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US8816462B2 (en) * 2012-10-25 2014-08-26 Omnivision Technologies, Inc. Negatively charged layer to reduce image memory effect
CN104051487B (zh) * 2013-03-15 2017-04-12 台湾积体电路制造股份有限公司 成像传感器结构和方法
CN103872064B (zh) * 2014-03-06 2016-08-24 中国航天科技集团公司第九研究院第七七一研究所 一种抗辐照的4t有源像素及制备方法
CN104201185B (zh) * 2014-09-24 2017-07-18 格科微电子（上海）有限公司 图像传感器及其形成方法
JPWO2018083990A1 (ja) * 2016-11-02 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、並びに電子機器
CN108257997A (zh) * 2017-12-07 2018-07-06 德淮半导体有限公司 像素单元及其制造方法以及成像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329233B1 (en) * 2000-06-23 2001-12-11 United Microelectronics Corp. Method of manufacturing photodiode CMOS image sensor
US6607951B2 (en) * 2001-06-26 2003-08-19 United Microelectronics Corp. Method for fabricating a CMOS image sensor
KR100562668B1 (ko) * 2001-12-28 2006-03-20 매그나칩 반도체 유한회사 암신호 감소를 위한 이미지센서 제조 방법
JP4282049B2 (ja) 2002-02-28 2009-06-17 キヤノン株式会社 半導体装置、光電変換装置及びカメラ
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム

Also Published As

Publication number Publication date
JP2005191262A (ja) 2005-07-14
US7256469B2 (en) 2007-08-14
US20050139943A1 (en) 2005-06-30
TW200527659A (en) 2005-08-16
TWI255549B (en) 2006-05-21
CN1638134A (zh) 2005-07-13
JP4075797B2 (ja) 2008-04-16
CN1638134B (zh) 2010-06-16
KR101103179B1 (ko) 2012-01-04

Similar Documents

Publication Publication Date Title
KR101103179B1 (ko) 고체 촬상 소자
CN102800684B (zh) 固态图像拾取器件及其制造方法、图像拾取系统
US7855407B2 (en) CMOS image sensor and method for manufacturing the same
US7579638B2 (en) Solid-state image pickup device and manufacturing method thereof
KR101193366B1 (ko) 고체 촬상 소자 및 그 제조 방법
EP2109143A2 (en) Solid-state imaging device, production method thereof, and electronic device
US9595555B2 (en) Pixel isolation regions formed with conductive layers
KR20080062053A (ko) 씨모스 이미지 센서 및 그 제조방법
CN101714524A (zh) 图像传感器的制造方法
US7902578B2 (en) Solid-state imaging device, electronic module and electronic apparatus
US7145190B2 (en) Pinned photodiode integrated with trench isolation and fabrication method
JP2005327858A (ja) 固体撮像装置
US6472699B1 (en) Photoelectric transducer and manufacturing method of the same
US20230163152A1 (en) Backside illuminated image sensor and method of manufacturing the same
KR101016552B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
JP5240146B2 (ja) 固体撮像素子
KR100699844B1 (ko) 이미지 센서의 제조 방법
CN102569316B (zh) 固态图像传感器、制造该固态图像传感器的方法和照相机
CN119133199A (zh) 一种图像传感器及其制造方法
KR20240071975A (ko) 이미지 센서 및 그 제조방법
CN112864181A (zh) 一种图像传感器及其制造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041223

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20091222

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20041223

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110330

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111123

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111229

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111229

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141219

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161209