[go: up one dir, main page]

KR19990002946A - 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법 - Google Patents

금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법 Download PDF

Info

Publication number
KR19990002946A
KR19990002946A KR1019970026708A KR19970026708A KR19990002946A KR 19990002946 A KR19990002946 A KR 19990002946A KR 1019970026708 A KR1019970026708 A KR 1019970026708A KR 19970026708 A KR19970026708 A KR 19970026708A KR 19990002946 A KR19990002946 A KR 19990002946A
Authority
KR
South Korea
Prior art keywords
metal
semiconductor chip
circuit board
photoresist
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019970026708A
Other languages
English (en)
Other versions
KR100244580B1 (ko
Inventor
윤진현
박기범
홍인표
김용
정명기
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970026708A priority Critical patent/KR100244580B1/ko
Priority to JP10028543A priority patent/JPH1116933A/ja
Priority to US09/087,929 priority patent/US6041495A/en
Publication of KR19990002946A publication Critical patent/KR19990002946A/ko
Application granted granted Critical
Publication of KR100244580B1 publication Critical patent/KR100244580B1/ko
Priority to US09/506,593 priority patent/US6245490B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법에 관한 것으로, 종래에 외부 접속 단자로서 솔더 볼을 이용한 반도체 칩 패키지의 경우에 솔더 볼의 정렬과, 솔더 볼의 부착을 위한 플럭스의 사용에 따른 문제점을 극복하기 위하여, 반도체 칩이 부착되는 인쇄 회로 기판 일면에 반대되는 면에 금속판을 부착하고, 부착된 금속판을 패턴닝하여 반도체 칩과 전기적으로 연결된 패터닝된 금속 범프를 형성하거나, 반도체 칩에 부착되는 플렉서블 회로 기판의 반대되는 면에 포토레지스트를 마스크로 이용한 전기 도금 방법을 이용하여 도금 범프와 같은 금속 범프가 형성된 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법이 개시되어 있다.

Description

금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법.(Method for manufacturing circuit board having metal bump and semiconductor chip package)
본 발명은 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 외부 접속 단자로서 솔더 볼을 이용한 솔더 범프 사용에 따른 문제점을 극복하기 위하여 패터닝에 의해 형성된 금속 범프를 갖거나, 포토레지스트를 이용한 도금 방법에 의해 형성된 도금 범프와 같은 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법에 관한 것이다.
반도체 집적회로 소자의 집적도가 증가함에 따라 입출력 핀 수가 증가되면서 반도체 소자의 소형화가 요구되고 있다. 이러한 요구에 부응하여 개발된 반도체 칩 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. 이 BGA 패키지는 리드 프레임을 이용한 통상적인 플라스틱 패키지에 비하여, 주 기판(Main Board)에 실장될 때의 실장 면적이 대폭 축소될 수 있으며, 전기적 특성이 우수하다는 장점을 갖고 있다.
BGA 패키지가 통상적인 패키지와 다른 점은, 반도체 칩과 주 기판간의 전기적 접속이 리드 프레임 대신에 인쇄 회로 기판(Printed Circuit Board; PCB)과 같은 회로 기판에 의하여 구현된다는 점이다. BGA 패키지는 반도체 칩이 인쇄 회로 기판 상에 부착되고 전기적으로 연결되는 구조로서, 인쇄 회로 기판의 동일면에 반도체 칩과 더불어 형성된 회로 배선은 반도체 칩과 전기적으로 연결되면서 동시에 인쇄 회로 기판의 반대면에 형성된 외부 접속 단자들과 비아 홀(Via Hole)들을 통하여 연결된다. 이와 같은 반도체 칩이 부착되는 인쇄 회로 기판의 반대면에 외부 접속 단자들이 자유롭게 형성될 수 있어서, 종래의 플라스틱 패키지에 비하여 주기판에 대한 실장 면적이 훨씬 줄어드는 것이다. 그리고, 통상적인 BGA 패키지의 외부 접속 단자로서는 솔더 볼이 융착된 솔더 범프가 사용된다.
도 1은 종래 기술의 실시예에 따른 BGA 패키지의 단면도이다.
도 1을 참조하면, BGA 패키지(200)는 반도체 칩(130)이 인쇄 회로 기판(110)을 매개로 하여 외부 접속 단자인 솔더 범프(128)와 전기적으로 연결되는 구조이다.
인쇄 회로 기판(110)에는 구리 패턴층이 형성되어 있는데 이것은 반도체 칩(130)과 솔더 범프(128)를 전기적으로 연결하기 위한 것이다. 인쇄 회로 기판(120)의 상부면과 하부면에 있는 구리 패턴층을 서로 연결시키기 위해서 비아 홀(124)이 형성되어 있고, 비아 홀(124) 내부에는 구리가 도포된다. 인쇄 회로 기판(110) 상부면의 구리 패턴층은 반도체 칩(130)이 실장되는 칩 실장 영역(132)이 있고, 칩 실장 영역(132)에 근접하게 회로 패턴(123)이 형성되어 있으며, 회로 패턴(123)의 한쪽 끝은 반도체 칩(130)과 본딩 와이어(134)에 의해 전기적으로 연결되는 와이어 본딩 영역(125)이다. 인쇄 회로 기판(110)의 하부면에는 솔더 볼(128)이 부착되는 금속 패드인 솔더 볼 패드(126)가 형성되어 있다. 칩 실장 영역(132)의 아래에 형성된 홀은 반도체 칩(130)이 동작하는 도중에 발생하는 열을 외부로 방출하기 위한 열 방출용 비아 홀(127)이다.
와이어(134) 본딩에 의해 반도체 칩(130)의 전기적 접속을 하기 전에, 인쇄 회로 기판(110)의 상부면과 하부면에는 솔더 레지스트(120)가 도포되는데, 상부면의 칩 실장 영역(132)과 패턴층의 와이어 본딩 영역(125) 및 하부면의 솔더 볼 패드(126) 영역을 제외한 전표면에 솔더 레지스트(120)가 도포된다. 그 다음에 반도체 칩(130)과 회로 패턴(123)을 보호하기 위해 인쇄 회로 기판(110)의 상부면에는 열경화성 수지 등으로 봉지하여 패키지 몸체(136)를 형성한다. 그리고, 인쇄 회로 기판의 하부면의 솔더 볼 패드(126) 영역에 솔더 볼(128)을 부착하여 솔더 범프(128)를 형성하게 된다.
솔더 범프(128)의 형성 방법에 대하여 도 2A 및 도 2B를 참조하여 설명하면, 반도체 칩(130)이 실장된 인쇄 회로 기판의 솔더 볼 패드(126)가 형성된 면이 상방향으로 향하도록 뒤집어서 솔더 볼(128)을 부착하게 되는데, 인쇄 회로 기판(110)의 상부면의 솔더 볼 패드(126) 영역에 대응되게 홀 패턴(154)이 형성된 금속 마스크(150)를 인쇄 회로 기판(110) 하부면의 솔더 볼 패드(126) 영역에 맞도록 정렬시킨 상태에서 금속 마스크(150)에 공급된 플럭스(140)를 홀 패턴(154) 내부로 스퀴지(156; Squeegee)를 이용하여 스크린(Screen)한다. 그 다음에 금속 마스크(150; Metal Mask)에 각기 솔더 볼(128)을 투입시켜 솔더 볼(128)을 플럭스(140) 상에 부착시키고, 최종적으로 약 230℃ 이상의 온도에서 진행되는 리플로우 솔더(Reflow Solder) 공정에 의해 솔더 볼 패드(126) 영역에 솔더 볼(128)이 융착됨으로써 솔더 범프(128)의 제조가 완료된다.
이 때, 리플로우 솔더 공정 이후에 솔더 범프(128) 주위에 남게되는 플럭스(140)는 인쇄 회로 기판(110)을 오염시키는 오염원으로 작용하기 때문에 유기용제를 이용하여 플럭스를 제거하는 세정 공정이 진행된다. 여기서, 플럭스(140)는 주성분이 로진(Rosin)이다.
그러나, 솔더 볼 패드(126)의 수가 많아지고, 그에 따라서 솔더 볼 패드(126)의 피치가 미세해짐(Fine Pitch)에 따라 금속 마스크(150)를 이용하여 솔더 볼 패드(126) 상에 솔더 볼(128)을 위치시키는 것이 용이하지 않으며, 솔더 볼(126)을 리플로우 솔더 공정에 의해 솔더 볼 패드(126) 상에 융착시키기 때문에 일정한 높이를 갖는 솔더 범프(128)의 형성이 용이하지 않다.
그리고, 솔더 볼(128)이 융착된 이후에 플럭스(140)의 로진(Rosin) 성분을 제거하기 위해서 별도의 유기용제가 사용되기 때문에 환경에 나쁜 영향을 미치게 되며, 솔더 볼 패드(126)의 피치가 미세해짐에 따라 플럭스(140)에 의한 인접 솔더 볼(128) 간에 쇼트(Short) 불량이 발생될 수 있다.
좀더 상세하게 설명하면, 플럭스(140)는 로진 성분으로 액체 상태로 스크린에 의해 솔더 볼 패드(126)에 도포되며, 솔더 볼 패드(126)에 솔더 볼(128)이 부착될 수 있도록 하는 매개물이다. 그러나, 스크린에 의해 솔더 볼 패드(126)에 도포되는 플럭스(140)의 양이 모두 일정하지 않으며, 솔더 볼 패드(126) 사이의 거리가 가까울 경우에 인접한 플럭스(140)가 격리되지 못하고 붙게되며, 솔더 볼(128)이 부착된 이후에 리플로우 솔더 공정에서 인접한 플럭스(140)에 부착된 솔더 볼(128)이 서로 융착되는 불량 즉, 솔더 볼(128) 사이의 쇼트 불량이 발생될 수 있다.
그리고, 솔더 볼이 융착된 솔더 범프를 이용한 반도체 칩 패키지 중에서 미국 테세라(Tessera) 사에서 개발한 소위 마이크로(μ)-BGA 패키지의 경우에서도 솔더 볼이 부착되는 폴리이미드 테이프의 비아 홀의 크기 및 피치가 미세해지기 때문에 솔더 볼의 정렬 불량이 발생될 수 있다. 그리고, μ-BGA 패키지의 전체 두께가 784∼847μm에서 솔더 범프의 높이가 300∼350μm 정도로 전체 패키지 두께에서 솔더 범프가 차지하는 비율이 크다.
따라서, 본 발명의 목적은 외부 접속 단자로 솔더 범프 형성에 따른 문제점을 극복할 수 있는 패터닝된 금속 범프를 갖는 인쇄 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법을 제공한다. 그리고, 포토레지스트를 이용하여 플렉서블 회로 기판 상에 형성된 도금 범프를 갖는 플렉서블 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법을 제공한다.
본 발명의 다른 목적은 솔더 볼 패드 상에 솔더 볼을 부착하기 위해서 사용되는 플럭스에 의한 문제점을 해결할 수 있는 패터닝된 금속 범프를 갖는 인쇄 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법을 제공한다.
도 1은 종래 기술의 일 실시예에 따른 볼 그리드 어레이 패키지의 단면도,
도 2A는 반도체 칩이 실장된 인쇄 회로 기판에 금속 마스크를 이용하여 플럭스가 도포되는 상태를 나타내는 단면도,
도 2B는 도 2A 이후에 솔더 볼이 플럭스 상에 부착된 상태를 나타내는 단면도,
도 3은 본 발명의 실시예에 따른 반도체 칩 패키지의 단면도,
도 4A는 도 3의 반도체 칩 패키지용 인쇄 회로 기판에 있어서, 회로 패턴이 형성된 인쇄 회로 기판을 나타내는 단면도,
도 4B는 도 4A의 인쇄 회로 기판의 금속 패드가 형성된 면에 금속판이 부착된 상태를 나타내는 단면도,
도 4C는 도 4B의 금속판에 포토레지스트가 도포된 상태를 나타내는 단면도,
도 4D는 도 4C의 포토레지스트가 금속 패드에 대응되게 패터닝된 상태를 나타내는 단면도,
도 4E는 도 4D의 포토레지스트가 현상되면서 금속 패드 상에 금속판이 패터닝된 상태를 나타내는 단면도,
도 4F는 도 4E 공정 이후에 인쇄 회로 기판 상에 솔더 레지스트가 도포된 상태를 나타내는 단면도,
도 4G는 도 4F 공정 이후에 금속 범프가 도금된 상태를 나타내는 단면도,
도 5는 본 발명의 다른 실시예에 따른 금속 범프가 형성된 플렉서블 기판을 이용한 반도체 칩 패키지의 단면도,
도 6A 내지 도 6H는 본 발명의 다른 실시예에 따른 금속 범프가 형성된 플렉서블 회로 기판의 제조하는 단계를 나타내는 단면도,
도 7A 내지 7E는 본 발명의 다른 실시예에 따른 금속 범프가 형성된 플렉서블 기판을 이용한 반도체 칩 패키지의 제조 단계를 나타내는 단면도이다.
※ 도면의 주요 부분에 대한 설명 ※
10 : 인쇄 회로 기판 20 : 솔더 레지스트
21 : 패턴부 22 : 내부 패턴층
23 : 회로 패턴 24 : 신호용 비아 구멍
25 : 와이어 본딩 영역 26 : 금속 패드
27 : 열 방출용 비아 구멍 28, 228 : 범프
29, 229 : 도금층 30, 230 : 반도체 칩
32 : 칩 실장 영역 34 : 본딩 와이어
36, 236 : 패키지 몸체 42 : 금속판
50, 250 : 포토레지스트 100, 300 : 반도체 칩 패키지
210 : 플렉서블 회로 기판 212 : 폴리이미드 테이프
214 : 탄성 중합체 218 : 접착제
234a : 금속 리드 238 : 구리 배선
상기 목적을 달성하기 위하여, 반도체 칩이 부착되는 인쇄 회로 기판 일면에 반대되는 면에 금속판을 부착하고, 부착된 금속판을 패턴닝하여 반도체 칩과 전기적으로 연결된 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법을 제공한다.
상기 다른 목적을 달성하기 위하여, 반도체 칩에 부착되는 회로 기판의 반대되는 면에 형성될 외부 접속 단자를 포토레지스트를 마스크로 이용한 전기 도금 방법을 이용하여 형성된 도금 범프를 갖는 플렉서블 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지를 제공한다.
즉, 종래에는 BGA 패키지 및 μ-BGA 패키지는 외부 접속 단자로서 주로 솔더 볼을 융착하여 솔더 범프로 형성하였지만, 본 발명에서는 외부 접속 단자로서 금속판을 패터닝하여 형성하거나, 도금에 의한 도금 범프를 형성하였다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 칩 패키지의 단면도이다.
도 3을 참조하면, 반도체 칩 패키지(100)는 반도체 칩(30)과, 외부 접속 단자인 금속 범프(28)와, 상부면에 반도체 칩(30)이 부착되며, 하부면에 금속 범프(28)가 부착되며, 반도체 칩(30)과 금속 범프(28)를 전기적으로 연결하는 배선층이 형성된 인쇄 회로 기판(10) 및 인쇄 회로 기판(10) 상부면에 실장된 반도체 칩(30)을 포함하는 전기적 연결 부분이 봉지된 패키지 몸체(36)를 포함한다.
인쇄 회로 기판(10)은 상부면에 반도체 칩(30)이 부착되는 칩 실장 영역(32)과, 칩 실장 영역(32)에 근접하게 형성된 회로 패턴(23)이 형성되며, 하부면에는 금속 범프(28)가 부착된 금속 패드(26)가 형성되며, 인쇄 회로 기판(10)을 관통하여 형성된 신호용 비아 구멍(24)과 내부 패턴층(22)에 의해 회로 패턴(23)과 금속 패드(26)가 전기적으로 연결된다. 그리고, 인쇄 회로 기판(10)의 상부면에 형성된 회로 패턴(23)은 반도체 칩(30)과 본딩 와이어(34)로 전기적으로 연결되는 와이어 본딩 영역(25)을 포함한다. 그리고, 인쇄 회로 기판(10)의 상부면 및 하부면에 솔더레지스트(20)가 도포되는데, 상부면의 칩 실장 영역(32)과 와이어 본딩 영역(25), 하부면의 금속 범프(28)를 제외한 전표면에 솔더레지스트(20)가 도포된다.
그리고, 칩 실장 영역(32)에 부착된 반도체 칩(30), 회로 패턴(23) 및 본딩 와이어(34)를 보호하기 위하여 인쇄 회로 기판(10) 상부면이 열경화성 수지로 봉지되어 패키지 몸체(36)가 형성된다.
금속 범프(28)는 구리 금속판의 패터닝 공정에 의해 형성된 패턴부(21)와, 패턴부(21)의 산화를 방지하며, 외부 전자 장치에 대한 실장 신뢰성을 확보하기 위하여 솔더(Solder) 또는 니켈/금(Ni/Au) 합금으로 도금되어 형성된 도금층(29)으로 되어 있다.
여기서, 본 발명에 따른 금속 범프(28)가 인쇄 회로 기판의 금속 패드(26)에 부착되는 공정을 도 4A 내지 도 4G 참조하여 설명하겠다.
도 4A를 참조하면, 인쇄 회로 기판(10)은 BT 수지(Bismaleimide Triazine Resin) 또는 프리프레그(Pregreg) 층과 구리 패턴층이 압착된 구조를 갖는다. 구리 패턴층은 반도체 칩과 금속 범프를 전기적으로 연결시키기 위한 배선층으로서, 인쇄 회로 기판의 상부면과 하부면에 각 1층(23, 26, 32), 기판 내부 2층(22), 즉 모두 4층 구조를 가지고 있다. 인쇄 회로 기판 하부면의 구리 패턴층은 반도체 칩이 부착될 칩 실장 영역(32)과, 칩 실장 영역(32)에 근접하게 형성된 회로 패턴(23)으로 되어 있다. 그리고, 회로 패턴(23)의 일부분은 반도체 칩과 본딩 와이어로 연결되는 와이어 본딩 영역(25)이다. 인쇄 회로 기판(10) 상부면의 구리 패턴층은 금속 범프가 부착되는 금속 패드(26)가 형성된다.
회로 패턴(23)과 하부면의 금속 패드(26)는 신호용 비아 구멍(24)과 인쇄 회로 기판 내부에 형성된 내부 패턴층(22)에 의해 서로 연결된다. 그리고, 반도체 칩에서 발생하는 열을 방출하기 위한 열 방출용 비아(27)가 칩 실장 영역(32) 하부에 형성되어 있다.
이와 같은 구조를 갖는 인쇄 회로 기판(10)이 구비된 상태에서 도 4B에서와 같이 인쇄 회로 기판(10)의 상부면에 금속 범프로 형성될 금속판(42)이 열압착 공정에 의해 부착된다. 여기서, 금속판(42)의 두께는 통상적으로 볼 그리드 어레이 패키지의 솔더 범프의 높이에 해당되지만, 금속 패드(26)의 피치(Pitch)에 따라서 두께를 달리할 수 있다. 본 발명에 따른 금속판(42)의 두께는 0.2mm∼0.8mm이며, 구리판이 사용된다.
인쇄 회로 기판(10) 상부면에 구리판(42)의 부착이 완료되면, 부착된 금속판(42)을 금속 범프의 패턴부로 형성하기 위해서 포토레지스트(Photoresist)를 이용한 금속판(42) 식각 공정이 진행된다.
포토레지스트를 이용한 금속판(42) 식각 공정은, 먼저 도 4C와 같이 포토레지스트(50)를 금속판(42)의 상부면에 도포하며, 도 4D와 같이 도포된 포토레지스트(50)는 금속 패드(26)에 대응되는 금속판(42) 부분의 포토레지스트(52)만을 남기고 나머지 부분을 제거하는 노광·현상 공정이 진행된다. 여기서, 포토레지스트(50)는 금속판(42)을 식각하기 위한 마스크로서 사용된다.
따라서, 포토레지스트(50)를 마스크로 하여 포토레지스트의 개방부(54)에 노출된 금속판(46)이 식각 공정에 의해 제거되며, 식각 공정이 완료된 이후에 포토레지스트(50)를 제거하면, 도 4E와 같이 금속 패드(26) 상에만 금속판 부분인 패턴부(21)가 패터닝되어 남는다. 금속판의 식각 공정은 화학약품을 이용한 습식식각(Wet Etching) 공정으로 진행되며, 화학약품으로는 H2SO4, H3PO4, HF, HCl, NH4OH 등이 사용된다. 여기서, 금속판의 식각 공정으로 건식식각(Dry Etching)도 가능하나 공정 시간이 많이 소요된다.
그리고, 금속 범프의 패턴부(21)가 형성된 이후에 도 4F와 같이 기판(10)의 상부면과 하부면에 솔더 레지스트(20)가 도포되는데, 상부면의 패턴부(21)와, 하부면의 칩 실장 영역(32)과 회로 패턴의 와이어 본딩 영역(25)을 제외한 전표면에 솔더 레지스트(20)가 도포된다. 그리고, 패턴부(21)의 재질이 구리이기 때문에, 패턴부(21)의 산화를 방지하며, 외부 전자 장치에 대한 실장 신뢰성을 향상시키기 위해서 패턴부(21)는 솔더 또는 니켈/금 합금으로 도금하여 도금층(29)을 형성함으로써, 본 발명에 따른 패터닝된 금속 범프(28)를 갖는 인쇄 회로 기판(10)의 제조가 완료된다. 여기서, 도금층(29)의 두께는 5.08μm∼25.4μm 이며, 도 4G는 인쇄 회로 기판(10)의 금속 패드(26) 상에 금속 범프(28)가 형성된 상태를 도시하고 있다.
그리고, 전술된 금속 범프(28)가 형성된 인쇄 회로 기판(10)을 이용한 반도체 칩 패키지의 제조 공정을 도 3을 참조하여 설명하면, 반도체 칩(30)을 칩 실장 영역(32)에 부착하는 칩 실장 공정과, 반도체 칩(30)과 와이어 본딩 영역(25)을 전기적으로 연결하는 와이어(34) 본딩 공정 및 반도체 칩(30), 와이어 본딩 영역(25)을 포함하는 회로 패턴(23) 및 본딩 와이어(34)가 열경화성 봉지 수지로 봉지하여 패키지 몸체(36)를 형성하는 몰딩 공정의 진행으로 반도체 칩 패키지(100)의 제조가 완료된다.
도 5는 본 발명의 다른 실시예에 따른 금속 범프가 형성된 플렉서블 기판을 이용한 반도체 칩 패키지의 단면도이다.
도 5를 참조하면, 반도체 칩 패키지(300)는 반도체 칩(230)과, 외부 접속 단자인 도금 범프(228)와, 하부면에 반도체 칩(230)이 부착되며, 상부면에 도금 범프(228)가 형성되며, 반도체 칩(230)과 도금 범프(228)를 전기적으로 연결하는 구리 배선(226)이 형성된 플렉서블 회로 기판(210, Flexible Circuit Board) 및 플렉서블 회로 기판(210) 하부면에 실장된 반도체 칩(230)을 포함하는 전기적 연결 부분이 봉지된 패키지 몸체(236)를 포함한다.
좀더 상세히 설명하면, 반도체 칩 패키지(300)는 반도체 칩의 칩 패드(232)와 도금 범프(228)가 형성된 플레서블 회로 기판(210)이 전기적으로 연결된 구조이다. 여기서, 플렉서블 회로 기판(210)은 비아 홀(Via Hole)이 형성된 폴리이미드 필름(212)과 금(234) 도금된 구리 배선(238)으로 이루어진다. 플렉서블 회로 기판(210)은 탄성 중합체(214, Elastomer)를 개재한 상태에서 접착제(218)를 이용하여 반도체 칩(230)에 접착된다. 플렉서블 회로 기판(210) 상에 형성된 구리 배선(238)은 비아 홀 및 폴리이미드 테이프(212) 상부에 돌출된 도금 범프(228)와 접속된다. 리본 형상의 금속 리드(234a)가 반도체 칩의 칩 패드(232)와 플렉서블 회로 기판의 구리 배선(238)을 전기적으로 접속한다. 접속 방법은 TAB(Tape Automated Bonding)과 유산한 본딩 방법을 사용하여 구현된다. 본딩후 노출된 본딩면과 금속 리드(234a) 부분은 실리콘 수지로서 봉지되어 패키지 몸체(236)가 형성된다.
이와 같은 반도체 칩 패키지(300)는 반도체 칩 크기에 가까운 크기로 구현될 수 있기 때문에 인덕턴스가 감소되고, 고속 소자에 응용될 수 있다. 그리고, 이와 같은 구조를 갖는 반도체 칩 패키지(300)를 소위 칩 스케일 패키지(Chip Scale Package; CSP)라 한다.
그리고, 도금 범프의 외형은 구리(221)를 도금하여 형성되며, 도금된 구리(221) 외측에 니켈(Ni), 금(Au) 순으로 도금된 도금층(229)이 형성된 구조를 갖는다. 도금 범프(228)는 도금으로 형성되기 때문에 종래에 솔더 볼(도 1의 128)을 이용하여 형성하는 것에 비하여 일정한 높이를 갖는 도금 범프(228)의 구현이 가능하다.
도금 범프(228)와 종래의 솔더 범프(도 1의 128)와 비교하면, 본 발명에 따른 도금 범프(228)는 상부면이 평평한 구조를 갖는 기둥 형태를 갖는 반면에 솔더 범프는 반구형이다.
여기서, 본 발명에 따른 도금 범프가 형성된 플렉서블 회로 기판의 제조 단계를 도 6A 내지 도 6H을 참조하여 설명하겠다.
먼저 도 6A 및 도 6B를 참조하면, 폴리이미드 테이프(212) 하부면에 금(234) 도금된 구리 배선(238)이 형성된 회로 기판이 구비된다. 그리고, 폴리이미드 테이프(212)의 하부에 부착된 구리 배선(238) 상에 도금 범프를 직접 형성하기 위해서 구리 배선(238) 상부에 위치하는 폴리이미드 테이프(212)를 드릴링(Drilling)하여 구리 배선(238) 상부가 노출될 수 있도록 복수개의 비아 홀(213)을 형성하게 된다. 여기서, 구리 배선(226)은 폴리이미드 테이프(212) 하부면에 부착된 약 10㎛ 두께로 전기 도금된 구리층(226)과, 구리층 하부에 20∼25㎛ 두께로 전기 도금된 금 도금층(234)으로 이루어져 있다. 그리고, 폴리이미드 테이프(212)의 두께는 20∼25㎛이다.
다음으로, 도 6C 및 도 6D에 도시된 바와 같이 폴리이미드 테이프의 비아 홀(213)에 도금 범프를 형성하는 방법으로서 포토레지스트(250)를 이용한 전기 도금 방법이 이용된다. 즉, 포토레지스트(250)가 폴리이미드 테이프(212)의 상부면에 50∼100㎛ 두께로 도포된 상태에서 비아 홀(213)이 개방되도록 포토레지스트(250)를 노광·현상하여 개방부(254)를 형성하게 된다. 그리고, 폴리이미드 테이프의 비아 홀(213) 및 포토레지스트의 개방부(254)를 통하여 노출된 구리층(226) 상부에 구리(221)를 전기 도금에 의해 메운다. 그리고, 구리(221) 도금이 완료된 이후에 포토레지스트(250)는 제거된다. 즉, 포토레지스트(250)는 구리(221)를 개방된 구리층(226)에 도금하기 위한 마스크로 사용된 것이다.
다음으로, 도 6E에서는 도금된 구리(221) 표면에 니켈(229a)을 5∼15㎛ 두께로 도금하고, 다시 도 6F에서와 같이 니켈(229a) 표면에 금(229b)을 1∼5㎛ 두께로 도금함으로써 폴리이미드 테이프(212) 상에 도금 범프(228)가 형성된다.
다음으로, 도 6G 및 도 6H에서 반도체 칩의 칩 패드와 접속될 금속 리드(234a)를 형성하기 위하여 폴리이미드 테이프(212)의 가장 자리와 그 하부에 형성된 구리층(226)을 식각하여 개방부(216)를 형성함으로써, 도금 범프(228)가 형성된 플렉서블 회로 기판(210)의 제조가 완료된다. 그리고, 금속 리드(234a)는 구리 배선(238)에서 구리층(226)이 제거된 금 도금층(234)의 일부분에 해당된다. 이때, 개방부(216)에 노출된 리본 형상의 금속 리드(234a)를 지지하기 위하여 폴리이미드 테이프의 외각(212a, 이하, '리드 지지부'라 한다)을 식각하지 않고 남겨둔다.
본 발명에 따른 도금 범프(228)의 높이는 포토레지스트(도 6D의 250)의 두께에 비례하기 때문에 포토레지스트의 두께를 50㎛이하로 형성함으로써 폴리이미드 테이프(212) 상부에 돌출된 도금 범프(228)의 높이를 50㎛이하로도 형성할 수 있다.
이와 같이 제조된 도금 범프(228)를 갖는 플렉서블 회로 기판(210)을 이용하여 반도체 칩 패키지(300)를 제조하는 단계를 도 5와, 도 7A 내지 도 7E을 참조하여 설명하겠다.
먼저 도 7A를 참조하면, 도 6H에서 도금 범프(228)가 형성된 플렉서블 회로 기판(210)이 구비된 상태에서 금속 리드(234a) 부분을 제외한 플렉서블 회로 기판(210)의 하부면에 탄성 중합체(214)를 스크린 프린트(Screen Print)한다.
다음으로, 도 7B 및 도 7C에 도시된 바와 같이 탄성 중합체(214) 하부면에 접착제(218)를 스크린 프린트한 상태에서, 반도체 칩의 칩 패드(232)가 형성된 면에 접착제(218)가 형성된 면이 마주보게 정렬된 플렉서블 회로 기판(210)을 부착하게 된다. 이 때, 반도체 칩의 칩 패드(232)는 금속 리드(234a)와 접속하기 위하여 접착제(218)가 스크린 프린트된 플렉서블 회로 기판(210)의 외측에 형성되어 있다. 즉, 칩 패드(232)는 에지 패드(Edge Pad)이다.
다음으로, 도 7D 및 도 7E에 도시된 바와 같이 금속 리드(234a)가 노출된 개방부(216)를 통하여 투입된 본딩 툴(280)을 이용하여 리드 지지부(212a)에 근접한 금속 리드(234a) 부분을 끊어 칩 패드(232)와 금속 리드(234a)를 접속하게 된다. 즉, 금속 리드(234a)와 칩 패드(232)의 본딩 방법은 내부 리드가 반도체 칩의 칩 패드에 일괄적으로 접속(Inner Lead Bonding; ILB)된 상태에서, 폴리이미드 테이프의 개구부(Window)에 노출된 외부 리드들을 본딩 툴로 눌러 칩 패드에 접속(Outer Lead Bonding; OLB)하는 TAB 본딩 방법과 유사한 접속 방법이 사용된다.
다음으로, 도 5에 도시된 바와 같이 반도체 칩의 패드(232)와 금속 리드(234a)의 본딩후 노출된 본딩면과 금속 리드(234a) 부분은 실리콘 수지로서 봉지하여 패키지 몸체(236)를 형성함으로써 반도체 칩 패키지(300)의 제조가 완료된다.
따라서, 본 발명의 일 실시예에 따른 반도체 칩 패키지에 있어서, 금속 범프가 인쇄 회로 기판의 금속 패드가 형성된 면에 부착된 금속판이 포토레지스트를 이용한 식각 공정에 의해 형성됨으로써, 외부 접속 단자로서 형성되는 금속 범프가 플럭스를 이용하지 않기 때문에 종래의 플럭스의 로진 성분 제거를 위한 세정 공정 및 솔더 볼 융착을 위한 리플로우 공정에 따른 문제점을 해결할 수 있다. 그리고, 패터닝에 의해 금속 범프를 형성하기 때문에 일정한 높이를 갖는 금속 범프의 구현이 가능하며, 금속판의 두께 조절이 용이하기 때문에 금속 범프의 높이 제어가 용이하다. 또한, 패터닝에 의해 금속 범프를 형성하기 때문에 외부 접속 단자의 파인 피치화에 대한 대응성이 솔더 볼을 이용한 솔더 범프보다 우수하다.
본 발명의 다른 실시예에 따른 반도체 칩 패키지에 있어서, 금속 범프가 플렉서블 회로 기판의 제조 단계에서 포토레지스트를 마스크로 이용하여 형성되기 때문에 포토레지스트의 두께를 조절함으로써, 일정한 높이를 갖는 도금 범프의 구현이 가능하며 도금 범프의 높이를 50㎛이하로 형성할 수 있어 두께가 534∼675㎛인 반도체 칩 패키지를 구현할 수 있다.

Claims (17)

  1. (A) 상부면에 반도체 칩이 부착될 칩 실장 영역이 형성되어 있으며, 상기 칩 실장 영역에 근접하게 회로 패턴이 형성되어 있으며, 하부면에 상기 회로 패턴과 전기적으로 연결된 금속 패드가 형성된 기판이 구비되는 단계와;
    (B) 상기 기판 하부면에 금속판이 부착되는 단계와;
    (C) 상기 금속판을 식각하여 상기 금속 패드 상에 패턴부를 형성하는 단계; 및
    (D) 상기 패턴부를 도금하여 금속 범프를 형성하는 단계;를 포함하는 패터닝된 금속 범프를 갖는 인쇄 회로 기판의 제조 방법.
  2. 제 1항에 있어서, 상기 금속판은 구리판인 것을 특징으로 하는 패터닝된 금속 범프를 갖는 인쇄 회로 기판의 제조 방법.
  3. 제 2항에 있어서, 상기 (D) 단계에서 상기 금속 범프가 솔더(Solder)로 도금되는 것을 특징으로 하는 패터닝된 금속 범프를 갖는 인쇄 회로 기판의 제조 방법.
  4. 제 2항에 있어서, 상기 (D) 단계에서 상기 금속 범프가 니켈/금(Ni/Au) 합금으로 도금되는 것을 특징으로 하는 패터닝된 금속 범프를 갖는 인쇄 회로 기판의 제조 방법.
  5. 제 1항에 있어서, 상기 (C) 단계는,
    (C1) 상기 금속판에 포토레지스트를 도포하는 단계와;
    (C2) 상기 포토레지스트를 노광·현상하여 상기 금속 패드 외측의 금속판의 상부면이 노출될 수 있는 개방부를 형성하는 단계와;
    (C3) 상기 포토레지스트의 개방부에 노출된 상기 금속판을 식각하여 패턴부를 형성하는 단계; 및
    (C4) 상기 포토레지스트를 제거하는 단계;를 포함하는 것을 특징으로 하는 패터닝된 금속 범프를 갖는 인쇄 회로 기판의 제조 방법.
  6. 제 1항에 있어서, 상기 (C) 단계이후에 상기 패턴부 주위의 상기 기판 하부면에 솔더 레지스트를 도포하는 단계를 더 구비하는 것을 특징으로 하는 패터닝된 금속 범프를 갖는 인쇄 회로 기판의 제조 방법.
  7. (A) 상부면에 반도체 칩이 부착될 칩 실장 영역이 형성되어 있으며, 상기 칩 실장 영역에 근접하게 회로 패턴이 형성되어 있으며, 하부면에 상기 회로 패턴과 전기적으로 연결된 금속 패드가 형성된 기판이 구비되는 단계와;
    (B) 상기 기판 하부면에 금속판이 부착되는 단계와;
    (C) 상기 금속판을 식각하여 상기 금속 패드 상에 패턴부를 형성하는 단계와;
    (D) 상기 패턴부를 도금하여 금속 범프를 형성하는 단계와;
    (E) 상기 기판 상부면의 칩 실장에 반도체 칩을 부착하는 단계와;
    (F) 상기 반도체 칩과 회로 패턴을 본딩 와이어로 연결하는 단계; 및
    (G) 상기 반도체 칩, 회로 패턴 및 본딩 와이어를 봉지하여 패키지 몸체를 형성하는 단계;를 포함하는 반도체 칩 패키지 제조 방법.
  8. 제 7항에 있어서, 상기 금속판은 구리판인 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
  9. 제 8항에 있어서, 상기 (D) 단계에서 상기 패턴부가 솔더(Solder)로 도금되는 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
  10. 제 8항에 있어서, 상기 (D) 단계에서 상기 패턴부가 니켈/금(Ni/Au) 합금으로 도금되는 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
  11. 제 7항에 있어서, 상기 (C) 단계는
    (C1) 상기 금속판에 포토레지스트를 도포하는 단계와;
    (C2) 상기 포토레지스트를 노광·현상하여 상기 금속 패드 외측의 금속판의 상부면이 노출될 수 있는 개방부를 형성하는 단계와;
    (C3) 상기 포토레지스트의 개방부에 노출된 상기 금속판을 식각하여 패턴부를 형성하는 단계; 및
    (C4) 상기 포토레지스트를 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
  12. 제 7항에 있어서, 상기 (C) 단계이후에 상기 패턴부 주위의 상기 기판 하부면에 솔더 레지스트를 도포하는 단계를 더 구비하는 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
  13. (A) 폴리이미드 테이프의 하부면에 금 도금된 구리 배선이 부착된 회로 기판이 구비되는 단계와;
    (B) 상기 폴리이미드 테이프의 상부면에 상기 구리 배선이 노출될 수 있도록 복수개의 비아 홀을 형성하는 단계와;
    (C) 상기 폴리이미드 테이프의 상부면에 포토레지스트를 도포하며, 도포된 상기 포토레지스트 하부에 위치하는 비아 홀이 개방될 수 있도록 포토레지스트를 현상하여 개방부를 형성하는 단계와;
    (D) 상기 포토레지스트의 개방부를 구리 도금으로 메우는 단계와;
    (E) 상기 포토레지스트를 제거하는 단계; 및
    (F) 상기 도금된 구리의 표면을 보호하기 위해 도금층을 형성하여 상기 폴리이미드 테이프 상에 도금 범프를 형성하는 단계;를 포함하는 도금 범프가 형성된 플렉서블 회로 기판의 제조 방법.
  14. 제 13항에 있어서, 상기 (F) 단계 이후에 반도체 칩의 칩 패드와 접속될 금속 리드를 형성하기 위하여,
    (G) 상기 도금 범프들의 외각의 폴리이미드 테이프를 식각하는 단계; 및
    (H) 상기 구리 배선의 구리층을 식각하는 단계;를 더 구비하는 하는 것을 특징으로 하는 도금 범프가 형성된 플렉서블 회로 기판의 제조 방법.
  15. 제 13항에 있어서, 상기 (F)의 도금층을 형성하는 단계는,
    (F1) 상기 구리 표면에 니켈(Ni)을 도금하는 단계; 및
    (F2) 상기 니켈 도금층에 금(Au) 도금을 하는 단계;를 포함하는 것을 특징으로 하는 도금 범프가 형성된 플렉서블 회로 기판의 제조 방법.
  16. (A) (a) 폴리이미드 테이프의 하부면에 금 도금된 구리 배선이 부착된 회로 기판이 구비되는 단계와, (b) 상기 폴리이미드 테이프의 상부면에 상기 구리 배선이 노출될 수 있도록 복수개의 비아 홀을 형성하는 단계와, (c) 상기 폴리이미드 테이프의 상부면에 포토레지스트를 도포하며, 도포된 상기 포토레지스트 하부에 위치하는 비아 홀이 개방될 수 있도록 포토레지스트를 현상하여 개방부를 형성하는 단계와, (d) 상기 포토레지스트의 개방부를 구리 도금으로 메우는 단계와, (e) 상기 포토레지스트를 제거하는 단계와, (f) 상기 도금된 구리의 표면을 보호하기 위해 도금층을 형성하여 상기 폴리이미드 테이프 상에 도금 범프를 형성하는 단계 및 (g) 상기 도금 범프들의 외각의 폴리이미드 테이프 및 그 하부에 위치하는 구리 배선의 구리층을 식각하여 금속 리드와 금속 리드 개방부를 형성하는 단계를 포함하는 플렉서블 회로 기판을 형성하는 단계와;
    (B) 칩 패드가 형성된 반도체 칩의 상부면에 탄성 중합체가 개재된 상태에서 상기 플렉서블 회로 기판의 하부면이 부착되는 단계와;
    (C) 상기 폴리이미드 테이프 외측의 금속 리드를 끊어 상기 금속 리드와 칩 패드를 접속하는 단계; 및
    (D) 상기 반도체 칩의 칩 패드가 형성된 면과 금속 리드를 봉지하는 단계;를 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  17. 제 16항에 있어서, 상기 (f)의 도금층을 형성하는 단계는,
    (f1) 상기 구리 표면에 니켈(Ni)을 도금하는 단계 및
    (f2) 상기 니켈 도금층에 금(Au) 도금을 하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
KR1019970026708A 1997-06-24 1997-06-24 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법 Expired - Fee Related KR100244580B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970026708A KR100244580B1 (ko) 1997-06-24 1997-06-24 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
JP10028543A JPH1116933A (ja) 1997-06-24 1998-02-10 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法
US09/087,929 US6041495A (en) 1997-06-24 1998-06-01 Method of manufacturing a circuit board having metal bumps and a semiconductor device package comprising the same
US09/506,593 US6245490B1 (en) 1997-06-24 2000-02-18 Method of manufacturing a circuit board having metal bumps and a semiconductor device package comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026708A KR100244580B1 (ko) 1997-06-24 1997-06-24 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990002946A true KR19990002946A (ko) 1999-01-15
KR100244580B1 KR100244580B1 (ko) 2000-02-15

Family

ID=19510859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026708A Expired - Fee Related KR100244580B1 (ko) 1997-06-24 1997-06-24 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법

Country Status (3)

Country Link
US (2) US6041495A (ko)
JP (1) JPH1116933A (ko)
KR (1) KR100244580B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010246A (ko) * 2000-07-28 2002-02-04 듀흐 마리 에스. 씬 볼 그리드 어레이 기판의 제조방법
KR100362145B1 (ko) * 2001-03-21 2002-11-22 주식회사 아이에스시테크놀러지 도체 접촉부 표면구조 및 표면처리 방법

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW396474B (en) 1997-07-11 2000-07-01 Hitachi Ltd Method for forming bump bondings
DE19929028A1 (de) * 1999-06-25 2000-12-28 Bosch Gmbh Robert Verfahren zur Herstellung eines Drucksensors
US6420779B1 (en) * 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US6562545B1 (en) * 1999-09-17 2003-05-13 Micron Technology, Inc. Method of making a socket assembly for use with a solder ball
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP3227444B2 (ja) 1999-11-10 2001-11-12 ソニーケミカル株式会社 多層構造のフレキシブル配線板とその製造方法
US6809935B1 (en) 2000-10-10 2004-10-26 Megic Corporation Thermally compliant PCB substrate for the application of chip scale packages
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
US6860741B2 (en) 2002-07-30 2005-03-01 Avx Corporation Apparatus and methods for retaining and placing electrical components
US6928727B2 (en) * 2002-07-30 2005-08-16 Avx Corporation Apparatus and method for making electrical connectors
US6851954B2 (en) 2002-07-30 2005-02-08 Avx Corporation Electrical connectors and electrical components
KR100891650B1 (ko) * 2002-08-13 2009-04-02 삼성테크윈 주식회사 반도체 팩키지용 필름 기판 및 이의 제조 방법
US7071420B2 (en) * 2002-12-18 2006-07-04 Micron Technology, Inc. Methods and apparatus for a flexible circuit interposer
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
TWI233677B (en) * 2003-10-28 2005-06-01 Advanced Semiconductor Eng Ball grid array package and method thereof
KR100530749B1 (ko) * 2003-12-09 2005-11-23 삼성테크윈 주식회사 연성회로기판
US7005742B2 (en) * 2004-02-05 2006-02-28 Texas Instruments Incorporated Socket grid array
US7246434B1 (en) 2004-10-11 2007-07-24 Pericom Semiconductor Corp. Method of making a surface mountable PCB module
JP4599132B2 (ja) * 2004-10-19 2010-12-15 富士通株式会社 プリント基板の製造方法およびプリント基板
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP4379360B2 (ja) * 2005-03-22 2009-12-09 株式会社日立製作所 力学量測定装置
KR100752713B1 (ko) 2005-10-10 2007-08-29 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
US7765691B2 (en) * 2005-12-28 2010-08-03 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP4902248B2 (ja) * 2006-04-07 2012-03-21 株式会社日本マイクロニクス 電気的接続装置
JP4841298B2 (ja) * 2006-04-14 2011-12-21 株式会社日本マイクロニクス プローブシートの製造方法
JP4884821B2 (ja) * 2006-04-14 2012-02-29 株式会社日本マイクロニクス プローブシートおよび電気的接続装置
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP2008082912A (ja) 2006-09-28 2008-04-10 Micronics Japan Co Ltd 電気的接続装置
KR100769722B1 (ko) 2006-10-10 2007-10-24 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
JP5100408B2 (ja) * 2007-01-30 2012-12-19 日本電波工業株式会社 音叉型圧電振動子
US7888850B2 (en) * 2007-01-30 2011-02-15 Nihon Dempa Kogyo Co., Ltd. Tuning-fork type piezoelectric unit
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
CN103299406A (zh) * 2007-09-21 2013-09-11 艾格瑞系统有限公司 用于改善耐脆性断裂的焊接方法及相关器件
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
US8759949B2 (en) 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
US7944029B2 (en) * 2009-09-16 2011-05-17 Sandisk Corporation Non-volatile memory with reduced mobile ion diffusion
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程
CN104754887B (zh) * 2013-12-30 2018-06-05 深南电路有限公司 加工线路板的方法和线路板
TWI535346B (zh) * 2014-12-10 2016-05-21 上海兆芯集成電路有限公司 線路基板和封裝結構
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
TW201836447A (zh) * 2017-03-24 2018-10-01 致伸科技股份有限公司 具擴充功能之薄膜線路結構
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
CN109041420A (zh) * 2018-08-27 2018-12-18 郑州云海信息技术有限公司 一种bga芯片smt点胶工艺
CN111739467B (zh) * 2019-03-25 2025-02-25 三星显示有限公司 电路基板及包括该电路基板的显示装置
CN111225508B (zh) * 2020-01-20 2023-02-28 景旺电子科技(龙川)有限公司 适用于三维空间的高导热柔性线路板的制作方法及线路板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0264648B1 (en) * 1986-09-25 1993-05-05 Kabushiki Kaisha Toshiba Method of producing a film carrier
JPS63150930A (ja) * 1986-12-15 1988-06-23 Shin Etsu Polymer Co Ltd 半導体装置
JPH01146958A (ja) 1987-12-04 1989-06-08 Polyplastics Co 熱可塑性樹脂組成物
EP0327860A1 (de) * 1988-02-10 1989-08-16 Siemens Aktiengesellschaft Elektrisches Bauelement in Chip-Bauweise und Verfahren zu seiner Herstellung
JPH025375A (ja) * 1988-06-24 1990-01-10 Toshiba Corp 電子部品の実装方法
FR2634616B1 (fr) * 1988-07-20 1995-08-25 Matra Procede de montage de micro-composants electroniques sur un support et produit realisable par le procede
US4991286A (en) * 1989-12-20 1991-02-12 Microelectronics And Computer Technology Corporation Method for replacing defective electronic components
KR950004464A (ko) * 1993-07-15 1995-02-18 김광호 칩 범프의 제조방법
JP3332308B2 (ja) * 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US5789815A (en) * 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010246A (ko) * 2000-07-28 2002-02-04 듀흐 마리 에스. 씬 볼 그리드 어레이 기판의 제조방법
KR100362145B1 (ko) * 2001-03-21 2002-11-22 주식회사 아이에스시테크놀러지 도체 접촉부 표면구조 및 표면처리 방법

Also Published As

Publication number Publication date
US6041495A (en) 2000-03-28
US6245490B1 (en) 2001-06-12
KR100244580B1 (ko) 2000-02-15
JPH1116933A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
KR100244580B1 (ko) 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
US9287157B2 (en) Semiconductor element for package miniaturization
US7902660B1 (en) Substrate for semiconductor device and manufacturing method thereof
US7224073B2 (en) Substrate for solder joint
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
JP3679199B2 (ja) 半導体パッケージ装置
KR20000075876A (ko) 반도체 장치 및 그 제조방법
KR19980069147A (ko) 반도체 패키지의 구조 및 제조방법
JP2001250876A (ja) 半導体装置及びその製造方法
JPH0883865A (ja) 樹脂封止型半導体装置
KR100442911B1 (ko) 수지로 캡슐화된 ｂｇａ형 반도체 장치 및 그의 제조방법
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
KR20040069827A (ko) 반도체 장치 및 반도체 장치의 패키지 방법
KR100963618B1 (ko) 반도체 패키지 및 이의 제조 방법
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
JP4159631B2 (ja) 半導体パッケージの製造方法
KR100536886B1 (ko) 칩 스케일 패키지 및 그 제조방법
JP3563170B2 (ja) 半導体装置の製造方法
KR19990056739A (ko) 반도체 칩의 실장방법
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
KR100432136B1 (ko) 칩 스케일 패키지 및 그 제조 방법
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
KR19980034118A (ko) 반도체 칩 스케일 패키지(csp)
KR20090036950A (ko) 플립 칩 패키지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970624

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970624

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991119

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991123

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991123

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021007

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031008

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051007

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061030

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20071101

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20081103

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20091113

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20101029

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20111101

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20111101

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20131009