[go: up one dir, main page]

KR20020010246A - 씬 볼 그리드 어레이 기판의 제조방법 - Google Patents

씬 볼 그리드 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR20020010246A
KR20020010246A KR1020000043728A KR20000043728A KR20020010246A KR 20020010246 A KR20020010246 A KR 20020010246A KR 1020000043728 A KR1020000043728 A KR 1020000043728A KR 20000043728 A KR20000043728 A KR 20000043728A KR 20020010246 A KR20020010246 A KR 20020010246A
Authority
KR
South Korea
Prior art keywords
carrier
copper layer
layer
coating layer
photosensitive coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1020000043728A
Other languages
English (en)
Inventor
리시에완
쳉추앙융
닝후앙
핀첸휘
웬치앙화
밍창추앙
창투펭
유후앙푸
쥐창흐수안
채흐후치아
Original Assignee
듀흐 마리 에스.
오리엔트 세미컨덕터 일렉트로닉스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 듀흐 마리 에스., 오리엔트 세미컨덕터 일렉트로닉스 리미티드 filed Critical 듀흐 마리 에스.
Priority to KR1020000043728A priority Critical patent/KR20020010246A/ko
Publication of KR20020010246A publication Critical patent/KR20020010246A/ko
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 씬 볼 어레이 기판(thin ball array substrate)을 제조하는 방법에 관한 것으로서, 그 제조공정은 하기의 단계를 포함한다.
캐리어로서 폴리이미드 막 층을 사용하고, 상기 폴리이미드 막에 구리 박층을 전기도금하고, 상기 구리 박층에 두꺼운 구리층을 전기도금하고, 상기 캐리어의 양쪽에 감광성 코팅층을 인가하고, 상기 캐리어의 두 쪽에 광 투과성 회로 트랙을 갖는 두 개의 마스크를 탑재한 후 상기 캐리어를 노출 공정처리를 하고, 상기 회로 트랙에 배열되어 있는 감광성 코팅층을 제거하기 위하여 상기 캐리어를 현상 처리(development treatment) 하여 상기 감광성 코팅 층에 움푹 들어간 회로 트랙(recessed circuit track)을 형성하고, 캐리어의 상면에 구리층을 전기도금하여 두꺼운 구리층에 부가적인 구리층을 형성하고, 캐리어의 바닥을 에칭하여 거기에 있는 위쪽의 움푹 들어간 회로트랙을 제거하고, 솔더링 금속재료의 상면을 만들기 위하여 솔더링 금속재료로 위쪽의 움푹 들어간 회로 트랙에서 구리층을 코팅을 하고, 화학 용제로 감광성 코팅층을 씻어서 없애고, 잔여의 구리층을 제거하여 회로선로와 솔더링 금속재료가 남게한다.

Description

씬 볼 그리드 어레이 기판의 제조방법{Process of manufacturing thin ball grid array substrate}
본 발명은 씬 볼 그리드 어레이 기판(thin ball grid aray substrate)을 제조하는 방법에 관한 것이다.
경량화, 박형화 및 콤팩트화는 휴대용 전자장치에서의 요구사항이기 때문에, 이러한 장치에는 상기의 목적을 달성하기 위하여 씬 볼 그리드 어레이 기판이 폭넓게 사용되고 있다. 종래의 씬 볼 그리드 어레이를 제조하는 방법은 두 가지 영역으로 나누어질 수 있는데, 즉, 전해성 전기도금과 화학적 전기도금이 그것이다.
전해성 전기도금 공정은 하기의 단계를 포함한다.
a. 캐리어 11로서 폴리이미드 막 층을 사용하고;
b. 전기 도금에 의하여 상기 캐리어 11에 구리 박층 12를 형성하고;
c. 전기 도금에 의하여 상기 구리 박층 12에 두꺼운 구리층 13(이것은 상기 구리 박층 12보다 두껍다)을 형성하고;
d. 상기 캐리어 11의 상면과 바닥면을 감광성 재료 14의 층으로 코팅하고;
e. 상기 캐리어 11의 상면과 바닥면 각각에 광 투과성 회로 트랙 151을 갖는 마스크 15를 탑재한 후, 상기 캐리어를 노출 처리를 하고;
f. 회로 트랙 151에 배열되어 있는 감광성 물질을 제거하기 위하여 상기 캐리어 11을 현상 처리하여 움푹 들어간(recessed) 회로 트랙 개략도(diagram)를 형성하고;
g. 움푹 들어간 전기회로 트랙이 감광성 재료층 14와 동일한 높이의 상면을 형성하게끔 상기 구리층 13에 구리층 16이 코팅되도록, 상기 캐리어 11의 상면에 전기도금에 의하여 구리층 16을 형성하고;
h. 마스크 15의 회로 트랙에 배열되어 있는 폴리이미드 막을 제거하기 위하여 캐리어 11의 바닥을 에칭하고;
i. 화학 용제로 감광성 재료를 씻어서 없애고;
j. 잔여의 구리층 13을 제거하여 회로선로 19와 전기도금 선로 17이 남게하고(도 1k 참조);
k. 전기도금 선로 17을 전기도금 기기의 음극과 양극 전극에 접속하여, 회로 선로 19에 니켈, 금과 같은 금속막 18을 코팅하는 과정을 포함한다.
비록, 전해성 전기도금 공정이 더 두꺼운 회로를 제공할 수 있을 뿐 아니라, 작업자가 구리회로를 코팅하기 위하여 수많은 금속 중 하나를 택할 수 있도록 하기는 하지만, 전기도금 선로 17이 남게되고, 그에 따라 때때로 고속의 신호전달을 지연시키고, 잡음을 발생하게 하고, 신호 에너지를 감소시키는 것과 같은 문제를 야기하게 된다.
화학적 전기도금 방법은 회로에서 전기도금 선로를 피복하기 위하여 니켈, 금, 주석 등의 부가적인 코팅을 형성할 수 있지만, 코팅의 두께가 제한되어 있다. 따라서, 전기도금 선로 없이 두꺼운 회로를 제공할 수 있는 방법이 없다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하는 씬 볼 그리드 어레이 기판을 제조하는 방법을 제공하는 것이다.
도 1a, 1b, 1c, 1d, 1e, 1f, 1g, 1h, 1i, 1j 및 1k는 씬 볼 그리드 어레이 기판을 제조하는 종래의 전해성 전기도금(electrolytic electroplating)의 공정을 나타내는 도면이다.
도 1l은 도 1f의 사시도이다.
도 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h, 2i, 2j 및 2k는 본 발명에 의한 씬 볼 그리드 어레이 기판을 제조하는 공정을 나타내는 도면이다.
도 2l은 도 2f의 사시도이다.
이러한 목적을 달성하기 위한 씬 볼 그리드 어레이 기판을 제조하는 방법은 하기와 같은 과정을 포함한다.
a. 캐리어로서 폴리이미드 막 층을 사용하고;
b. 상기 폴리이미드 막에 구리 박층을 전기도금하고;
c. 이후의 전기도금을 위한 중간체를 제공하기 위하여 상기 구리 박층에 두꺼운 구리층을 전기도금하고;
d. 상기 캐리어의 상면에 첫 번째 감광성 코팅층을 인가하고, 상기 캐리어의 바닥에 두 번째 감광성 코팅층을 인가하고;
e. 상기 캐리어의 두 쪽에 광 투과성 회로 트랙을 갖는 두 개의 마스크를 탑재한 후, 상기 캐리어를 노출처리 하고;
f. 상기 회로 트랙에 배열되어 있는 상기 감광성 코팅층을 제거하기 위하여 상기 캐리어를 현상 처리하여, 상기 첫 번째 감광성 코팅 층에 첫 번째 움푹 들어간 회로 트랙(recessed circuit track)을 형성하고, 상기 두 번째 감광성 코팅 층에 두 번째 움푹 들어간 회로 트랙을 형성하고;
g. 상기 캐리어의 상면에 구리층을 전기도금 하여, 상기 두꺼운 구리층에 상기 첫 번째 감광성 코팅층의 상면보다 조금 낮은 상면을 갖는 부가적인 구리층을 형성하고;
h. 상기 캐리어의 바닥을 에칭하여 거기에 있는 두 번째 움푹 들어간 회로트랙을 제거하고, 즉, 상기 두 번째 감광성 코팅층에 의하여 피복되지 않은 상기 폴리이미드 막을 제거하고;
i. 상기 감광성 코팅층의 상면과 같은 높이로 솔더링 금속재료의 상면을 만들기 위하여, 솔더링(soldering) 금속재료로 상기 첫 번째 움푹 들어간 회로 트랙에서 구리층을 코팅하고;
j 화학 용제로 상기 감광성 코팅층을 씻어서 없애고;
k. 잔여의 구리층을 제거하여 회로선로와 솔더링 금속재료가 남게하는 단계.
<실시예>
이하 도면을 참고하여 본 발명의 바람직한 실시예를 설명한다(도 2a 내지 2k 참조).
본 발명에 따른 씬 볼 그리드 어레이 기판을 제조하는 방법은 하기와 같은 과정을 포함한다.
a. 캐리어 2로서 폴리이미드 막 층 21을 사용하고;
b. 상기 폴리이미드 막 21에 구리 박층 22을 전기도금하고;
c. 이후의 전기도금을 위한 중간체를 제공하기 위하여 상기 구리 박층 22에 두꺼운 구리층 23을 전기도금하고;
d. 상기 캐리어 2의 상면 및 바닥에 적당한 두께의 감광성 코팅층 24 및 25를 인가하고;
e. 상기 캐리어 2의 상면과 바닥 각각에 광 투과성 회로 트랙 261을 갖는 마스크 26을 탑재한 후, 상기 캐리어 2를 노출처리 하고;
f. 상기 회로 트랙 261에 배열되어 있는 감광성 코팅층 24 및 25를 제거하기 위하여 상기 캐리어 2를 현상 처리하여, 상기 첫 번째 감광성 코팅 층 24 및 25에 움푹 들어간 회로 트랙 241 및 251을 형성하고;
g. 상기 캐리어 2의 상면에 구리층 27을 전기도금 하여, 상기 구리층 23에상기 감광성 코팅층 24의 상면보다 조금 낮은 상면을 갖는 부가적인 구리층을 형성하고;
h. 상기 캐리어 2의 바닥을 에칭하여 바닥에 있는 움푹 들어간 회로트랙 251을 제거하고, 즉, 상기 감광성 코팅층 25에 의하여 피복되지 않은 상기 폴리이미드 막 11을 제거하고;
i. 상기 감광성 코팅층의 상면 24와 같은 높이로 솔더링 금속재료 29의 상면을 만들기 위하여, 솔더링 금속재료 29(예를 들어, 주석과 납의 합금, 63Sn/37Pb와 같은)로 상기 움푹 들어간 회로 트랙 241의 구리층 27을 코팅하고;
j 화학 용제로 상기 감광성 코팅층 24 및 25를 씻어서 없애고;
k. 잔여의 구리층 23을 제거하여 회로선로 3(도 2k 참조)과 솔더링 금속재료 29가 남게하는 단계.
끝으로, 주석 볼이 솔더링 금속 재료 29에 제공됨으로써, 회로 선로를 니켈 또는 금으로 코팅하기 위한 전기도금 선로를 보유할 필요가 없게된다. 구리층 23에서 구리층 27을 코팅하기 위한 전기도금 선로는 상기 k단계에서 구리층 23과 함께 제거된다. 따라서, 본 발명은 전기도금 선로를 남김이 없이 더 두꺼운 회로 선로를 갖는 씬 볼 그리드 어레이 기판을 제공할 수 있다.
본 발명은 전기도금 선로를 남김이 없이 더 두꺼운 회로 선로를 갖는 씬 볼 그리드 어레이 기판을 제공하여, 이러한 기판을 가볍고, 얇고, 콤팩트한 휴대용 전자장치에서 사용할 수 있도록 한다.

Claims (1)

  1. a. 캐리어(carrier)로서 폴리이미드(polyimide) 막 층을 사용하고;
    b. 상기 폴리이미드 막에 구리 박층을 전기도금하고;
    c. 이후의 전기도금을 위한 중간체를 제공하기 위하여 상기 구리 박층에 두꺼운 구리층을 전기도금하고;
    d. 상기 캐리어의 상면에 첫 번째 감광성(photosensitive) 코팅층을 인가하고, 상기 캐리어의 바닥에 두 번째 감광성 코팅층을 인가하고;
    e. 상기 캐리어의 두 쪽에 광 투과성(optically transmissible) 회로 트랙을 갖는 두 개의 마스크를 탑재한 후, 상기 캐리어를 노출처리 하고;
    f. 상기 회로 트랙에 배열되어 있는 상기 감광성 코팅층을 제거하기 위하여 상기 캐리어를 현상 처리(development treatment)하여, 상기 첫 번째 감광성 코팅 층에 첫 번째 움푹 들어간 회로 트랙(recessed circuit track)을 형성하고, 상기 두 번째 감광성 코팅 층에 두 번째 움푹 들어간 회로 트랙을 형성하고;
    g. 상기 캐리어의 상면에 구리층을 전기도금 하여, 상기 두꺼운 구리층에 상기 첫 번째 감광성 코팅층의 상면보다 조금 낮은 상면을 갖는 부가적인 구리층을 형성하고;
    h. 상기 캐리어의 바닥을 에칭하여 거기에 있는 두 번째 움푹 들어간 회로트랙을 제거하고, 즉, 상기 두 번째 감광성 코팅층에 의하여 피복되지 않은 상기 폴리이미드 막을 제거하고;
    i. 상기 감광성 코팅층의 상면과 같은 높이로 솔더링 금속재료의 상면을 만들기 위하여, 솔더링(soldering) 금속재료로 상기 첫 번째 움푹 들어간 회로 트랙에서 구리층을 코팅하고;
    j 화학 용제로 상기 감광성 코팅층을 씻어서 없애고;
    k. 잔여의 구리층을 제거하여 회로선로와 솔더링 금속재료가 남게하는 단계;
    를 포함하는 것을 특징으로 하는 씬 볼 어레이 기판(thin ball array substrate)의 제조방법.
KR1020000043728A 2000-07-28 2000-07-28 씬 볼 그리드 어레이 기판의 제조방법 Abandoned KR20020010246A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000043728A KR20020010246A (ko) 2000-07-28 2000-07-28 씬 볼 그리드 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000043728A KR20020010246A (ko) 2000-07-28 2000-07-28 씬 볼 그리드 어레이 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20020010246A true KR20020010246A (ko) 2002-02-04

Family

ID=37478028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043728A Abandoned KR20020010246A (ko) 2000-07-28 2000-07-28 씬 볼 그리드 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20020010246A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851178A (ja) * 1994-08-05 1996-02-20 Nippon Avionics Co Ltd ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法
JPH10163371A (ja) * 1996-11-26 1998-06-19 Fuchigami Micro:Kk Icパッケージ用配線基板およびその製造方法
JPH10294395A (ja) * 1997-04-18 1998-11-04 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置
KR19990002946A (ko) * 1997-06-24 1999-01-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
JP2000091471A (ja) * 1998-09-10 2000-03-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851178A (ja) * 1994-08-05 1996-02-20 Nippon Avionics Co Ltd ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法
JPH10163371A (ja) * 1996-11-26 1998-06-19 Fuchigami Micro:Kk Icパッケージ用配線基板およびその製造方法
JPH10294395A (ja) * 1997-04-18 1998-11-04 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置
KR19990002946A (ko) * 1997-06-24 1999-01-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
JP2000091471A (ja) * 1998-09-10 2000-03-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材

Similar Documents

Publication Publication Date Title
KR100621550B1 (ko) 테이프 배선 기판의 제조방법
US5097593A (en) Method of forming a hybrid printed circuit board
JPH0423390A (ja) 多層配線基板の製造方法
JPH0636472B2 (ja) 多層配線基板の製造方法
JPH02260491A (ja) プリント回路板及びその製造方法
TWI772364B (zh) 利用種子層的電路形成方法及用於選擇性蝕刻種子層的蝕刻液組合物
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
US3772101A (en) Landless plated-through hole photoresist making process
JP2002026489A (ja) バンプ付き配線回路基板及びその製造方法
JPS61176194A (ja) プリント回路基板の製造方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JPH10178271A (ja) 多層配線基板の製造方法および多層配線基板
US6800816B2 (en) Wiring circuit board having bumps and method of producing same
KR20020010246A (ko) 씬 볼 그리드 어레이 기판의 제조방법
US6274491B1 (en) Process of manufacturing thin ball grid array substrates
US9497865B2 (en) Printed circuit board and fabrication method thereof
JPH06268355A (ja) プリント配線板およびその製造方法
TWI461134B (zh) 載板結構及其製作方法
JPH06252529A (ja) プリント配線板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPH0233994A (ja) 回路製造方法
JPH06188534A (ja) 電子部品搭載用基板及びその製造方法
JPH05226798A (ja) プリント配線板及びその製造方法
JP2002093648A (ja) 薄型球柵陣列基板の製造方法
JPH05299836A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000728

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020918

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000728

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040920

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee