[go: up one dir, main page]

KR102606279B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102606279B1
KR102606279B1 KR1020160041257A KR20160041257A KR102606279B1 KR 102606279 B1 KR102606279 B1 KR 102606279B1 KR 1020160041257 A KR1020160041257 A KR 1020160041257A KR 20160041257 A KR20160041257 A KR 20160041257A KR 102606279 B1 KR102606279 B1 KR 102606279B1
Authority
KR
South Korea
Prior art keywords
layer
area
thin film
film transistor
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160041257A
Other languages
English (en)
Other versions
KR20170115150A (ko
Inventor
이동현
김득종
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160041257A priority Critical patent/KR102606279B1/ko
Priority to US15/420,346 priority patent/US10050063B2/en
Priority to CN201710191776.XA priority patent/CN107293566B/zh
Priority to TW106110556A priority patent/TWI728085B/zh
Priority to EP17164003.0A priority patent/EP3242327B1/en
Publication of KR20170115150A publication Critical patent/KR20170115150A/ko
Priority to US16/039,454 priority patent/US10566353B2/en
Priority to US16/742,265 priority patent/US11043512B2/en
Application granted granted Critical
Publication of KR102606279B1 publication Critical patent/KR102606279B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H01L27/1244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 도전층들 사이의 쇼트를 방지할 수 있는 디스플레이 장치를 위하여, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 포함하는 기판과, 상기 디스플레이영역 상에 배치되며 도전층들을 포함하고 상기 도전층들 각각은 직하(直下)의 무기막에 컨택하도록 위치한 회로부와, 상기 회로부 상에 배치되며 상기 도전층들 중 적어도 하나에 전기적으로 연결되는 화소전극을 포함하는 디스플레이소자를 포함하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 도전층들 사이의 쇼트를 방지할 수 있는 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 디스플레이소자 및 이 디스플레이소자에 인가되는 전기적 신호를 제어하기 위한 전자소자들을 포함한다. 전자소자들은 박막 트랜지스터(TFT; Thin Film Transistor), 커패시터 및 복수의 배선들을 포함한다.
디스플레이소자의 발광 여부 및 발광 정도를 정확하게 제어하기 위해, 하나의 디스플레이소자에 전기적으로 연결되는 박막트랜지스터들의 개수가 증가하였으며, 이러한 박막트랜지스터들에 전기적 신호를 전달하는 배선들의 개수 역시 증가하였다.
그러나 이러한 종래의 디스플레이 장치에는, 소형 또는 해상도가 높은 디스플레이 장치를 구현하기 위해 디스플레이 장치에 포함되는 박막트랜지스터들의 구성요소들 및/또는 배선들 사이의 간격이 줄어들게 되어, 제조 과정에서 도전층들이 정확하게 패터닝되지 않을 경우 인접한 도전패턴들 사이에서 쇼트가 발생할 수 있다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 도전층들 사이의 쇼트를 방지할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 포함하는 기판과, 상기 디스플레이영역 상에 배치되며 도전층들을 포함하고 상기 도전층들 각각은 직하(直下)의 무기막에 컨택하도록 위치한 회로부와, 상기 회로부 상에 배치되며 상기 도전층들 중 적어도 하나에 전기적으로 연결되는 화소전극을 포함하는 디스플레이소자를 포함하는, 디스플레이 장치가 제공된다.
상기 도전층들 각각의 하면은 상기 직하의 무기막에 면접촉할 수 있다.
상기 도전층들은 제1도전층과 상기 제1도전층 상부에 위치한 제2도전층을 포함하고, 상기 제1도전층 하부에 위치한 층간절연막과, 상기 제1도전층과 상기 제2도전층 사이에 개재되며 상기 제1도전층의 제1상면의 적어도 일부를 노출시키는 제1개구를 가져 상기 제2도전층이 상기 제1개구를 통해 상기 제1도전층에 컨택하도록 하는 제1무기막과, 상기 제2도전층을 덮어 상기 제2도전층 외측에서 상기 제1무기막과 컨택하는 제2무기막을 구비할 수 있다.
이때, 상기 제2무기막은 상기 제2도전층의 제2상면의 적어도 일부를 노출시키는 제2개구를 가질 수 있다. 나아가, 상기 제2무기막을 덮되 상기 제2개구에 대응하는 컨택홀을 가져 상기 제2상면의 적어도 일부를 노출시키는 평탄화막을 더 구비하고, 상기 화소전극은 상기 제2도전층에 전기적으로 연결되도록 상기 평탄화막 상에 위치할 수 있다.
한편, 상기 층간절연막은 상기 주변영역까지 연장되며, 상기 주변영역에 위치하고 상기 제1도전층과 동일 물질을 포함하며 상기 층간절연막 상에 위치하는 제1배선과, 상기 제1배선을 덮는 유기물층과, 상기 주변영역에 위치하고 상기 제2도전층과 동일 물질을 포함하며 상기 유기물층 상에 위치하는 제2배선을 더 구비할 수 있다.
이때, 상기 제1무기막은 상기 주변영역까지 연장되어 상기 제1배선을 덮고, 상기 유기물층은 상기 제1무기막 상에 위치하며, 상기 제2무기막은 상기 주변영역까지 연장되어 상기 제2배선을 덮을 수 있다
이 경우, 상기 기판은 상기 디스플레이영역을 포함하는 제1영역과, 상기 주변영역의 적어도 일부를 포함하는 제2영역과, 상기 제1영역과 상기 제2영역 사이에 위치하는 벤딩영역을 가져, 상기 벤딩영역에서 벤딩축을 중심으로 벤딩되고, 상기 제1무기막은 상기 벤딩영역에 대응하는 개구부를 가지며, 상기 유기물층은 상기 개구부를 채우고, 상기 제2무기막은 상기 개구부에 대응하는 추가개구부를 가질 수 있다.
상기 제1배선과 상기 제2배선은 서로 층을 달리하여 교차할 수 있다.
상기 기판은 상기 유기물층이 위치하는 부분에서 벤딩될 수 있다.
채널영역, 상기 채널영역의 일측에 위치한 소스영역 및 상기 채널영역의 타측에 위치한 드레인영역을 포함하는 활성층과, 상기 활성층으로부터 절연되도록 상기 활성층 상부에 위치한 게이트전극을 포함하는 박막트랜지스터를 상기 디스플레이영역에 더 구비하며, 상기 제1도전층은 상기 소스영역 또는 상기 드레인영역과 전기적으로 연결될 수 있다.
상기 제2도전층은 상기 소스영역 또는 상기 드레인영역과 전기적으로 연결될 수 있다.
적어도 상기 디스플레이영역에 위치하며 상기 제1도전층과 동일층에 배치된 하부 전원공급선 및 상기 제2도전층과 동일층에 배치된 상부 전원공급선을 더 포함하며, 상기 하부 전원공급선과 상기 상부 전원공급선은 전기적으로 연결될 수 있다. 이때, 상기 제1무기막은 상기 하부 전원공급선과 상기 상부 전원공급선 사이에 개재되고, 상기 하부 전원공급선의 상면의 적어도 일부를 노출시키는 추가개구를 가져 상기 상부 전원공급선이 상기 추가개구를 통해 상기 하부 전원공급선에 컨택하도록 할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 도전층들 사이의 쇼트를 방지할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 2는 도 1의 디스플레이 장치가 포함하는 일 (부)화소의 등가 회로도이다.
도 3은 도 2의 (부)화소에 있어서의 복수개의 박막트랜지스터들 및 커패시터 등의 위치를 개략적으로 도시하는 배치도이다.
도 4 내지 도 8은 도 3의 복수개의 박막트랜지스터들 및 커패시터 등의 구성요소들을 층별로 개략적으로 도시하는 배치도들이다.
도 9는 도 3의 IX-IX선을 따라 취한 단면도이다.
도 10은 도 3의 X-X선을 따라 취한 단면도이다.
도 11은 도 1의 XI 부분을 개략적으로 도시하는 단면도이다.
도 12는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도이다.
도 13은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 1에 도시된 것과 같이 본 실시예에 따른 디스플레이 장치는 기판(110)을 구비한다. 도 1에 도시된 것과 같이 본 실시예에 따른 디스플레이 장치가 구비하는 기판(110)은 디스플레이영역(DA)과 이 디스플레이영역(DA) 외측의 주변영역(PA)을 갖는다. 기판(110)의 디스플레이영역(DA)에는 유기발광소자(organic light-emitting device, OLED)와 같은 다양한 디스플레이소자들이 배치될 수 있다. 기판(110)의 주변영역(PA)에는 디스플레이영역(DA)에 인가할 전기적 신호를 전달하는 다양한 배선들이 위치할 수 있다. 이하에서는 편의상 디스플레이소자로서 유기발광소자를 구비하는 디스플레이 장치에 대해 설명한다. 하지만 본 발명이 이에 한정되는 것은 아니다.
도 2는 도 1의 디스플레이 장치의 디스플레이영역(DA)에 위치하는 일 (부)화소의 등가 회로도이다. 도 2에서는 (부)화소가 유기발광소자를 포함하는 경우를 도시하고 있다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 장치의 하나의 (부)화소는 복수개의 신호선들(121, 122, 123, 124, 171) 복수개의 신호선들에 연결되어 있는 복수개의 박막트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst), 전원공급선들(172, 178) 및 유기발광소자(OLED)를 포함한다. 물론 복수개의 신호선들(121, 122, 123, 124, 171)이나 전원공급선들(172, 178)은 복수개의 (부)화소들에 있어서 공유될 수 있다.
박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 바이패스 박막트랜지스터(T7)를 포함한다.
신호선은 스캔신호(Sn)를 전달하는 스캔선(121), 초기화 박막트랜지스터(T4)와 바이패스 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(122), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(123), 스캔선(121)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(171), 구동전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 하부 전원공급선(172), 구동 박막트랜지스터(T1)를 초기화하는 초기화전압(Vint)을 전달하는 초기화전압선(124)을 포함한다.
구동 박막트랜지스터(T1)의 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 전원공급선(172)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극(G2)은 스캔선(121)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 소스전극(S2)은 데이터선(171)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 드레인전극(D2)은 구동 박막트랜지스터(T1)의 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 전원공급선(172)에 연결되어 있다. 이러한 스위칭 박막트랜지스터(T2)는 스캔선(121)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(171)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극(G3)은 스캔선(121)에 연결되어 있고, 보상 박막트랜지스터(T3)의 소스전극(S3)은 구동 박막트랜지스터(T1)의 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 초기화 박막트랜지스터(T4)의 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 게이트전극(G1)에 연결되어 있다. 이러한 보상 박막트랜지스터(T3)는 스캔선(121)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 게이트전극(G1)과 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
초기화 박막트랜지스터(T4)의 게이트전극(G4)은 이전 스캔선(122)에 연결되어 있고, 초기화 박막트랜지스터(T4)의 소스전극(S4)은 바이패스 박막트랜지스터(T7)의 드레인전극(D7)과 초기화전압선(124)에 연결되어 있으며, 초기화 박막트랜지스터(T4)의 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 게이트전극(G1)에 연결되어 있다. 이러한 초기화 박막트랜지스터(T4)는 이전 스캔선(122)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 게이트전극(G5)은 발광제어선(123)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 소스전극(S5)은 하부 전원공급선(172)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 드레인전극(D5)은 구동 박막트랜지스터(T1)의 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극(G6)은 발광제어선(123)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 소스전극(S6)은 구동 박막트랜지스터(T1)의 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 드레인전극(D6)은 바이패스 박막트랜지스터(T7)의 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다. 이러한 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(123)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
바이패스 박막트랜지스터(T7)의 게이트전극(G7)은 이전 스캔선(122)에 연결되어 있고, 바이패스 박막트랜지스터(T7)의 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 드레인전극(D6) 및 유기발광소자(OLED)의 화소전극(191, 도 9 참조)에 연결되어 있으며, 바이패스 박막트랜지스터(T7)의 드레인전극(D7)은 초기화 박막트랜지스터(T4)의 소스전극(S4) 및 초기화전압선(124)에 연결되어 있다. 바이패스 박막트랜지스터(T7)는 이전 스캔선(122)을 통해 전달받은 이전 스캔신호(Sn-1)를 게이트전극(G7)에 전달받는다. 이전 스캔신호(Sn-1)로부터 바이패스 박막트랜지스터(T7)를 오프시킬 수 있는 소정 레벨의 전압의 전기적 신호를 인가받으면, 바이패스 박막트랜지스터(T7)가 오프 상태가 되어 구동전류(Id)의 일부가 바이패스 전류(Ibp)로서 바이패스 박막트랜지스터(T7)를 통해 빠져나가게 된다.
블랙 영상을 표시하는 구동 박막트랜지스터(T1)의 최소 전류가 구동전류로 흐를 경우에도 유기발광소자(OLED)가 발광하게 된다면, 블랙 영상이 제대로 표시되지 않는다. 여기서, 구동 박막트랜지스터(T1)의 최소 전류란 구동 박막트랜지스터(T1)의 게이트-소스 전압(VGS)이 문턱 전압(Vth)보다 작아서 구동 박막트랜지스터(T1)가 오프되는 조건에서의 전류를 의미한다. 따라서 그러한 최소 전류가 구동전류가 흐를 경우에도 유기발광소자(OLED)가 발광하는 것을 방지하기 위해, 바이패스 박막트랜지스터(T7)는 구동 박막트랜지스터(T1)로부터 흘러나오는 전류(Id)의 일부를 바이패스 전류(Ibp)로서 유기발광소자(OLED) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 이렇게 구동 박막트랜지스터(T1)를 오프시키는 조건에서의 최소 구동전류(예를 들어 10 pA 이하의 전류)보다 더 작은 전류가 유기발광소자(OLED)에 전달되도록 하여, 유기발광소자(OLED)가 발광하지 않도록 하거나 발광 정도를 최소화시켜, 블랙 영상이 구현되도록 한다.
블랙 영상을 표시하기 위한 최소 구동전류가 흐르는 경우, 이 최소 구동전류로부터 바이패스 전류(Ibp)가 분기됨에 따라 유기발광소자(OLED)에서의 발광여부나 발광정도가 큰 영향을 받는다. 하지만 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우, 유기발광소자(OLED)에서의 발광정도는 바이패스 전류(Ibp)에 의해 거의 영향을 받지 않는다고 할 수 있다. 따라서 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동전류(Id)로부터 바이패스 박막트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 유기발광소자(OLED)의 발광전류(IOLED)는 블랙 영상을 확실하게 표현할 수 있는 수준의 전류량을 가지게 된다. 따라서 바이패스 박막트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현함으로써 콘트라스트비를 향상시킬 수 있다.
도 2에서는 초기화 박막트랜지스터(T4)와 바이패스 박막트랜지스터(T7)가 이전 스캔선(122)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 초기화 박막트랜지스터(T4)는 이전 스캔선(122)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 바이패스 박막트랜지스터(T7)는 별도의 배선에 연결되어 상기 배선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(Cst2)은 하부 전원공급선(172)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 2에서는 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수도 있다. 또한, 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4) 외의 다른 박막트랜지스터들(T1, T2, T5, T6, T7) 중 적어도 어느 하나가 듀얼 게이트전극을 가질 수도 있는 등, 다양한 변형이 가능함은 물론이다.
이하에서 이러한 유기발광 디스플레이 장치의 한 화소의 구체적인 동작을 개략적으로 설명한다.
먼저, 초기화 기간 동안 이전 스캔선(122)을 통해 로우레벨(low level)의 이전 스캔신호(Sn-1)가 공급된다. 그러면, 로우레벨의 이전 스캔신호(Sn-1)에 대응하여 초기화 박막트랜지스터(T4)가 턴-온(Turn on)되어, 초기화 박막트랜지스터(T4)를 통해 초기화전압선(124)으로부터의 초기화전압(Vint)이 구동 박막트랜지스터(T1)의 게이트전극에 전달되고, 이에 따라 초기화전압(Vint)에 의해 구동 박막트랜지스터(T1)가 초기화된다.
이 후, 데이터 프로그래밍 기간 중 스캔선(121)을 통해 로우레벨의 스캔신호(Sn)가 공급된다. 그러면, 로우레벨의 스캔신호(Sn)에 대응하여 스위칭 박막트랜지스터(T2) 및 보상 박막트랜지스터(T3)가 턴-온된다. 이에 따라 구동 박막트랜지스터(T1)는 턴-온된 보상 박막트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다. 그러면, 데이터선(171)으로부터 공급된 데이터신호(Dm)에서 구동 박막트랜지스터(T1)의 문턱전압(Threshold voltage, Vth)만큼 감소한 보상전압(Dm+Vth, Vth는 (-)의 값)이 구동 박막트랜지스터(T1)의 게이트전극(G1)에 인가된다. 그리고 스토리지 커패시터(Cst)의 양단에는 구동전압(ELVDD)과 보상전압(Dm+Vth)이 인가되어, 스토리지 커패시터(Cst)에는 양단 전압차에 대응하는 전하가 저장된다.
이후, 발광기간 동안 발광제어선(123)으로부터 공급되는 발광제어신호(En)가 하이레벨에서 로우레벨로 변경된다. 그러면, 발광기간 동안 로우레벨의 발광제어신호(En)에 의해 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)가 턴-온된다. 그러면, 구동 박막트랜지스터(T1)의 게이트전극의 전압과 구동전압(ELVDD) 간의 전압차에 따라 결정되는 구동전류(IOLED)가 발생하고, 발광제어 박막트랜지스터(T6)를 통해 구동전류(IOLED)가 유기발광소자(OLED)에 공급된다. 발광기간동안 스토리지 커패시터(Cst)에 의해 구동 박막트랜지스터(T1)의 게이트-소스 전압(VGS)은 '(Dm+Vth)-ELVDD'으로 유지되며, 구동 박막트랜지스터(T1)의 전류-전압 관계에 따르면 구동전류(IOLED)는 게이트-소스 전압(VGS)에서 문턱전압(Vth)을 차감한 값의 제곱인 '(Dm-ELVDD)2'에 비례하기에, 구동전류(IOLED)는 구동 박막트랜지스터(T1)의 문턱전압(Vth)에 관계없이 결정된다.
이하에서는 도 2에 도시된 유기발광 디스플레이 장치의 일 (부)화소의 상세 구조에 대해 도 3 내지 도 10을 참조하여 설명한다.
도 3은 도 2의 (부)화소에 있어서의 복수개의 박막트랜지스터들 및 커패시터 등의 위치를 개략적으로 도시하는 배치도이다. 참고로 도 2에 도시된 것과 같은 배치도는 일 (부)화소의 배치도로서, 그 상하좌우로 동일/유사한 구성의 (부)화소들이 배치될 수 있다. 도 4 내지 도 8은 도 2의 복수개의 박막트랜지스터들 및 커패시터 등의 구성요소들을 층별로 개략적으로 도시하는 배치도들이다. 즉, 도 4 내지 도 8 각각은 동일층에 위치하는 배선이나 반도체층 등의 배치를 도시한 것으로서, 도 4 내지 도 8에 도시된 층상 구조들 사이에는 절연층 등이 개재될 수 있다. 예컨대 도 4에 도시된 층과 도 5에 도시된 층 사이에는 제1게이트절연막(141, 도 9 참조)이 개재되고, 도 5에 도시된 층과 도 6에 도시된 층 사이에는 제2게이트절연막(142, 도 9 참조)이 개재되며, 도 7에 도시된 층과 도 8에 도시된 층 사이에는 제1무기막(151, 도 9 참조)이 개재될 수 있다. 물론 그러한 절연층들에는 컨택홀 등이 형성되어, 도 4 내지 도 8에 도시된 층상 구조들이 상하로 서로 전기적으로 연결될 수도 있다. 이와 같이 본 실시예에 따른 디스플레이 장치는 디스플레이영역(DA에 배치되며 도전층들을 포함하는 회로부를 갖는다.
본 실시예에 따른 유기발광 디스플레이 장치의 (부)화소는 스캔신호(Sn), 이전 스캔신호(Sn-1), 발광제어신호(En) 및 초기화전압(Vint)을 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(121), 이전 스캔선(122), 발광제어선(123) 및 초기화전압선(124)을 포함한다. 그리고 본 실시예에 따른 유기발광 디스플레이 장치의 (부)화소는 스캔선(121), 이전 스캔선(122), 발광제어선(123) 및 초기화전압선(124)과 교차하며 (부)화소에 데이터신호(Dm) 및 구동전압(ELVDD)을 각각 인가하는 데이터선(171)과 전원공급선(172, 178)을 포함할 수 있다.
또한, (부)화소는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 바이패스 박막트랜지스터(T7), 스토리지 커패시터(Cst) 및 유기발광소자(미도시)를 포함할 수 있다.
구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 바이패스 박막트랜지스터(T7)는 도 4에 도시된 것과 같은 반도체층을 따라 형성되어 있는데, 반도체층은 다양한 형상으로 굴곡진 형상을 가질 수 있다. 반도체층은 구동 박막트랜지스터(T1)에 대응하는 구동 채널영역(131a), 스위칭 박막트랜지스터(T2)에 대응하는 스위칭 채널영역(131b), 보상 박막트랜지스터(T3)에 대응하는 보상 채널영역(131c1, 131c2, 131c3), 초기화 박막트랜지스터(T4)에 대응하는 초기화 채널영역(131d1, 131d2, 131d3), 동작제어 박막트랜지스터(T5)에 대응하는 동작제어 채널영역(131e), 발광제어 박막트랜지스터(T6)에 대응하는 발광제어 채널영역(131f) 및 바이패스 박막트랜지스터(T7)에 대응하는 바이패스 채널영역(131g)을 포함할 수 있다. 즉, 구동 채널영역(131a), 스위칭 채널영역(131b), 보상 채널영역(131c1, 131c2, 131c3), 초기화 채널영역(131d1, 131d2, 131d3), 동작제어 채널영역(131e), 발광제어 채널영역(131f) 및 바이패스 채널영역(131g)은 도 4에 도시된 것과 같은 반도체층의 일부 영역들인 것으로 이해될 수 있다.
이러한 반도체층은 폴리실리콘을 포함할 수 있다. 그리고 반도체층은 예컨대 불순물이 도핑되지 않은 상술한 것과 같은 채널영역들과, 채널영역의 양옆의 불순물이 도핑되어 형성된 소스영역들과 드레인영역들을 포함할 수 있다. 여기서, 불순물은 박막트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물을 포함할 수 있다. 채널영역과, 이 채널영역의 일측에 위치한 소스영역과, 채널영역의 타측에 위치한 드레인영역을, 활성층이라 할 수 있다. 즉, 박막트랜지스터가 활성층을 가지며, 이 활성층은 채널영역, 소스영역 및 드레인영역을 포함하는 것으로 이해될 수 있다.
도핑되어 형성된 소스영역이나 드레인영역은 박막트랜지스터의 소스전극이나 드레인전극으로 해석될 수 있다. 즉, 예컨대 구동 소스전극은 도 4에 도시된 반도체층에 있어서 구동 채널영역(131a) 근방에서 불순물이 도핑된 구동 소스영역(176a)에 해당하고, 구동 드레인전극은 도 4에 도시된 반도체층에 있어서 구동 채널영역(131a) 근방에서 불순물이 도핑된 구동 드레인영역(177a)에 해당할 수 있다. 이하에서는 편의상 소스전극이나 드레인전극 대신 소스영역이나 드레인영역이라는 용어를 사용한다. 또한, 도 4에 도시된 반도체층에 있어서 박막트랜지스터들 사이에 대응하는 반도체층의 부분들도 불순물로 도핑되어, 박막트랜지스터들을 전기적으로 연결하는 역할을 하는 배선으로 해석될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
한편, 스토리지 커패시터(Cst)가 배치될 수 있다. 스토리지 커패시터(Cst)는 제2게이트절연막(142)을 사이에 두고 배치되는 제1스토리지 축전판(125a)과 제2스토리지 축전판(127)을 포함할 수 있다. 이때, 제1스토리지 축전판(125a)은 구동 박막트랜지스터(T1)의 구동 게이트전극(125a)의 역할도 동시에 할 수 있다. 즉, 구동 게이트전극(125a)과 제1스토리지 축전판(125a)은 일체(一體)인 것으로 이해될 수 있다. 이하에서는 구동 게이트전극을 언급할 시에 편의상 제1스토리지 축전판(125a)과 동일한 참조번호를 사용한다.
제1스토리지 축전판(125a)은 도 5에 도시된 것과 같이 인접한 (부)화소와 분리된 아일랜드 형상을 가질 수 있다. 이러한 제1스토리지 축전판(125a)은 도 5에 도시된 것과 같이 스캔선(121), 이전 스캔선(122) 및 발광제어선(123)과 동일층에 동일 물질로 형성될 수 있다.
참고로 스위칭 게이트전극(125b)과 보상 게이트전극(125c1, 125c2)은 반도체층과 교차하는 스캔선(121)의 부분들이거나 스캔선(121)으로부터 돌출된 부분들이고, 초기화 게이트전극(125d1, 125d2)과 바이패스 게이트전극(125g)은 반도체층과 교차하는 이전 스캔선(122)의 부분들이거나 이전 스캔선(122)으로부터 돌출된 부분들이며, 동작제어 게이트전극(125e)과 발광제어 게이트전극(125f)은 반도체층과 교차하는 발광제어선(123)의 부분들이거나 발광제어선(123)으로부터 돌출된 부분들인 것으로 이해될 수 있다.
제2스토리지 축전판(127)은 인접한 (부)화소들에 있어서 서로 연결되어 있을 수 있으며, 도 6에 도시된 것과 같이 초기화전압선(124) 및/또는 실드층(126)과 동일층에 동일 물질로 형성될 수 있다. 제2스토리지 축전판(127)에는 스토리지 개구부(27)가 형성될 수 있는데, 이를 통해 후술하는 것과 같은 연결부재(174)로 제1스토리지 축전판(125a)과 보상 박막트랜지스터(T3)의 보상 드레인영역(177c)이 전기적으로 연결되도록 할 수 있다. 제2스토리지 축전판(127)은 층간절연막(143, 도 9 참조)에 형성된 컨택홀(168)을 통해 하부 전원공급선(172)에 연결될 수 있다.
구동 박막트랜지스터(T1)는 구동 채널영역(131a), 구동 게이트전극(125a), 구동 소스영역(176a) 및 구동 드레인영역(177a)을 포함한다. 구동 게이트전극(125a)은 전술한 것과 같이 제1스토리지 축전판(125a)의 역할을 겸할 수 있다. 구동 소스영역(176a)은 구동 게이트전극(125a) 외측(도 4 등에서는 -x 방향) 부분이고, 구동 드레인영역(177a)은 구동 게이트전극(125a) 외측(도 4 등에서는 +x 방향) 부분으로서 구동 게이트전극(125a)을 중심으로 구동 소스영역(176a)의 반대쪽에 위치한다. 구동 박막트랜지스터(T1)의 구동 소스영역(176a)은 후술하는 스위칭 드레인영역(177b) 및 동작제어 드레인영역(177e)에 연결되고, 구동 드레인영역(177a)은 후술하는 보상 소스영역(176c) 및 발광제어 소스영역(176f)에 연결된다.
스위칭 박막트랜지스터(T2)는 스위칭 채널영역(131b), 스위칭 게이트전극(125b), 스위칭 소스영역(176b) 및 스위칭 드레인영역(177b)을 포함한다. 스위칭 소스영역(176b)은 제1게이트절연막(141), 제2게이트절연막(142) 및 층간절연막(143)에 형성된 컨택홀(164)을 통해 데이터선(171)과 전기적으로 연결될 수 있다. 이때, 필요에 따라 데이터선(171)의 컨택홀(164) 근방의 부분을 스위칭 박막트랜지스터(T2)의 소스영역으로 이해할 수도 있다. 스위칭 드레인영역(177b)은 스위칭 채널영역(131b)을 중심으로 스위칭 소스영역(176b) 반대편에 위치하며 불순물이 도핑된 반도체층의 부분이다.
이러한 스위칭 박막트랜지스터(T2)는 발광시키고자 하는 (부)화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트전극(125b)은 스캔선(121)에 연결되어 있고, 스위칭 소스영역(176b)은 상술한 것과 같이 데이터선(171)에 연결되어 있으며, 스위칭 드레인영역(177b)은 구동 박막트랜지스터(T1) 및 동작제어 박막트랜지스터(T5)에 연결되어 있다.
보상 박막트랜지스터(T3)는 보상 채널영역(131c1, 131c2, 131c3), 보상 게이트전극(125c1, 125c2), 보상 소스영역(176c) 및 보상 드레인영역(177c)을 포함한다. 보상 소스영역(176c)은 보상 채널영역(131c1, 131c2, 131c3) 근방에서 불순물이 도핑된 반도체층의 부분이고, 보상 드레인영역(177c)은 보상 채널영역(131c1, 131c2, 131c3) 근방에서 불순물이 도핑된 보상 드레인영역(177c)에 해당한다. 보상 게이트전극(125c1, 125c2)은 제1게이트전극(125c1)과 제2게이트전극(125c2)을 포함하는 듀얼 게이트전극으로서, 누설 전류(leakage current)의 발생을 방지하거나 줄이는 역할을 할 수 있다. 보상 박막트랜지스터(T3)의 보상 드레인영역(177c)은 연결부재(174)를 통해 제1스토리지 축전판(125a)에 연결될 수 있다. 보상 채널영역(131c1, 131c2, 131c3)은 제1게이트전극(125c1)에 대응하는 부분(131c1), 제2게이트전극(125c2)에 대응하는 부분(131c3), 그리고 그 두 부분들(131c1, 131c3) 사이의 부분(131c2)을 포함할 수 있다.
연결부재(174)는 도 7에 도시된 것과 같이 데이터선(171) 등과 동일 물질로 동일층에 형성될 수 있다. 연결부재(174)의 일단은 제1게이트절연막(141), 제2게이트절연막(142) 및 층간절연막(143)에 형성된 컨택홀(166)을 통해 보상 드레인영역(177c) 및 초기화 드레인영역(177d)에 연결되며, 연결부재(174)의 타단은 제2게이트절연막(142) 및 층간절연막(143)에 형성된 컨택홀(167)을 통해 제1스토리지 축전판(125a)에 연결된다. 이때, 연결부재(174)의 타단은 제2스토리지 축전판(127)에 형성된 스토리지 개구부(27)를 통해 제1스토리지 축전판(125a)에 연결된다.
초기화 박막트랜지스터(T4)는 초기화 채널영역(131d), 초기화 게이트전극(125d), 초기화 소스영역(176d) 및 초기화 드레인영역(177d)을 포함한다. 초기화 소스영역(176d)은 초기화연결선(173)을 통해 초기화전압선(124)과 연결되어 있다. 초기화연결선(173)의 일단은 제2게이트절연막(142) 및 층간절연막(160)에 형성된 컨택홀(161)을 통해 초기화전압선(124)과 연결되고, 초기화연결선(173)의 타단은 제1게이트절연막(141), 제2게이트절연막(142) 및 층간절연막(160)에 형성된 컨택홀(162)을 통해 초기화 소스영역(176d)과 연결될 수 있다. 초기화 드레인영역(177d)은 초기화 채널영역(131d)을 중심으로 초기화 소스영역(176d) 반대편의 불순물이 도핑된 반도체층의 부분이다.
동작제어 박막트랜지스터(T5)는 동작제어 채널영역(131e), 동작제어 게이트전극(125e), 동작제어 소스영역(176e) 및 동작제어 드레인영역(177e)을 포함한다. 동작제어 소스영역(176e)은 제1게이트절연막(141), 제2게이트절연막(142) 및 층간절연막(143)에 형성된 컨택홀(165)을 통해 하부 전원공급선(172)에 전기적으로 연결될 수 있다. 이때, 필요에 따라 하부 전원공급선(172)의 컨택홀(165) 근방의 부분을 동작제어 박막트랜지스터(T5)의 소스영역으로 이해할 수도 있다. 동작제어 드레인영역(177e)은 동작제어 채널영역(131e)을 중심으로 동작제어 소스영역(176e) 반대편의 불순물이 도핑된 반도체층의 부분이다.
발광제어 박막트랜지스터(T6)는 발광제어 채널영역(131f), 발광제어 게이트전극(125f), 발광제어 소스영역(176f) 및 발광제어 드레인영역(177f)을 포함한다. 발광제어 드레인영역(177f)은 제1게이트절연막(141), 제2게이트절연막(142) 및 층간절연막(143)에 형성된 컨택홀(163)을 통해 층간절연막(143) 상의 중간연결층(175)에 연결될 수 있다. 중간연결층(175)은 도 7에 도시된 것과 같이 데이터선(171)이나 하부 전원공급선(172) 등과 함께 층간절연막(143) 상에 위치할 수 있다. 발광제어 소스영역(176f)은 발광제어 채널영역(131f)을 중심으로 발광제어 드레인영역(177f) 반대편의 불순물이 도핑된 반도체층의 부분이다. 이러한 중간연결층(175)은 후술하는 것과 같은 보조연결층(179)에 전기적으로 연결되어, 결과적으로 유기발광소자의 화소전극(191)에 전기적으로 연결된다.
바이패스 박막트랜지스터(T7)는 바이패스 채널영역(131g), 바이패스 게이트전극(125g), 바이패스 소스영역(176g) 및 바이패스 드레인영역(177g)을 포함한다. 바이패스 드레인영역(177g)은 초기화 박막트랜지스터(T4)의 초기화 소스영역(176d)에 연결되는바, 이에 따라 초기화연결선(173)을 통해 초기화전압선(124)과 연결되어 있다. 바이패스 소스영역(176g)은 (+y 방향의) (부)화소의 유기발광소자의 화소전극에 전기적으로 연결된다. 구체적으로, 바이패스 소스영역(176g)은 (+y 방향의) (부)화소의 발광제어 드레인영역(177f)에 연결되며, 이에 따라 컨택홀(163)을 통해 층간절연막(143) 상의 중간연결층(175)에 연결될 수 있다. 전술한 바와 같이 중간연결층(175)은 보조연결층(179)에 전기적으로 연결되어, 결과적으로 유기발광소자의 화소전극(191)에 전기적으로 연결된다.
한편, 전술한 바와 같이 실드층(126)이 제2스토리지 축전판(127) 및 초기화전압선(124)과 동일층에 동일 물질로 형성될 수 있다. 도 6의 좌측 부분의 실드층(126)은 해당 부화소와 (-x 방향에) 인접한 (부)화소에 걸쳐 일체로 형성되고, 도 6의 우측 부분의 실드층(126)은 해당 부화소와 (+x 방향에) 인접한 (부)화소에 걸쳐 일체로 형성된다. 그리고 실드층(126)은 보상 채널영역(131c1, 131c2, 131c3) 중, 부분(131c1)과 부분(131c3) 사이의 부분(131c2)과 적어도 중첩된다. 이러한 실드층(126)은 층간절연막(143)에 형성된 컨택홀(169)을 통해 하부 전원공급선(172)에 전기적으로 연결됨에 따라, 언제나 대략 일정한 전위를 갖게 된다.
도 3에 도시된 것과 같은 (부)화소의 +x 방향 근방에 위치한 (부)화소에도 데이터선(171)이 존재한다. 편의상 도 3에 도시된 것과 같은 (부)화소를 화소(P1)라 하고, 화소(P1)의 +x 방향 근방에 위치한 (부)화소를 편의상 화소(P2)라 하면, 그 데이터선(171)은 화소(P2)에 데이터신호를 전달하는 것 외에, 화소(P2)의 +y 방향과 -y 방향에 위치한 복수개의 (부)화소들에도 데이터신호를 전달한다. 이때 전달하는 데이터신호는 화소(P2)의 +y 방향과 -y 방향에 위치한 복수개의 (부)화소들에서 구현될 휘도에 따라 모두 달라질 수 있다. 이에 따라 화소(P1)가 발광하고 있는 동안, 시간의 흐름에 따라 화소(P1)의 보상 반도체층의 부분(131c2) 근방에 위치한 화소(P2)의 데이터선(171)은 상이한 전기적 신호를 전달하게 된다.
만일 실드층(126)이 존재하지 않는다면 화소(P1)의 보상 채널영역(131c1, 131c2, 131c3) 중 부분(131c2)과 화소(P2)의 데이터선(171) 사이에는 기생 커패시턴스가 존재하게 되며, 이에 따라 화소(P1)가 발광하고 있는 동안 시간의 흐름에 따라 화소(P1)의 보상 박막트랜지스터(T3)의 부분(131c2)의 전위가 화소(P2)의 데이터선(171)이 전달하는 상이한 전기적 신호들에 의해 영향을 받게 된다. 보상 박막트랜지스터(T3)는 구동 박막트랜지스터(T1)와 전기적으로 연결되는바, 화소(P1)의 보상 박막트랜지스터(T3)의 부분(131c2)의 전위가 화소(P2)의 데이터선(171)이 전달하는 상이한 전기적 신호들에 의해 영향을 받게 되면 결국 구동 박막트랜지스터(T1)에 의해 휘도가 결정되는 유기발광소자(OLED)의 휘도가 최초 의도한 것과 다르게 달라질 수 있으며, 이는 결국 유기발광 디스플레이 장치가 디스플레이하는 이미지의 품질 저하를 야기하게 된다.
그러나 본 실시예에 따른 유기발광 디스플레이 장치의 경우 실드층(126)이 화소(P1)의 보상 박막트랜지스터(T3)의 부분(131c2)과 화소(P2)의 데이터선(171) 사이에 존재하는바, 따라서 화소(P1)의 보상 박막트랜지스터(T3)의 부분(131c2)이 화소(P2)의 데이터선(171)에 의해 영향을 받는 것을 방지하거나 최소화함으로써, 고품질의 유기발광 디스플레이 장치가 정확한 휘도의 고품질의 이미지를 디스플레이하도록 할 수 있다.
특히 실드층(126)은 층간절연막(143)에 형성된 컨택홀(169)을 통해 하부 전원공급선(172)에 전기적으로 연결됨에 따라, 언제나 대략 일정한 전위를 갖게 된다. 그 결과 보상 박막트랜지스터(T3)의 부분(131c2)이 주위의 다른 전기적 신호에 의해 영향을 받는 것을 최소화할 수 있다.
한편, 데이터선(171), 하부 전원공급선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175)은 도 7에 도시된 것과 같이 동일 물질을 포함하며 동일 층, 구체적으로 층간절연막(143) 상에 위치할 수 있다. 하부 전원공급선(172)은 복수개의 (부)화소들에 있어서 일정한 전기적 신호를 공급하는바, 따라서 고품질의 이미지를 디스플레이하는 디스플레이 장치를 구현하기 위해서는 하부 전원공급선(172)에서 전압강하 등이 발생하지 않도록 할 필요가 있다. 하지만 도 7에 도시된 것과 같이 하부 전원공급선(172)은 데이터선(171), 초기화연결선(173), 연결부재(174) 및 중간연결층(175) 등과 함께 동일 층 상에 위치하기에, 그 면적을 넓히는데 한계가 있을 수밖에 없다.
그러므로, 데이터선(171), 하부 전원공급선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175) 상부에 도 8에 도시된 것과 같은 상부 전원공급선(178)을 위치시키고, 이 상부 전원공급선(178)이 컨택홀(181)을 통해 하부 전원공급선(172)에 전기적으로 연결되도록 함으로써, 하부 전원공급선(172)에서의 전압 강하 문제를 해결한다. 이러한 상부 전원공급선(178)은 도 8에 도시된 것과 같이 일 (부)화소에 있어서 대략 "+"와 같은 형상을 가져, 디스플레이영역(DA) 전체에 있어서는 대략 격자모양을 갖는 것으로 이해될 수 있다.
한편, 전술한 것과 같이 발광제어 드레인영역(177f)은 유기발광소자의 화소전극(191)에 전기적으로 연결되어야 한다. 따라서 상부 전원공급선(178)과 동일 물질을 포함하는 보조연결층(179)을 상부 전원공급선(178)과 동일 층에 위치시키고, 발광제어 드레인영역(177f)에 컨택홀(163)을 통해 전기적으로 연결된 중간연결층(175)에, 보조연결층(179)이 컨택홀(183)을 통해 전기적으로 연결되도록 할 수 있다. 보조연결층(179)은 상부에 형성된 층의 컨택홀(185)을 통해 유기발광소자의 화소전극(191)에 전기적으로 연결됨으로써, 발광제어 드레인영역(177f)이 유기발광소자의 화소전극(191)에 전기적으로 연결되도록 할 수 있다.
도 9는 도 3의 IX-IX선을 따라 취한 단면도이고, 도 10은 도 3의 X-X선을 따라 취한 단면도이다. 도 9 및 도 10에 도시된 것과 같이, 지금까지 설명한 다양한 구성요소들은 기판(110) 상에 위치할 수 있다. 기판(110)은 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 이러한 기판(110)에는 필요에 따라 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 기판(110)의 면을 평탄화하거나, 그 상부의 반도체층으로 불순물 등이 침투하는 것을 방지하는 역할을 할 수 있다. 그러한 버퍼층(111)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등으로 형성된 단일층/다층 구조를 가질 수 있다.
버퍼층(111) 상에는 도 4에 도시된 것과 같은 구동 채널영역(131a), 스위칭 채널영역(131b), 보상 채널영역(131c1, 131c2, 131c3) 등이 위치할 수 있다. 이러한 구동 채널영역(131a), 스위칭 채널영역(131b), 보상 채널영역(131c1, 131c2, 131c3) 등의 상부에는 실리콘나이트라이드, 실리콘옥사이드 또는 실리콘옥시나이트라이드 등으로 형성된 제1게이트절연막(141)이 위치할 수 있다.
제1게이트절연막(141) 상에는 도 5에 도시된 것과 같은 구동 게이트전극(125a)과, 스위칭 게이트전극(125b)과 보상 게이트전극(125c)을 포함하는 스캔선(121)과, 초기화 게이트전극(125d)과 바이패스 게이트전극(125g)을 포함하는 이전 스캔선(122)과, 동작제어 게이트전극(125e)과 발광제어 게이트전극(125f)을 포함하는 발광제어선(123) 등의 배선들이 위치할 수 있다. 이러한 구동 게이트전극(125a), 스캔선(121), 이전 스캔선(122) 및 발광제어선(123)을 통칭하여 제1게이트배선이라고 할 수 있다.
제2게이트절연막(142)은 제1게이트배선을 덮을 수 있다. 이러한 제2게이트절연막(142)은 실리콘나이트라이드, 실리콘옥사이드 또는 실리콘옥시나이트라이드 등으로 형성될 수 있다. 제2게이트절연막(142) 상에는 도 6에 도시된 것과 같은 제2스토리지 축전판(127), 실드층(126) 및 초기화전압선(124)이 위치할 수 있다. 제2스토리지 축전판(127), 실드층(126) 및 초기화전압선(124)을 통칭하여 제2게이트배선이라 할 수 있다.
제2게이트배선 상에는 층간절연막(143)이 위치한다. 층간절연막(143)은 실리콘나이트라이드, 실리콘옥사이드 또는 실리콘옥시나이트라이드 등으로 형성될 수 있다.
층간절연막(143) 상에는 도 7에 도시된 것과 같은 데이터선(171), 하부 전원공급선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175)이 배치될 수 있다. 데이터선(171), 하부 전원공급선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175)을 통칭하여 제1도전층이라 할 수 있다. 이러한 데이터선(171), 하부 전원공급선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175) 등은 전술한 것과 같이 제1게이트절연막(141), 제2게이트절연막(142) 및 층간절연막(143)의 적어도 일부에 형성된 컨택홀들(161, 162, 163, 164, 165, 166, 167, 168, 169)을 통해 하부의 반도체층 등에 전기적으로 연결될 수 있다.
제1도전층 상에는 제1무기막(151)이 위치한다. 제1무기막(151)은 실리콘나이트라이드, 실리콘옥사이드 또는 실리콘옥시나이트라이드 등으로 형성될 수 있다.
제1무기막(151) 상에는 도 8에 도시된 것과 같은 상부 전원공급선(178) 및 보조연결층(179)이 배치될 수 있다. 상부 전원공급선(178)과 보조연결층(179)을 통칭하여 제2도전층이라 할 수 있다. 이러한 상부 전원공급선(178)과 보조연결층(179)은 제1무기막(151)에 형성된 컨택홀들(181, 183)을 통해 하부의 제1도전층에 전기적으로 연결될 수 있다. 구체적으로, 도 10에 도시된 것과 같이, 제1무기막(151)은 컨택홀(181)을 위한 추가개구를 가져 그 하부의 하부 전원공급선(172)의 제1상면의 적어도 일부를 노출시키며, 이에 따라 상부 전원공급선(178)이 추가개구를 통해 하부 전원공급선(172)에 컨택하도록 할 수 있다. 물론 제1무기막(151)은 도 9에 도시된 것과 같이 컨택홀(183)을 위한 제1개구도 가져, 그 하부의 보조연결층(179)이 중간연결층(175)에 컨택하도록 할 수 있다.
전술한 바와 같이 제1도전층의 일부인 중간연결층(175)은 제1게이트절연막(141), 제2게이트절연막(142) 및 층간절연막(143)의 적어도 일부에 형성된 컨택홀(163)을 통해 하부의 반도체층, 구체적으로 발광제어 드레인영역(177f)에 연결될 수 있다. 따라서 이러한 중간연결층(175)에 컨택홀(183)을 통해 전기적으로 연결되는 제2도전층의 보조연결층(179) 역시 하부의 반도체층, 구체적으로 발광제어 드레인영역(177f)에 전기적으로 연결된다고 할 수 있다. 물론 본 발명은 이에 한정되지 않으며, 도 2에 도시된 것과 상이한 등가 회로도를 갖는 디스플레이 장치의 경우, 제2도전층은 필요에 따라 반도체층의 다양한 소스영역 또는 드레인영역에 전기적으로 연결될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이러한 제2도전층 상에는 제2무기막(153)이 위치하는데, 제2무기막(153)은 실리콘나이트라이드, 실리콘옥사이드 또는 실리콘옥시나이트라이드 등으로 형성될 수 있다. 이 제2무기막(153)은 제2도전층을 덮어 제2도전층 외측에서 제1무기막(151)과 컨택한다. 도 9에서는 제2무기막(153)이 보조연결층(179)을 덮어 보조연결층(179) 외측에서 제1무기막(151)과 컨택하는 것으로 도시하고 있고, 도 10에서는 제2무기막(153)이 상부 전원공급선(178)을 덮어 상부 전원공급선(178) 외측에서 제1무기막(151)과 컨택하는 것으로 도시하고 있다.
제2무기막(153) 상에는 평탄화막(154)이 배치되고, 이 평탄화막(154) 상에 유기발광소자의 화소전극(191)이 위치할 수 있다. 이 화소전극(191)은 제2무기막(153)에 형성된 제2개구와, 평탄화막(154)에 형성되며 제2개구에 대응하는 컨택홀(185)을 통해 보조연결층(179)에 연결되어, 결과적으로 발광제어 드레인영역(177f)에 전기적으로 연결될 수 있다. 도 9에서는 제2무기막(153)에 형성된 제2개구의 내면과 평탄화막(154)에 형성된 컨택홀(185)의 내면이 일치하여, 제2무기막(153)에 형성된 제2개구와 평탄화막(154)에 형성된 컨택홀(185)을 통칭하여 컨택홀(185)로 표시하고 있다. 하지만 본 발명이 이에 한정되는 것은 아니며, 제2무기막(153)에 형성된 제2개구의 내면과 평탄화막(154)에 형성된 컨택홀(185)의 내면이 일치하지 않을 수도 있다. 예컨대 제2무기막(153)에 형성된 제2개구의 면적보다 평탄화막(154)에 형성된 컨택홀(185)의 면적이 더 클 수도 있다. 평탄화막(154)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기물을 포함할 수 있다.
이와 같은 본 실시예에 따른 디스플레이 장치의 경우, 디스플레이영역(DA)에 위치한 회로부가 포함하는 도전층들 각각은, 그 직하(直下)의 무기막에 컨택하도록 위치하고 있다. 구체적으로, 전술한 것과 같이 도 5에 도시된 것과 같은 구동 게이트전극(125a), 스캔선(121), 이전 스캔선(122) 및 발광제어선(123)을 포함하는 제1게이트배선은 제1게이트절연막(141) 상에 위치하고, 도 6에 도시된 것과 같은 제2스토리지 축전판(127), 실드층(126) 및 초기화전압선(124)을 포함하는 제2게이트배선은 제2게이트절연막(142) 상에 위치하며, 도 7에 도시된 것과 같은 데이터선(171), 하부 전원공급선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175)을 포함하는 제1도전층은 층간절연막(143) 상에 위치하고, 상부 전원공급선(178)과 보조연결층(179)을 포함하는 제2도전층은 제1무기막(151) 상에 위치한다. 이러한 제1게이트절연막(141), 제2게이트절연막(142), 층간절연막(143) 및 제1무기막(151)은 모두 무기막이라 할 수 있다.
다양한 패턴의 배선들을 형성할 시, 기판(110)의 대략 전면(全面)에 도전층을 형성하고 이를 패터닝하여 일부를 제거하게 된다. 이때 제거되어야 할 부분이 정확하게 제거되지 않을 경우, 서로 전기적으로 직접 연결되지 않아야 할 구성요소들이 서로 연결되는 쇼트가 발생할 수 있으며, 이는 디스플레이 장치의 불량을 야기한다.
만일 유기물층 상에 도전층을 형성하고 이를 패터닝하여 일부를 제거할 경우, 제거되어야 할 부분이 정확하게 제거되지 않을 수 있다. 예컨대 도전층이 티타늄을 포함할 경우, 이 티타늄이 하부의 유기물과 반응하여 도전층과 유기물층 사이의 계면에 티타늄 옥사이드층이 생성될 수 있다. 패터닝 과정에서 티타늄을 포함하는 도전층의 제거되어야 할 부분은 제거되지만, 그 하부의 티타늄옥사이드층은 제거되지 않고 잔존할 수 있다. 그 결과, 서로 전기적으로 직접 연결되지 않아야 할 구성요소들이 서로 연결되는 쇼트가 발생할 수 있으며, 이는 디스플레이 장치의 불량을 야기한다. 특히 고품질의 이미지를 디스플레이하는 디스플레이 장치를 구현하기 위해 (부)화소가 포함하는 박막트랜지스터 등의 전자소자의 개수가 증가하거나, 고해상도의 디스플레이 장치를 구현하기 위해 (부)화소가 차지하는 면적이 줄어듦에 따라, 디스플레이영역(DA) 내의 각종 배선들 사이의 간격이 종래의 디스플레이 장치의 디스플레이영역에서의 배선들 사이의 간격보다 좁아질 수 있다. 이 경우 상술한 것과 같은 티타늄옥사이드층의 잔존에 의한 불량률은 급격히 상승할 수 있다.
하지만 본 실시예에 따른 디스플레이 장치의 경우, 전술한 것과 같이 디스플레이영역(DA) 내의 도전층들 각각은 직하의 무기막에 컨택하도록, 구체적으로는 도전층들 각각의 하면이 직하의 무기막에 면접촉하도록 배치된다. 따라서 그러한 도전층들을 패터닝하는 과정에서 불량이 발생하는 것을 효과적으로 방지할 수 있다.
한편, 전술한 것과 같이 제2도전층 상에 위치한 제2무기막(153)은 제2도전층을 덮어 제2도전층 외측에서 제1무기막(151)과 컨택한다. 도 9에서는 제2무기막(153)이 보조연결층(179)을 덮어 보조연결층(179) 외측에서 제1무기막(151)과 컨택하는 것으로 도시하고 있고, 도 10에서는 제2무기막(153)이 상부 전원공급선(178)을 덮어 상부 전원공급선(178) 외측에서 제1무기막(151)과 컨택하는 것으로 도시하고 있다. 이러한 제2무기막(153) 상에는 평탄화막(154)이 배치되고, 이 평탄화막(154) 상에 유기발광소자의 화소전극(191)이 위치하게 된다.
제조 과정에서, 또는 제조 완료 후 디스플레이 장치의 사용 과정에서, 유기물을 포함하는 평탄화막(154)에서 가스 등의 불순물이 발생하여 박막트랜지스터들을 손상시킬 수 있다. 하지만 본 실시예에 따른 디스플레이 장치는 상술한 것과 같이 제1무기막(151)이 제1도전층을 덮고 있고, 제2무기막(153)이 제2도전층을 덮고 있으며, 아울러 제1무기막(151)과 제2무기막(153)이 서로 컨택하는 구조를 취하고 있다. 이러한 구조의 제1무기막(151)과 제2무기막(153)은 평탄화막(154)에서 발생하는 가스 등의 불순물이 평탄화막(154) 하부의 박막트랜지스터 등을 손상시키는 것을 방지하는 보호막의 역할을 할 수 있다.
도 11은 도 1의 XI 부분, 즉 디스플레이영역(DA)이 아닌 주변영역(PA)의 일부를 개략적으로 도시하는 단면도이다.
도 11에 도시된 것과 같이, 버퍼층(111), 제1게이트절연막(141), 제2게이트절연막(142) 및 층간절연막(143)은 디스플레이영역(DA)은 물론 주변영역(PA)까지 연장될 수 있다. 주변영역(PA)에서 이러한 층간절연막(143) 상에는, 전술한 데이터선(171), 하부 전원공급선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175)과 같은 제1도전층과 동일 물질로 동시에 형성될 수 있는 제1배선(175a)이 위치할 수 있다. 제1무기막(151) 역시 디스플레이영역(DA)에서 주변영역(PA)까지 연장되어, 제1도전층과 동일 물질을 포함하는 제1배선(175a)을 덮어 제1배선(175a)을 보호할 수 있다.
주변영역(PA)에서 제1무기막(151) 상에는 유기물층(152)이 위치할 수 있다. 유기물층(152)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다. 이 유기물층(152)은 하부의 제1배선(175a) 등의 존재에도 불구하고 상면이 평탄할 수 있다. 이러한 유기물층(152) 상에는, 상부 전원공급선(178)과 보조연결층(179)과 같은 제2도전층과 동일 물질로 동시에 형성될 수 있는 제2배선(179a)이 위치할 수 있다. 제2무기막(153)은 디스플레이영역(DA)에서 주변영역(PA)까지 연장되어, 제2도전층과 동일 물질을 포함하는 제2배선(179a)을 덮어 제2배선(179a)을 보호할 수 있다.
이러한 제1배선(175a)과 제2배선(179a)은 도 11에 도시된 것과 같이 층을 달리하여 위치하며 일부 중첩될 수도 있다. 즉, 도 11의 좌표축에서 xy평면을 나타내는 축은 예컨대 도 1의 x축으로 이해될 수도 있다. 이 경우, 제1배선(175a)과 제2배선(179a)은 도 1의 평면도에서 -y 방향으로 연장되는 배선들로 이해될 수 있다. 또는, 제1배선(175a)과 제2배선(179a)은 상이한 방향들로 연장됨에 따라 서로 층을 달리하여 서로 교차할 수도 있다. 예컨대 도 1의 평면도에서 제1배선(175a)은 -y 방향으로 연장되고, 제2배선(179a)은 y축과 대략 45도 각도를 이루는 방향으로 연장되어, 제1배선(175a)과 제2배선(179a)은 서로 층을 달리하여 서로 교차할 수 있다.
이러한 제1배선(175a)과 제2배선(179a)은 예컨대 디스플레이 장치의 시프트 레지스터에 인가될 전기적 신호를 전달하는 배선일 수도 있고, 디스플레이영역(DA)의 데이터선(171)에 인가될 전기적 신호를 전달하는 배선일 수도 있으며, 디스플레이영역(DA)의 하부 전원공급선(172)이나 상부 전원공급선(178)에 인가될 전기적 신호를 전달하는 배선일 수도 있다.
디스플레이 장치의 해상도가 높아짐에 따라 화소들의 개수가 증가하였으며, 이에 따라 화소들에 연결될 데이터선 등의 개수 역시 증가하였다. 이에 따라 집적회로소자나 인쇄회로기판 등으로부터의 전기적 신호를 디스플레이영역(DA)에 전달하는 주변영역(PA) 내의 배선들의 개수 역시 증가하였는바, 한정된 공간에 위치하는 배선들은 그 선폭이 좁아짐에 따라 저항이 높아지는 등의 문제가 발생할 수 있다.
하지만 본 실시예에 따른 디스플레이 장치의 경우, 도 11에 도시된 것과 같이 주변영역(PA)에서 제1배선(175a)과 제2배선(179a)이 층을 달리하여 위치한다. 이에 따라 제1배선(175a)과 제2배선(179a)의 선폭을 충분히 넓게 유지할 수 있으며, 그 결과 제1배선(175a)과 제2배선(179a)의 저항이 높아지지 않도록 할 수 있다.
참고로 제2배선(179a)이 유기물층(152) 상에 위치한다 하더라도, 제2배선(179a)은 마찬가지로 유기물층(152)에 위치하는 다른 배선으로부터의 거리가 충분히 멀게 유지될 수 있다. 이는 주변영역(PA)에서 제1배선(175a)과 제2배선(179a)이 층을 달리하여 위치함에 따라, 유기물층(152) 상에 위치하는 배선들 사이의 간격을 좁게 해야만 할 필요가 없기 때문이다. 따라서 비록 제2배선(179a)이 유기물층(152) 상에 위치한다 하더라도 유기물층(152)에 위치하는 다른 배선으로부터의 거리가 충분히 멀기에, 패터닝 불량으로 인해 제2배선(179a)이 그 다른 배선과 쇼트되는 등의 문제가 발생하는 것은 방지할 수 있다.
한편, 이와 같이 유기물층(152)이 제1배선(175a)과 제2배선(179a) 사이에 위치하도록 함으로써, 기판(110)이 주변영역(PA)에서 일부 벤딩된 구조의 디스플레이 장치 역시 구현할 수 있다. 예컨대 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 사시도인 도 12에 도시된 것과 같이, 기판(110)은 제1방향(+x 방향)으로 연장된 벤딩영역(BA)을 가질 수 있다. 이 벤딩영역(BA)은 제1방향과 교차하는 제2방향(+y 방향)에 있어서, 제1영역(1A)과 제2영역(2A) 사이에 위치한다. 그리고 기판(110)은 도 12에 도시된 것과 같이 제1방향(+x 방향)으로 연장된 벤딩축(BAX)을 중심으로 벤딩되어 있다. 이러한 기판(110)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 도 12에서는 기판(110)만 벤딩된 것으로 도시하고 있으나, 기판(110) 상의 다양한 구조물 역시 기판(110)과 동일한 형상으로 벤딩되는 것으로 이해될 수 있다.
제1영역(1A)은 전술한 것과 같은 구조의 디스플레이영역(DA)을 포함한다. 물론 제1영역(1A)은 디스플레이영역(DA) 외에도 디스플레이영역(DA) 외측의 주변영역(PA)의 일부도 포함할 수 있다. 제2영역(2A) 역시 주변영역(PA)을 포함한다.
이와 같이 벤딩영역(BA)에서 벤딩된 디스플레이 장치의 경우, 기판(110) 등이 벤딩영역(BA)에서 벤딩되는 과정에서, 벤딩영역(BA)에 위치하는 배선들에 스트레스가 인가되어 배선들이 손상될 수 있다. 하지만, 본 실시예에 따른 디스플레이 장치의 경우 그러한 벤딩 과정 중 제1배선(175a)과 제2배선(179a)에서 불량이 발생하는 것을 방지하거나 최소화할 수 있다. 구체적으로, 본 실시예에 따른 디스플레이 장치의 경우 전술한 것과 같이 유기물층(152)이 제1배선(175a)과 제2배선(179a) 사이에 위치하는바, 유기물층(152)은 그 경도가 무기물층보다 낮기에, 기판(110) 등의 벤딩에 의해 상하부의 제1무기막(151)이나 제2무기막(153), 나아가 제1배선(175a)이나 제2배선(179a)에서 발생하는 스트레스를 유기물층(152)이 흡수하여, 제1배선(175a)이나 제2배선(179a)이 손상되는 것을 효과적으로 방지할 수 있다.
이러한 유기물층(152)에 의한 스트레스 흡수 효과를 확실하게 하기 위해, 유기물층(152)은 제1무기막(151) 및/또는 제2무기막(153)보다 두꺼울 수 있다. 예컨대 제1무기막(151) 및/또는 제2무기막(153)의 두께는 약 0.5 μm 내지 약 0.6 μm일 수 있으며, 유기물층(152)의 두께는 약 1.6 μm내지 약 1.8 μm일 수 있다. 즉, 유기물층(152)의 두께는 제1무기막(151)이나 제2무기막(153)의 두께의 적어도 2배 이상일 수 있다.
나아가, 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 벤딩영역(BA)에서의 일부분을 개략적으로 도시하는 단면도인 도 13에 도시된 것과 같이, 도 11에 도시된 것과 달리 벤딩영역(BA)에서는 제1무기막(151)과 제2무기막(153)이 존재하지 않고, 유기물층(152)과 평탄화막(154)만이 존재하도록 할 수도 있다. 즉, 제1무기막(151)이 벤딩영역(BA)에 대응하는 개구부를 갖고, 제2무기막(153)이 제1무기막(151)의 개구부에 대응하는 추가개구부를 가지며, 유기물층(152)은 제1무기막(151)의 개구부를 채우도록 할 수 있다. 이 경우 제1배선(175a)과 제2배선(179a)은 유기물층(152)에 의해 절연된다. 이러한 구조를 통해 벤딩영역(BA) 내에 제1무기막(151)이나 제2무기막(153)이 존재하지 않도록 함으로써, 기판(110)의 벤딩에 따른 무기막에 의해 발생되는 스트레스의 크기를 획기적으로 줄일 수 있다. 아울러 벤딩영역(BA)에서의 기판(110)의 벤딩에 의해 발생되는 스트레스를 유기물층(152)과 평탄화막(154)이 흡수하도록 함으로써, 제1배선(175a)이나 제2배선(179a)이 손상되는 것을 효과적으로 방지할 수 있다.
도 13에서는 무기물로 형성된 버퍼층(111), 제1게이트절연막(141), 제2게이트절연막(142) 및 층간절연막(143)의 경우에는 벤딩영역(BA) 내에 존재하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 버퍼층(111), 제1게이트절연막(141), 제2게이트절연막(142) 및 층간절연막(143) 중 적어도 일부는 벤딩영역(BA)에 대응하는 개구부를 갖도록 함으로써, 벤딩영역(BA)에서의 기판(110)의 벤딩에 의해 발생되는 스트레스의 크기를 획기적으로 줄일 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
T1: 구동 박막트랜지스터 T2: 스위칭 박막트랜지스터
T3: 보상 박막트랜지스터 T4: 초기화 박막트랜지스터
T5: 구동제어 박막트랜지스터 T6: 발광제어 박막트랜지스터
Cst: 스토리지 커패시터
125a, 125b, 125c, 125d, 125e, 125f, 125g: 게이트전극
131a, 131b, 131c, 131d, 131e, 131f, 125g: 채널영역
176a, 176b, 176c, 176d, 176e, 176f, 176g: 소스영역
177a, 177b, 177c, 177d, 177e, 177f, 177g: 드레인영역
Cst1, 125a: 제1스토리지 축전판 Cst2, 127: 제2스토리지 축전판
127: 스토리지 개구부 121: 스캔선
122: 이전 스캔선 123: 발광제어선
124: 초기화전압선 171: 데이터선
172: 구동전압선 178: 초기화연결선
174: 연결부재 110: 기판
111: 버퍼층 141: 제1게이트절연막
142: 제2게이트절연막 143: 층간절연막
151: 제1무기막 152: 유기물층
153: 제2무기막 154: 평탄화막
161-169, 181, 183, 185: 컨택홀

Claims (14)

  1. 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 포함하는 기판;
    상기 디스플레이영역 상에 배치되며, 제1도전층과 상기 제1도전층 상부에 위치한 제2도전층을 포함하는 도전층들을 갖는, 회로부;
    상기 회로부 상에 배치되며, 상기 도전층들 중 적어도 하나에 전기적으로 연결되는 화소전극을 포함하는, 디스플레이소자;
    상기 제1도전층 하부에 위치하며, 상기 주변영역까지 연장된, 층간절연막;
    상기 제1도전층과 상기 제2도전층 사이에 개재된, 제1무기막;
    상기 제2도전층을 덮어 상기 제2도전층 외측에서 상기 제1무기막과 컨택하는 제2무기막;
    상기 주변영역에 위치하고, 상기 제1도전층과 동일 물질을 포함하며 상기 층간절연막 상에 위치하는, 제1배선;
    상기 제1배선을 덮는 유기물층; 및
    상기 주변영역에 위치하고, 상기 제2도전층과 동일 물질을 포함하며 상기 유기물층 상에 위치하는, 제2배선;
    을 구비하며, 상기 도전층들 각각은 직하(直下)의 무기막에 컨택하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 도전층들 각각의 하면은 상기 직하의 무기막에 면접촉하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1무기막은 상기 제1도전층의 제1상면의 적어도 일부를 노출시키는 제1개구를 가져 상기 제2도전층이 상기 제1개구를 통해 상기 제1도전층에 컨택하도록 하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제2무기막은 상기 제2도전층의 제2상면의 적어도 일부를 노출시키는 제2개구를 갖는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제2무기막을 덮되 상기 제2개구에 대응하는 컨택홀을 가져 상기 제2상면의 적어도 일부를 노출시키는 평탄화막을 더 구비하고, 상기 화소전극은 상기 제2도전층에 전기적으로 연결되도록 상기 평탄화막 상에 위치하는, 디스플레이 장치.
  6. 삭제
  7. 제1항에 있어서,
    상기 제1무기막은 상기 주변영역까지 연장되어 상기 제1배선을 덮고, 상기 유기물층은 상기 제1무기막 상에 위치하며, 상기 제2무기막은 상기 주변영역까지 연장되어 상기 제2배선을 덮는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 기판은 상기 디스플레이영역을 포함하는 제1영역과, 상기 주변영역의 적어도 일부를 포함하는 제2영역과, 상기 제1영역과 상기 제2영역 사이에 위치하는 벤딩영역을 가져, 상기 벤딩영역에서 벤딩축을 중심으로 벤딩되고,
    상기 제1무기막은 상기 벤딩영역에 대응하는 개구부를 가지며, 상기 유기물층은 상기 개구부를 채우고, 상기 제2무기막은 상기 개구부에 대응하는 추가개구부를 갖는, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 제1배선과 상기 제2배선은 서로 층을 달리하여 교차하는, 디스플레이 장치.
  10. 제1항 내지 제5항 및 제7항 중 어느 한 항에 있어서,
    상기 기판은 상기 유기물층이 위치하는 부분에서 벤딩된, 디스플레이 장치.
  11. 제1항 내지 제5항 및 제7항 내지 제9항 중 어느 한 항에 있어서,
    채널영역, 상기 채널영역의 일측에 위치한 소스영역 및 상기 채널영역의 타측에 위치한 드레인영역을 포함하는 활성층과, 상기 활성층으로부터 절연되도록 상기 활성층 상부에 위치한 게이트전극을 포함하는 박막트랜지스터를 상기 디스플레이영역에 더 구비하며,
    상기 제1도전층은 상기 소스영역 또는 상기 드레인영역과 전기적으로 연결된, 디스플레이 장치.
  12. 삭제
  13. 제1항 내지 제5항 및 제7항 내지 제9항 중 어느 한 항에 있어서,
    적어도 상기 디스플레이영역에 위치하며 상기 제1도전층과 동일층에 배치된 하부 전원공급선 및 상기 제2도전층과 동일층에 배치된 상부 전원공급선을 더 포함하며, 상기 하부 전원공급선과 상기 상부 전원공급선은 전기적으로 연결된, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 제1무기막은 상기 하부 전원공급선과 상기 상부 전원공급선 사이에 개재되고, 상기 하부 전원공급선의 상면의 적어도 일부를 노출시키는 추가개구를 가져 상기 상부 전원공급선이 상기 추가개구를 통해 상기 하부 전원공급선에 컨택하도록 하는, 디스플레이 장치.
KR1020160041257A 2016-04-04 2016-04-04 디스플레이 장치 Active KR102606279B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020160041257A KR102606279B1 (ko) 2016-04-04 2016-04-04 디스플레이 장치
US15/420,346 US10050063B2 (en) 2016-04-04 2017-01-31 Display apparatus
CN201710191776.XA CN107293566B (zh) 2016-04-04 2017-03-28 显示设备
TW106110556A TWI728085B (zh) 2016-04-04 2017-03-29 顯示設備
EP17164003.0A EP3242327B1 (en) 2016-04-04 2017-03-30 Display apparatus
US16/039,454 US10566353B2 (en) 2016-04-04 2018-07-19 Display apparatus having a plurality of conductive layers and inorganic layers
US16/742,265 US11043512B2 (en) 2016-04-04 2020-01-14 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160041257A KR102606279B1 (ko) 2016-04-04 2016-04-04 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170115150A KR20170115150A (ko) 2017-10-17
KR102606279B1 true KR102606279B1 (ko) 2023-11-27

Family

ID=58544707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160041257A Active KR102606279B1 (ko) 2016-04-04 2016-04-04 디스플레이 장치

Country Status (5)

Country Link
US (3) US10050063B2 (ko)
EP (1) EP3242327B1 (ko)
KR (1) KR102606279B1 (ko)
CN (1) CN107293566B (ko)
TW (1) TWI728085B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102606279B1 (ko) 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
KR102333671B1 (ko) 2017-05-29 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102431788B1 (ko) 2017-12-13 2022-08-10 엘지디스플레이 주식회사 표시장치
CN108761887B (zh) * 2018-04-28 2020-03-27 武汉华星光电技术有限公司 阵列基板及显示面板
CN109065575A (zh) * 2018-07-24 2018-12-21 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
KR102624491B1 (ko) 2018-11-06 2024-01-15 삼성디스플레이 주식회사 표시 장치
KR102748388B1 (ko) * 2018-11-28 2025-01-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102698949B1 (ko) 2018-11-28 2024-08-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102793997B1 (ko) 2019-02-12 2025-04-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200133095A (ko) 2019-05-16 2020-11-26 삼성디스플레이 주식회사 유기발광표시장치
KR20210005362A (ko) * 2019-07-03 2021-01-14 삼성디스플레이 주식회사 표시장치
KR102693264B1 (ko) * 2019-08-20 2024-08-12 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
US12021087B2 (en) * 2019-10-22 2024-06-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method of forming the same, display panel and display device including sub-channel portions
KR20210050621A (ko) * 2019-10-28 2021-05-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210066963A (ko) * 2019-11-28 2021-06-08 삼성디스플레이 주식회사 표시 장치
WO2022000233A1 (zh) * 2020-06-30 2022-01-06 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN114556579A (zh) * 2020-09-10 2022-05-27 京东方科技集团股份有限公司 显示基板和显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209939A (ja) 2000-01-11 2008-09-11 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244837C (zh) * 1996-10-22 2006-03-08 精工爱普生株式会社 液晶面板用基板和液晶面板
JP2003330387A (ja) 2002-03-05 2003-11-19 Sanyo Electric Co Ltd 表示装置
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
US7224118B2 (en) 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP4593179B2 (ja) 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
JP2005215003A (ja) * 2004-01-27 2005-08-11 Sony Corp 表示装置および表示装置の製造方法
US20060244371A1 (en) * 2005-05-02 2006-11-02 Eastman Kodak Company OLED device having improved lifetime and output
EP1909552A1 (en) * 2005-07-07 2008-04-09 Asahi Glass Company, Limited Electromagnetic wave shielding film and protective plate for plasma display panel
JP4353237B2 (ja) 2006-11-17 2009-10-28 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
US7638772B2 (en) * 2007-02-28 2009-12-29 Canon Kabushiki Kaisha Imaging apparatus and radiation imaging system
JP4506810B2 (ja) 2007-10-19 2010-07-21 ソニー株式会社 表示装置
KR20100074748A (ko) * 2008-12-24 2010-07-02 엘지디스플레이 주식회사 유기전계발광표시장치
KR101015850B1 (ko) * 2009-02-09 2011-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치 제조 방법
KR101117725B1 (ko) * 2009-11-11 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20120008360A (ko) * 2010-07-16 2012-01-30 삼성모바일디스플레이주식회사 플렉서블 디스플레이용 기판 및 그 제조 방법
KR101777246B1 (ko) * 2010-08-30 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101430173B1 (ko) * 2010-10-19 2014-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20120075037A (ko) * 2010-12-28 2012-07-06 삼성전자주식회사 반도체 소자의 제조 방법
US9835913B2 (en) * 2011-04-15 2017-12-05 3M Innovative Properties Company Transparent electrode for electronic displays
KR101335527B1 (ko) * 2012-02-23 2013-12-02 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
CN107065345A (zh) 2012-06-15 2017-08-18 索尼公司 显示装置
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
KR20140029992A (ko) * 2012-08-31 2014-03-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
US9853164B2 (en) * 2012-10-03 2017-12-26 Sharp Kabushiki Kaisha Semiconductor device and display device
KR101453880B1 (ko) * 2012-11-29 2014-10-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102021028B1 (ko) * 2012-12-04 2019-09-16 삼성디스플레이 주식회사 유기 발광 표시 장치
US9287336B2 (en) * 2013-02-26 2016-03-15 Apple Inc. Displays with shared flexible substrates
KR102018284B1 (ko) * 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102047729B1 (ko) * 2013-04-30 2019-11-22 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102094841B1 (ko) * 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20140143631A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102090713B1 (ko) * 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
KR102092707B1 (ko) * 2013-09-17 2020-03-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치와, 이의 제조 방법
KR20150043890A (ko) * 2013-10-15 2015-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102177587B1 (ko) * 2013-11-18 2020-11-11 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
KR102182953B1 (ko) * 2013-11-26 2020-11-25 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
WO2015087466A1 (ja) * 2013-12-10 2015-06-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
KR102345617B1 (ko) * 2014-01-13 2022-01-03 삼성디스플레이 주식회사 표시패널
KR102118676B1 (ko) * 2014-02-05 2020-06-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치
CN104091818B (zh) 2014-06-23 2017-09-29 上海天马有机发光显示技术有限公司 一种有机发光显示面板、装置及其制造方法
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6497858B2 (ja) * 2014-07-11 2019-04-10 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6330549B2 (ja) * 2014-07-25 2018-05-30 住友電気工業株式会社 光半導体素子およびその製造方法
KR102192473B1 (ko) * 2014-08-01 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102148857B1 (ko) * 2014-08-14 2020-08-28 삼성디스플레이 주식회사 표시장치 및 그 제조 방법
KR102280266B1 (ko) * 2014-08-29 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 채용한 유기 발광 표시 장치
JP2016072127A (ja) * 2014-09-30 2016-05-09 ソニー株式会社 有機ｅｌ表示装置およびその製造方法、並びに電子機器
KR102456654B1 (ko) * 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102606279B1 (ko) 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209939A (ja) 2000-01-11 2008-09-11 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
US20180350841A1 (en) 2018-12-06
US20200152665A1 (en) 2020-05-14
US10566353B2 (en) 2020-02-18
KR20170115150A (ko) 2017-10-17
EP3242327B1 (en) 2023-05-10
US11043512B2 (en) 2021-06-22
US20170287938A1 (en) 2017-10-05
CN107293566B (zh) 2023-05-05
TWI728085B (zh) 2021-05-21
CN107293566A (zh) 2017-10-24
EP3242327A1 (en) 2017-11-08
US10050063B2 (en) 2018-08-14
TW201740561A (zh) 2017-11-16

Similar Documents

Publication Publication Date Title
KR102606279B1 (ko) 디스플레이 장치
KR102486877B1 (ko) 디스플레이 장치
KR102660427B1 (ko) 디스플레이 장치
KR101640192B1 (ko) 디스플레이 장치
KR102464900B1 (ko) 디스플레이 장치
KR102688600B1 (ko) 유기 발광 표시 장치
CN118870924A (zh) 显示装置
KR102477982B1 (ko) 표시 장치
KR102354970B1 (ko) 디스플레이 장치
KR102512725B1 (ko) 디스플레이 장치
CN111435585A (zh) 有机发光二极管显示器
KR20200136546A (ko) 표시장치
KR20230055471A (ko) 디스플레이 장치
KR20240098284A (ko) 디스플레이 장치
KR20230110424A (ko) 디스플레이 장치
KR20230131347A (ko) 디스플레이 장치
KR20220124325A (ko) 표시 장치
KR102752247B1 (ko) 표시 장치
US20240324366A1 (en) Display apparatus
US20240312415A1 (en) Display apparatus
KR20240108898A (ko) 표시 장치 및 이의 제조 방법
KR20240113024A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160404

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210208

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160404

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221130

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230822

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231121

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231122

End annual number: 3

Start annual number: 1

PG1601 Publication of registration