[go: up one dir, main page]

KR101910100B1 - Soi 웨이퍼의 제조방법 - Google Patents

Soi 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR101910100B1
KR101910100B1 KR1020157005866A KR20157005866A KR101910100B1 KR 101910100 B1 KR101910100 B1 KR 101910100B1 KR 1020157005866 A KR1020157005866 A KR 1020157005866A KR 20157005866 A KR20157005866 A KR 20157005866A KR 101910100 B1 KR101910100 B1 KR 101910100B1
Authority
KR
South Korea
Prior art keywords
wafer
oxide film
bond wafer
soi
bond
Prior art date
Application number
KR1020157005866A
Other languages
English (en)
Other versions
KR20150087181A (ko
Inventor
히로지 아가
토루 이시즈카
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20150087181A publication Critical patent/KR20150087181A/ko
Application granted granted Critical
Publication of KR101910100B1 publication Critical patent/KR101910100B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L2027/11857—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은, 반도체 단결정 기판으로 이루어진 본드 웨이퍼에 산화막을 형성하고, 이 산화막을 통해 수소 및 희가스 중 적어도 1종류의 가스이온을 이온주입하여 상기 본드 웨이퍼에 이온주입층을 형성하고, 이 본드 웨이퍼의 이온주입한 표면과 베이스 웨이퍼 표면을 상기 산화막을 개재하여 접합한 후, 상기 이온주입층에서 상기 본드 웨이퍼를 박리함으로써 SOI 웨이퍼를 제작하는 SOI 웨이퍼의 제조방법에 있어서, 상기 본드 웨이퍼에 형성하는 산화막을, 접합면의 산화막보다 배면의 산화막을 두껍게 하는 SOI 웨이퍼의 제조방법이다. 이에 따라, 이온주입 박리법에 의해 박리한 경우에 발생하는 SOI 웨이퍼와 박리 후의 본드 웨이퍼의 휨형상에 기인하여 발생하는 스크래치나 SOI 막두께 이상을 억제할 수 있는 SOI 웨이퍼의 제조방법이 제공된다.

Description

SOI 웨이퍼의 제조방법{METHOD FOR MANUFACTURING SOI WAFER}
본 발명은, 이온주입 박리법에 의해 SOI 웨이퍼를 제조하는 방법에 관한 것이다.
이온주입 박리법에 의한 SOI 웨이퍼의 제작에 있어서, SOI층(Silicon On Insulator층, 광의로는 Semiconductor On Insulator)을 형성하는 본드 웨이퍼와 베이스 웨이퍼를 산화막을 개재하여 접합한 후, 이온주입층에 열처리를 행하여 박리했을 때, 박리 후의 SOI 웨이퍼의 SOI층 표면(박리면)과 박리 후의 본드 웨이퍼의 표면(박리면)은 서로 마주보고 있다. 이 때문에, 박리 후의 SOI 웨이퍼 및 박리 후의 본드 웨이퍼의 휨(反り)의 형상에 따라서는 웨이퍼 간에 접촉이 발생하여, 스크래치나 SOI 막두께 이상(異常)이 발생하는 경우가 있었다.
상기 문제에 대하여, 본드 웨이퍼의 전체면에 산화막을 형성하고 베이스 웨이퍼와 접합하여 SOI 웨이퍼를 제작하는 방법이 있었다. 이 방법에서는, SOI 웨이퍼는 본드 웨이퍼 표면으로부터 전사된 매립산화막에 의해 볼록(凸)형상으로 휘는 한편, 박리 후의 본드 웨이퍼는 접합면에 산화막이 없으며, 배면에 남은 산화막에 의해 SOI 웨이퍼와는 반대로 오목(凹)형상으로 휘고, 휨의 크기도 SOI 웨이퍼와 박리 후의 본드 웨이퍼에서 비슷해지기(同程度) 때문에, 이론적으로는 웨이퍼 간의 접촉을 발생시키기 어렵게 할 수 있다. 그러나, 실제로는 웨이퍼 가공시의 휨형상의 영향도 남기 때문에, 예를 들어, 본드 웨이퍼 가공시의 웨이퍼 형상이 볼록형상인 경우, 박리 후의 본드 웨이퍼는, 배면산화막의 영향에 의한 오목형상에서 웨이퍼 가공시의 볼록형상을 뺀 형상이 된다. 이때, SOI 웨이퍼와 박리 후의 본드 웨이퍼의 휨형상에 미스매치(ミスマッチ)가 발생하는 경우가 있고, SOI 웨이퍼의 볼록형상의 휨의 크기에 비해, 박리 후의 본드 웨이퍼의 오목형상의 휨의 크기가 작아진다. 이러한 경우, SOI 웨이퍼의 볼록형상 선단부에 있어서는, 박리 후의 본드 웨이퍼에 접촉이 발생하여, 스크래치나 SOI 막두께 이상이 발생하였다.
그 중, SOI 막두께 이상의 발생은, SOI 웨이퍼와 본드 웨이퍼의 접촉에 의해 SOI 웨이퍼 표면의 자연 산화막의 형성이 저해되어, 접촉부의 자연 산화막이 얇아지는 것에 기인한다. 즉, 다음 공정인 RCA 세정의 SC1 세정(NH4OH/H2O2용액에 의한 세정)에 있어서, 웨이퍼 접촉부의 산화막이 얇은 부분에서는 산화막이 빠르게 제거되어 SOI층의 Si표면이 노출되고, SC1에 의한 Si의 에칭이 상대적으로 빠르게 시작된다. 그 결과, SC1 세정 후에, 산화막이 얇은 부분(웨이퍼 접촉부)에서 SOI의 막두께에 박막부가 형성되게 된다.
또한, 박리를 생기게 하는 이온주입층을 형성하기 위한 이온주입의 방법으로서, 예를 들어 수소이온과 헬륨이온의 2종류를 주입함으로써 행하는, 이른바 공주입(共注入)에 의해 행하는 이온주입 박리법이 있다. 이 방법에서는, 도 4에 나타나 있는 바와 같이, 산화막(102)(예를 들어, 27nm)을 형성하여 헬륨이온주입층(104)을 수소이온주입층(103)보다 깊은 위치로 한 본드 웨이퍼(101)(예를 들어, 휨형상: 60μm볼록)와, 베이스 웨이퍼(105)를 산화막(102)을 개재하여 접합 웨이퍼(110)로 하면, 수소이온주입층(103)은 박리공정에 있어서 SOI층(106)을 갖는 SOI 웨이퍼(120)측과 박리 후의 본드 웨이퍼(101')측으로 분할되지만, 헬륨이온주입층(104)은 박리 후에도 박리 후의 본드 웨이퍼(101')에 남는다. 이 경우, 헬륨이온주입층(104)의 존재에 따라 박리 후의 본드 웨이퍼(101')에 볼록측으로 휘는 힘이 작용하여, 박리 후의 본드 웨이퍼(101')(예를 들어, 40μm볼록)와 SOI 웨이퍼(120)(예를 들어, 20μm볼록)의 휨형상의 미스매치가 발생한다. 이 때문에, 공주입을 이용한 이온주입 박리법에 의한 SOI 웨이퍼의 제조방법에 있어서, SOI 웨이퍼의 볼록형상 선단부에 있어서는, 박리 후의 본드 웨이퍼에 접촉이 발생하여, 스크래치나 SOI 막두께 이상이 발생하는 경우가 있었다.
일본특허공개 2008-140878호 공보 일본특허공개 H3-55822호 공보
접합 SOI 웨이퍼의 휨을 해결하는 기술로서, 특허문헌 1, 2에는 베이스 웨이퍼에 오목한 휨을 부여하는 방법이 개시되어 있다. 그러나, 이온주입 박리법에 의한 접합 SOI 웨이퍼의 제작에 있어서, 접합 전의 본드 웨이퍼의 휨형상의 영향을 감안하여, 박리 후의 본드 웨이퍼와 SOI 웨이퍼의 휨형상의 미스매치를 해결하는 기술이 필요로 하게 되었다.
본 발명은, 상기 문제를 감안하여 이루어진 것으로, 이온주입 박리법에 의해 박리한 경우에 발생하는 SOI 웨이퍼와 박리 후의 본드 웨이퍼의 휨형상에 기인하여 발생하는 스크래치나 SOI 막두께 이상을 억제할 수 있는 SOI 웨이퍼의 제조방법을 제공한다.
상기 과제를 해결하기 위하여, 본 발명은,
반도체 단결정 기판으로 이루어진 본드 웨이퍼에 산화막을 형성하고, 이 산화막을 통해 수소 및 희가스 중 적어도 1종류의 가스이온을 이온주입하여 상기 본드 웨이퍼에 이온주입층을 형성하고, 이 본드 웨이퍼의 이온주입한 표면과 베이스 웨이퍼 표면을 상기 산화막을 개재하여 접합한 후, 상기 이온주입층에서 상기 본드 웨이퍼를 박리함으로써 SOI 웨이퍼를 제작하는 SOI 웨이퍼의 제조방법에 있어서,
상기 본드 웨이퍼에 형성하는 산화막을, 접합면의 산화막보다 배면의 산화막을 두껍게 하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같이, 접합면의 산화막보다 배면의 산화막이 두꺼운 본드 웨이퍼를 이용하는 SOI 웨이퍼의 제조방법이면, 산화막의 막두께차에 의해 박리 후의 본드 웨이퍼가 오목형상이 되므로, SOI 웨이퍼와 박리 후의 본드 웨이퍼의 휨형상의 미스매치를 방지하여, 접촉에 의한 스크래치나 SOI 막두께 이상의 발생을 억제할 수 있다.
이때, 상기 본드 웨이퍼의 산화막의 형성은, 본드 웨이퍼의 전체면에 열산화막을 형성한 후, 이 본드 웨이퍼의 접합면측의 열산화막을 제거함으로써 배면에만 열산화막을 갖는 본드 웨이퍼를 제작하고, 이 배면에만 열산화막을 갖는 본드 웨이퍼의 전체면을 열산화함으로써 행하는 것이 바람직하다.
이러한 방법으로 본드 웨이퍼의 산화막을 형성함으로써, 접합면의 산화막과 배면의 산화막 간의 막두께차를 적당히 설정할 수 있다.
나아가, 상기 본드 웨이퍼의 접합면측의 열산화막을 제거한 후에, 이 접합면측을 연마하는 공정을 포함하고, 그 후 전체면의 열산화를 행하는 것이 바람직하다.
이와 같이 접합면을 연마함으로써, 접합시의 문제를 억제할 수 있다.
또한, 상기 본드 웨이퍼로서, 이온주입층에서 박리 후의 본드 웨이퍼를 재생가공하여 제작한 웨이퍼를 이용하는 것이 바람직하다.
이와 같이 본드 웨이퍼로서 재생가공한 웨이퍼를 이용한다면, 경제적으로 SOI 웨이퍼를 제조할 수 있다.
나아가, 상기 재생가공에 있어서, 상기 박리 후의 본드 웨이퍼의 배면산화막을 제거하지 않는 것이 바람직하다.
이러한 재생가공한 웨이퍼를 이용한다면, 본드 웨이퍼의 산화막의 막두께차의 형성을 용이하게 행할 수 있다.
또한, 상기 이온주입으로서, 수소이온과 헬륨이온의 공주입을 행하고, 이 공주입에 있어서 헬륨이온을 수소이온보다 깊은 위치에 주입하는 것이 바람직하다.
본 발명의 SOI 웨이퍼의 제조방법이면, 헬륨이온주입층의 존재에 따른 박리 후의 본드 웨이퍼에 대한 휨의 영향을 배제하여, SOI 웨이퍼와 박리 후의 본드 웨이퍼의 휨형상의 미스매치를 방지할 수 있다.
이상과 같이, 본 발명에 따르면, 이온주입 박리법에 의한 SOI 웨이퍼의 제작에 있어서, 박리시에 박리 후의 본드 웨이퍼와 SOI 웨이퍼의 접촉에 기인하는 SOI 웨이퍼의 스크래치나 SOI 막두께 분포이상의 발생을 억제할 수 있다.
도 1은 본 발명의 SOI 웨이퍼의 제조방법의 일예를 나타낸 플로우도이다.
도 2는 실시예 1 및 비교예 1에 있어서의 박리 후의 SOI층 막두께 분포의 측정결과를 나타낸 도면이다.
도 3은 비교예 2의 SOI 웨이퍼의 중앙부에 발생한 SOI 막두께 이상과 스크래치를 나타낸 도면이다.
도 4는 종래의 공주입을 이용한 SOI 웨이퍼의 제조방법의 일예를 나타낸 플로우도이다.
본 발명자들은, 이온주입 박리법에 의한 SOI 웨이퍼의 제작에 있어서, 박리 후의 본드 웨이퍼의 오목형상의 크기가 SOI의 볼록형상의 크기보다 작을 때, 박리 후의 본드 웨이퍼와 SOI 웨이퍼의 휨형상의 미스매치가 발생하고, 박리 열처리공정 중에, SOI층 표면의 볼록한 선단에서 박리 후의 본드 웨이퍼와 접촉하여, SOI 웨이퍼 중앙부에 스크래치나 SOI 막두께 이상이 발생하는 경우가 있는 것을 발견하였다.
본드 웨이퍼에 열산화막을 형성하여 접합 SOI 웨이퍼를 제작하는 경우, 박리 후의 SOI 웨이퍼는 매립산화막의 두께에 비례하여 SOI층측으로 볼록형상으로 휜다. 한편, 박리 후의 본드 웨이퍼는, 표면의 산화막이 없어짐에 따라 배면의 산화막이 작용하여, 박리면이 오목형상으로 휜다.
통상은, 휨에 작용하는 산화막의 두께가 같으므로, SOI 웨이퍼의 볼록형상의 크기와 박리 후의 본드 웨이퍼의 오목형상의 크기는 비슷해져, SOI 웨이퍼의 볼록한 선단부가 박리 후의 본드 웨이퍼에 접촉되지 않는다. 그러나, 원래 본드 웨이퍼의 웨이퍼 제작공정에 있어서 볼록형상, 혹은, 오목형상이 형성되어 있는 경우에는, 박리 후의 본드 웨이퍼의 오목형상과 SOI의 볼록형상이 상이한 크기가 되고, 박리 열처리 중에 SOI 웨이퍼의 볼록한 선단부가 박리 후의 본드 웨이퍼와 접촉하여, SOI 웨이퍼 중앙부에 스크래치나 막두께 이상이 발생하는 경우가 있다.
또한, 수소이온과 헬륨이온의 공주입에 의한 박리법에 있어서, 헬륨이온의 주입층을 수소이온의 주입층보다 깊은 위치로 한 경우에는, 수소이온의 주입층에서 박리가 일어나기 때문에, 수소이온의 주입층은 SOI층측과 박리 후의 본드 웨이퍼로 분할되는 한편, 헬륨이온의 주입층은 박리 후의 본드 웨이퍼에 남는다. 이 경우, 헬륨이온주입층의 존재에 따라 박리 후의 본드 웨이퍼에는 볼록측으로 휘는 힘이 작용하여, 박리 후의 본드 웨이퍼의 오목형상의 크기가, SOI 웨이퍼의 볼록형상의 크기보다 작아지기 쉽고, 휨형상의 미스매치가 발생하기 쉽다. 이 때문에, 수소이온과 헬륨이온의 공주입에서는 SOI 웨이퍼의 볼록형상 선단부에 있어서, 박리 후의 본드 웨이퍼와의 접촉이 발생하여, 스크래치나 SOI 막두께 이상이 발생하기 쉽다.
이에, 본 발명자들은, 박리 후의 본드 웨이퍼의 오목형상의 크기를 SOI 웨이퍼의 볼록형상보다 확실하게 크게 하는 방법으로서, 접합을 행할 때의 접합면의 산화막보다 배면의 산화막을 두껍게 형성함으로써 미리 오목형상을 형성한 본드 웨이퍼를 SOI 웨이퍼의 제조에 이용하기로 하여, 본 발명을 완성시켰다.
즉, 본 발명은,
반도체 단결정 기판으로 이루어진 본드 웨이퍼에 산화막을 형성하고, 이 산화막을 통해 수소 및 희가스 중 적어도 1종류의 가스이온을 이온주입하여 상기 본드 웨이퍼에 이온주입층을 형성하고, 이 본드 웨이퍼의 이온주입한 표면과 베이스 웨이퍼 표면을 상기 산화막을 개재하여 접합한 후, 상기 이온주입층에서 상기 본드 웨이퍼를 박리함으로써 SOI 웨이퍼를 제작하는 SOI 웨이퍼의 제조방법에 있어서,
상기 본드 웨이퍼에 형성하는 산화막을, 접합면의 산화막보다 배면의 산화막을 두껍게 하는 SOI 웨이퍼의 제조방법이다.
이하, 본 발명에 대하여, 실시태양의 일예로서, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
도 1은, 본 발명의 SOI 웨이퍼의 제조방법의 플로우도이다.
우선, 본드 웨이퍼(1)에 배면의 산화막(2')을 형성한다(도 1(A)). 이러한 배면의 산화막으로는 열산화막이 바람직하고, 그 형성방법으로는, 본드 웨이퍼의 전체면에 열산화막을 형성한 후, 본드 웨이퍼의 접합면측의 열산화막을 제거함으로써 배면에만 열산화막을 갖는 본드 웨이퍼를 제작하는 방법이 바람직하다.
이 배면의 산화막의 형성방법의 다른 예로는, 본드 웨이퍼의 전체면에 거의 균일한 두께의 열산화막을 형성한 후에, 링형상의 고무(오링(オ―リング))나 PVC 등의 보호시트를 이용하여 배면의 산화막을 보호한 상태에서, 산화막의 에칭액에 접촉시키는 방법이나, 스핀에칭 등을 이용하여 HF용액으로 접합면측의 열산화막을 제거하여, 배면의 산화막만을 남기는 방법을 들 수 있다.
한편, 본드 웨이퍼로서 이용하는 반도체 단결정 기판으로는, 실리콘 단결정 웨이퍼를 이용하는 것이 바람직하지만, 그 밖에도 게르마늄 단결정 웨이퍼, 게르마늄 에피택셜 웨이퍼, SiGe 에피택셜 웨이퍼, 변형(歪) 실리콘 웨이퍼, SiC 단결정 웨이퍼를 이용할 수도 있다.
다음에, 배면의 산화막(2')을 형성한 본드 웨이퍼(1)에, 추가로 산화막(2)을 형성한다(도 1(B)). 이러한 산화막으로는 열산화막이 바람직하고, 그 형성방법으로는, 배면의 산화막을 형성한 본드 웨이퍼의 전체면을 열산화하는 방법이 바람직하다.
또한, 배면의 산화막의 형성이나, 접합면측의 산화막의 제거에 따른 본드 웨이퍼의 접합면의 면거칠기의 악화나 파티클의 부착에 의해, 접합시의 문제가 발생하는 경우에는, 접합면측의 산화막을 제거한 후에, CMP 등으로 접합면측을 연마하는 공정을 넣고, 그 후 전체면의 열산화를 행할 수도 있다(도 1의 (A)와 (B) 사이).
상기에 예시되는 방법으로, 접합면의 산화막보다 배면의 산화막이 두꺼운 본드 웨이퍼를 제작한다. 이러한 본드 웨이퍼이면, 베이스 웨이퍼에 접합하기 전에 미리 오목형상을 형성하거나, 후술하는 헬륨이온주입층을 형성하여도 필요 이상의 휨을 억제할 수 있다.
한편, 배면의 산화막을 접합면의 산화막보다 어느 정도 두껍게 형성할지에 대해서는, 제조할 SOI 웨이퍼의 사양(직경, 베이스 웨이퍼 두께, BOX층 두께 등), 및, 사용할 본드 웨이퍼의 사양(직경, 웨이퍼 두께 등)에 기초하여, 박리 직후의 미스매치를 방지하도록(SOI 웨이퍼의 볼록형상의 크기와 박리 후의 본드 웨이퍼의 오목형상의 크기가 동등해지도록), 실험이나 계산에 의해 적당히 설정할 수 있다.
다음에, 산화막(2)을 형성한 본드 웨이퍼(1)의 접합면측에 이온주입하여 이온주입층을 형성한다(도 1(C)). 이러한 이온주입층으로는, 수소 및 희가스 중 적어도 1종류의 가스이온을 이온주입하여 형성하는 것을 들 수 있는데, 특히, 수소이온을 주입하여 형성한 수소이온주입층이나 수소이온과 헬륨이온을 모두 주입하여 형성한 공주입층이 바람직하다.
이 이온주입으로서, 수소이온과 헬륨이온에 의한 공주입을 행하는 경우에는, 도 1(D)에 나타나는 바와 같이, 우선, 수소이온을 주입하여 수소이온주입층(3)을 형성하고, 다음에 헬륨이온을 수소이온주입층(3)보다 깊은 위치에 주입하여 헬륨이온주입층(4)을 형성하는 것이 바람직하다. 이와 같이 공주입을 행한다면, 1종류의 이온을 단독으로 주입할 때에 비해, 주입하는 이온의 양을 줄일 수 있다.
이 경우, 종래의 SOI 웨이퍼의 제조방법에서는, 도 4에 나타내는 바와 같이, 수소이온과 헬륨이온을 공주입하면, 헬륨이온주입층(104)의 존재에 따라, 박리 후의 본드 웨이퍼(101')가 볼록형상이 되고, SOI 웨이퍼(120)와의 휨형상의 미스매치가 발생하여, 스크래치나 SOI 막두께 이상이 발생하였다. 그러나, 본 발명의 SOI 웨이퍼의 제조방법에서는, 상술한 바와 같이, 배면의 산화막 두께를 두껍게 함으로써 본드 웨이퍼의 휨형상을 접합 전에 미리 설정할 수 있으므로, 헬륨이온주입층의 존재에 따른 영향을 최소한으로 억제할 수 있다.
다음에, 예를 들어 20~30℃ 정도의 실온에 있어서, 본드 웨이퍼(1)의 이온주입한 표면과 베이스 웨이퍼(5)의 표면을 산화막(2)을 개재하여 접합하여, 접합 웨이퍼(10)를 형성한다(도 1(E), (F)). 이 경우, 접합 전에, 본드 웨이퍼와 베이스 웨이퍼 중 적어도 일방의 웨이퍼의 접합면에 플라즈마 처리를 행함으로써, 실온에서의 접합강도를 향상시킬 수도 있다.
한편, 베이스 웨이퍼로는, 실리콘 단결정 웨이퍼, 또는, 표면에 절연막을 형성한 실리콘 단결정 웨이퍼 등을 이용할 수 있다.
그리고, 예를 들어, 400℃ 이상의 박리 열처리에 의해, 접합 웨이퍼(10)로부터 이온주입층(수소이온주입층(3))에서 본드 웨이퍼(1)를 박리하여 박리 후의 본드 웨이퍼(1')로 함으로써, SOI층(6)을 갖는 SOI 웨이퍼(20)를 형성한다(도 1(G)). 이때, 본 발명에서는 박리 후의 본드 웨이퍼(1')는 확실하게 오목형상으로 휘어져 있어, 종래와 같은 박리 후의 본드 웨이퍼와 SOI 웨이퍼의 형상의 미스매치로 인한 접촉을 방지할 수 있다.
또한, 이온주입 박리법을 이용한 SOI 웨이퍼의 제조방법은, 박리 후의 본드 웨이퍼를 재이용할 수 있는 것이 특징 중 하나이다. 따라서, 본 발명에서도 박리 후의 본드 웨이퍼(1')를 재생가공하여 제작한 웨이퍼를 이용할 수 있다. 이 경우, 박리 후의 본드 웨이퍼를 재생가공할 때, 배면의 산화막을 제거하지 않고서 재생가공함으로써, 배면에 산화막이 붙은 본드 웨이퍼를 제작하고, 이를 열산화함으로써, 접합면의 산화막보다 배면의 산화막이 두꺼운 본드 웨이퍼를 제작할 수 있다.
이때, 박리 후의 본드 웨이퍼의 재생가공에 있어서의 접합면측의 외주 미결합부에 남는 산화막의 제거에 대해서는, 접합면측을 직접연마함에 따라 달성되지만, 링형상의 고무(오링)나 PVC 등의 보호시트를 이용하여 배면의 산화막을 보호한 상태에서, 산화막의 에칭액에 접촉시키는 방법이나, 스핀에칭기를 이용하여 행할 수도 있다.
박리 후의 본드 웨이퍼의 재생가공시에 있어서 배면산화막의 보호는 상기와 같이 오링에 의해 에칭액이나 에칭가스를 차단하는 처리를 행할 수도 있고, PVC 등의 보호시트를 박리 후의 본드 웨이퍼 배면에 붙일 수도 있으며, 웨이퍼의 회전에 의한 원심력이나 풍압(風壓)에 의해 본드 웨이퍼 배면에 에칭액이나 에칭가스가 들어오지 않도록 할 수도 있다. 산화막의 에칭액으로는 HF용액이 바람직하다. 또한, HF의 가스에 의한 에칭이어도 된다. 오링의 설치위치는 에칭 후의 본드 웨이퍼에 휨이 발생하도록 외주로부터 수mm 정도가 바람직하나, 허용 가능한 휨의 레벨에 따라 더 내측에 설치할 수도 있다.
이상과 같이, 베이스 웨이퍼에 접합하는 본드 웨이퍼의 산화막을, 접합면의 산화막보다 배면의 산화막을 두껍게 함으로써, 박리시의 본드 웨이퍼의 형상을 확실하게 오목형상으로 변형시킴으로써, 박리 후의 본드 웨이퍼와 SOI 웨이퍼의 접촉을 억제하여, SOI 웨이퍼의 스크래치나 막두께 이상을 억제할 수 있다.
[실시예]
(실시예 1)
직경 300mm의 양면이 경면연마된 실리콘 단결정 웨이퍼로 이루어진 본드 웨이퍼에 열산화를 행하여 150nm의 열산화막(초기 산화막)을 전체면에 형성하고, 본드 웨이퍼의 배면의 산화막을 오링으로 보호한 상태에서 HF수용액에 침지하여 접합면측의 산화막을 제거하고, 그 후, CMP가공에 의해 표면의 재가공을 행한 후, 재차, 열산화를 행하여 접합면측에 30nm의 열산화막(매립산화막)을 형성하고, 수소의 이온주입을 행한 후, 직경 300mm의 실리콘 단결정 웨이퍼로 이루어진 베이스 웨이퍼와 접합하고, 횡형 열처리로에서 박리 열처리에 의해 박리하여 SOI 웨이퍼를 10매 제작하였다.
(실시예 2)
실시예 1에서 얻어진 박리 후의 본드 웨이퍼(배면의 산화막 155nm 부착)를, 배면의 산화막(초기 산화막)을 오링으로 보호한 상태로 HF수용액에 침지하여 접합면측의 산화막을 제거하고, 그 후, CMP가공에 의해 재생가공을 행한 후, 열산화를 행하여 접합면측에 30nm의 열산화막(매립산화막)을 형성하고, 수소의 이온주입을 행한 후, 직경 300mm의 실리콘 단결정 웨이퍼로 이루어진 베이스 웨이퍼와 접합하고, 횡형 열처리로에서 박리 열처리에 의해 박리하여 SOI 웨이퍼를 10매 제작하였다.
(실시예 3)
직경 300mm의 양면이 경면연마된 실리콘 단결정 웨이퍼로 이루어진 본드 웨이퍼에 열산화를 행하여 150nm의 열산화막(초기 산화막)을 전체면에 형성하고, 본드 웨이퍼의 배면의 산화막을 오링으로 보호한 상태로 HF수용액에 침지하여 접합면측의 산화막을 제거하고, 그 후, CMP가공에 의해 표면의 재가공을 행한 후, 재차, 열산화를 행하여 접합면측에 30nm의 열산화막(매립산화막)을 형성하고, 수소 및 헬륨의 이온주입(공주입)을 행한 후, 직경 300mm의 실리콘 단결정 웨이퍼로 이루어진 베이스 웨이퍼와 접합하고, 횡형 열처리로에서 박리 열처리에 의해 박리하여 SOI 웨이퍼를 10매 제작하였다.
한편, 수소 및 헬륨의 공주입에서는, 주입에너지가 각각 30keV, 50keV이므로, 헬륨이온인 것이 깊은 위치에 주입된다.
(비교예 1)
직경 300mm의 양면이 경면연마된 실리콘 단결정 웨이퍼로 이루어진 본드 웨이퍼의 전체면에 30nm의 열산화막(매립산화막)을 형성하고, 그 후, HF처리 및 재차의 열산화막 형성을 행하지 않고 수소의 이온주입을 행한 후, 베이스 웨이퍼에 접합하고, 박리 열처리하여 박리하여 SOI 웨이퍼를 10매 제작하였다.
(비교예 2)
직경 300mm의 양면이 경면연마된 실리콘 단결정 웨이퍼로 이루어진 본드 웨이퍼의 전체면에 30nm의 열산화막(매립산화막)을 형성하고, 그 후, HF처리 및 재차의 열산화막 형성을 행하지 않고 수소 및 헬륨의 이온주입(공주입)을 행한 후, 베이스 웨이퍼에 접합하고, 박리 열처리하여 박리하여 SOI 웨이퍼를 10매 제작하였다.
한편, 수소 및 헬륨의 공주입에서는, 주입에너지가 각각 30keV, 50keV였으므로, 헬륨이온인 것이 깊은 위치에 주입된다.
실시예 1~3, 비교예 1, 2의 SOI 웨이퍼의 제조조건, 박리 후의 본드 웨이퍼와 SOI 웨이퍼의 휨형상, 스크래치 및 SOI 막두께 이상의 결과를 표 1에 나타내었다.
한편, 휨의 형상(요철(凹凸))은, 박리면을 기준으로 한 형상을 말한다.
[표 1]
Figure 112015021978502-pct00001

실시예 1~3은 박리 후의 본드 웨이퍼와 SOI 웨이퍼의 휨의 크기가 거의 동일하였으며, 스크래치나 SOI 막두께 이상은 발생하지 않았다(도 2 참조). 비교예 1은 박리 후의 본드 웨이퍼의 휨에 대하여 SOI 웨이퍼의 휨이 커지고, SOI 막두께 이상이 발생하였다(도 2 참조). 비교예 2는 SOI 웨이퍼의 휨에 대하여 박리 후의 본드 웨이퍼의 휨이 크게 볼록이 되어 SOI 막두께 이상이 발생하였고, 다시 광학현미경 관찰을 행한 결과 SOI층의 박막부에서 스크래치(상처부(キズ部))가 관찰되었다(도 3 참조).
상기 결과로부터, 본 발명의 SOI 웨이퍼의 제조방법이면, 박리시에 박리 후의 본드 웨이퍼와 SOI 웨이퍼의 접촉에 기인하는 SOI 웨이퍼의 스크래치나 SOI 막두께 분포 이상을 억제할 수 있는 것이 분명해졌다.
한편, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (8)

  1. 반도체 단결정 기판으로 이루어진 본드 웨이퍼에 산화막을 형성하고, 이 산화막을 통해 수소 및 희가스 중 적어도 1종류의 가스이온을 이온주입하여 상기 본드 웨이퍼에 이온주입층을 형성하고, 이 본드 웨이퍼의 이온주입한 표면과 베이스 웨이퍼 표면을 상기 산화막을 개재하여 접합한 후, 상기 이온주입층에서 상기 본드 웨이퍼를 박리함으로써 SOI 웨이퍼를 제작하는 SOI 웨이퍼의 제조방법에 있어서,
    접합 전에, 상기 본드 웨이퍼에 형성하는 산화막을, 접합면의 산화막보다 배면의 산화막을 두껍게 하고, 이 배면의 산화막을 두껍게 한 본드 웨이퍼에 이온주입한 후 베이스 웨이퍼와 접합하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 본드 웨이퍼의 산화막의 형성은, 본드 웨이퍼의 전체면에 열산화막을 형성한 후, 이 본드 웨이퍼의 접합면측의 열산화막을 제거함으로써 배면에만 열산화막을 갖는 본드 웨이퍼를 제작하고, 이 배면에만 열산화막을 갖는 본드 웨이퍼의 전체면을 열산화함으로써 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  3. 제2항에 있어서,
    상기 본드 웨이퍼의 접합면측의 열산화막을 제거한 후에, 이 접합면측을 연마하는 공정을 포함하고, 그 후 전체면의 열산화를 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 본드 웨이퍼로서, 이온주입층에서 박리 후의 본드 웨이퍼를 재생가공하여 제작한 웨이퍼를 이용하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  5. 제4항에 있어서,
    상기 재생가공에 있어서, 상기 박리 후의 본드 웨이퍼의 배면산화막을 제거하지 않은 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 이온주입으로서, 수소이온과 헬륨이온의 공주입을 행하고, 이 공주입에 있어서 헬륨이온을 수소이온보다 깊은 위치에 주입하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  7. 제4항에 있어서,
    상기 이온주입으로서, 수소이온과 헬륨이온의 공주입을 행하고, 이 공주입에 있어서 헬륨이온을 수소이온보다 깊은 위치에 주입하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  8. 제5항에 있어서,
    상기 이온주입으로서, 수소이온과 헬륨이온의 공주입을 행하고, 이 공주입에 있어서 헬륨이온을 수소이온보다 깊은 위치에 주입하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
KR1020157005866A 2012-11-21 2013-10-11 Soi 웨이퍼의 제조방법 KR101910100B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-255719 2012-11-21
JP2012255719A JP5821828B2 (ja) 2012-11-21 2012-11-21 Ｓｏｉウェーハの製造方法
PCT/JP2013/006072 WO2014080563A1 (ja) 2012-11-21 2013-10-11 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20150087181A KR20150087181A (ko) 2015-07-29
KR101910100B1 true KR101910100B1 (ko) 2018-10-19

Family

ID=50775761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157005866A KR101910100B1 (ko) 2012-11-21 2013-10-11 Soi 웨이퍼의 제조방법

Country Status (7)

Country Link
US (1) US9378999B2 (ko)
EP (1) EP2924736B1 (ko)
JP (1) JP5821828B2 (ko)
KR (1) KR101910100B1 (ko)
CN (1) CN104620384B (ko)
SG (1) SG11201501873QA (ko)
WO (1) WO2014080563A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6353814B2 (ja) * 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6556511B2 (ja) * 2015-06-17 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN110085549B (zh) * 2018-01-26 2021-06-04 沈阳硅基科技有限公司 一种双面注入得到soi的方法
CN110544668B (zh) * 2018-05-28 2022-03-25 沈阳硅基科技有限公司 一种通过贴膜改变soi边缘stir的方法
CN109360805A (zh) * 2018-09-28 2019-02-19 沈阳硅基科技有限公司 一种图形soi硅片的制备方法
FR3146019A1 (fr) * 2023-02-16 2024-08-23 Soitec Procédé de formation d’une zone de fragisilation dans un substrat semi-conducteur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
US20080315349A1 (en) * 2005-02-28 2008-12-25 Shin-Etsu Handotai Co., Ltd. Method for Manufacturing Bonded Wafer and Bonded Wafer
WO2012012138A2 (en) * 2010-06-30 2012-01-26 Corning Incorporated Method for finishing silicon on insulator substrates

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH0680624B2 (ja) 1990-02-28 1994-10-12 信越半導体株式会社 接合ウエーハの製造方法
JP3422225B2 (ja) 1997-07-08 2003-06-30 三菱住友シリコン株式会社 貼り合わせ半導体基板及びその製造方法
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US7902039B2 (en) 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
JP5233111B2 (ja) 2006-11-30 2013-07-10 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉウェーハの製造方法
JP2011187502A (ja) 2010-03-04 2011-09-22 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
US20080315349A1 (en) * 2005-02-28 2008-12-25 Shin-Etsu Handotai Co., Ltd. Method for Manufacturing Bonded Wafer and Bonded Wafer
WO2012012138A2 (en) * 2010-06-30 2012-01-26 Corning Incorporated Method for finishing silicon on insulator substrates

Also Published As

Publication number Publication date
CN104620384A (zh) 2015-05-13
KR20150087181A (ko) 2015-07-29
WO2014080563A1 (ja) 2014-05-30
JP2014103329A (ja) 2014-06-05
EP2924736A4 (en) 2016-06-29
US9378999B2 (en) 2016-06-28
US20150243550A1 (en) 2015-08-27
CN104620384B (zh) 2017-06-06
EP2924736A1 (en) 2015-09-30
EP2924736B1 (en) 2017-08-30
JP5821828B2 (ja) 2015-11-24
SG11201501873QA (en) 2015-05-28

Similar Documents

Publication Publication Date Title
KR101910100B1 (ko) Soi 웨이퍼의 제조방법
KR101901872B1 (ko) Soi웨이퍼의 제조방법
JP5244650B2 (ja) Ｓｏｉウェーハの製造方法
US20090117706A1 (en) Manufacturing Method of SOI Wafer and SOI Wafer Manufactured by This Method
US10204824B2 (en) Method for producing SOI wafer
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
KR102019658B1 (ko) Soi 웨이퍼의 제조방법
CN104364880B (zh) Soi晶片的制造方法
JP2005079389A (ja) 貼り合わせウェーハの分離方法及びその分離用ボート
KR20160052551A (ko) 접합 웨이퍼의 제조방법
KR20180073580A (ko) 접합 soi 웨이퍼의 제조방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20150305

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170523

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180530

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180827

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181015

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181016

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20211008

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20221007

Start annual number: 5

End annual number: 5