[go: up one dir, main page]

KR101901872B1 - Soi웨이퍼의 제조방법 - Google Patents

Soi웨이퍼의 제조방법 Download PDF

Info

Publication number
KR101901872B1
KR101901872B1 KR1020157015578A KR20157015578A KR101901872B1 KR 101901872 B1 KR101901872 B1 KR 101901872B1 KR 1020157015578 A KR1020157015578 A KR 1020157015578A KR 20157015578 A KR20157015578 A KR 20157015578A KR 101901872 B1 KR101901872 B1 KR 101901872B1
Authority
KR
South Korea
Prior art keywords
wafer
oxide film
ion implantation
soi
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020157015578A
Other languages
English (en)
Other versions
KR20150093703A (ko
Inventor
히로지 아가
이사오 요코카와
토루 이시즈카
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20150093703A publication Critical patent/KR20150093703A/ko
Application granted granted Critical
Publication of KR101901872B1 publication Critical patent/KR101901872B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

본 발명은, 반도체 단결정 기판으로 이루어지는 본드웨이퍼의 표면으로부터 수소 및 희가스 중 1종류 이상의 가스이온을 이온주입하여 이온주입층을 형성하고, 이 본드웨이퍼의 이온주입한 표면과 베이스웨이퍼 표면을 산화막을 개재하여 접합한 후, 열처리로에서 박리열처리를 행하여 상기 이온주입층에서 본드웨이퍼를 박리함으로써 SOI웨이퍼를 제작하는 SOI웨이퍼의 제조방법에 있어서, 상기 박리열처리 후, 3.0℃/min보다 느린 강온속도로 250℃ 이하까지 강온하고 나서 박리 후의 SOI웨이퍼 및 본드웨이퍼를 열처리로로부터 취출하는 SOI웨이퍼의 제조방법이다. 이에 따라, 스크래치 및 SOI막두께 이상이 억제된 SOI웨이퍼를 제조할 수 있는 방법이 제공된다.

Description

SOI웨이퍼의 제조방법{SOI WAFER MANUFACTURING METHOD}
본 발명은, 이온주입 박리법에 의해 SOI웨이퍼를 제조하는 방법에 관한 것이다.
이온주입 박리법에 의한 SOI웨이퍼의 제작에 있어서, SOI층(Silicon On Insulator층, 광의로는 Semiconductor On Insulator)을 형성하는 본드웨이퍼와 베이스웨이퍼를 산화막을 개재하여 접합한 후, 이온주입층에서 박리를 행하기 위한 열처리(박리열처리)를 행하여 박리하면, 박리직후의 SOI웨이퍼의 SOI층 표면(박리면)과 본드웨이퍼의 표면(박리면)은 서로 마주한 상태로 박리열처리가 행해진 열처리로(熱處理爐) 외로 취출된다(특허문헌 1 등 참조).
본드웨이퍼에 산화막을 형성하고, 베이스웨이퍼와 접합하여 SOI웨이퍼를 제작한 경우, SOI웨이퍼는 본드웨이퍼 표면으로부터 박리열처리에 의해 전사된 매립산화막에 의해 박리면측이 볼록형상으로 휘어지는 반면, 박리 후의 본드웨이퍼는 표면산화막이 없어지고, 배면에만 산화막이 남음으로써 SOI웨이퍼와는 반대로 박리면측이 오목형상으로 휘어진다. 휨의 크기는 전사한 산화막의 두께에 따라 바뀌는데, SOI웨이퍼와 박리 후의 본드웨이퍼에서는 동일한 정도가 되기 때문에, 웨이퍼간의 접촉은 발생하기 어렵다.
단, 실제로는 웨이퍼 가공시의 휨형상의 영향도 있기 때문에, 예를 들어, 본드웨이퍼 가공시의 웨이퍼형상이 볼록형상인 경우, 박리 후의 본드웨이퍼는, 배면산화막의 영향에 의한 오목형상에서 웨이퍼 가공시의 볼록형상을 뺀 형상이 된다.
이 경우, SOI웨이퍼와 박리 후의 본드웨이퍼의 휨형상에 미스매치가 생기고, SOI웨이퍼의 볼록형상의 휨의 크기에 비해, 박리 후의 본드웨이퍼의 오목형상의 휨의 크기가 작아진다.
또한, 박리를 발생시키는 이온주입층을 형성하기 위한 이온주입을, 예를 들어 수소이온과 헬륨이온의 2종류를 주입함으로써 행하는, 이른바 공주입에 의해 행하는 이온주입 박리법에 있어서는, 수소이온의 주입층에서 박리가 일어나기 때문에, 헬륨이온의 주입층을 수소이온의 주입층보다 깊게 하면, 수소이온의 주입층은 SOI측과 박리 후의 본드웨이퍼로 분할되는데 헬륨이온의 주입층은 박리 후에도 본드웨이퍼에 남는다. 이 경우, 헬륨이온주입층의 존재에 의해 박리 후의 본드웨이퍼에는 볼록측으로 휘는 힘이 작용하여, SOI웨이퍼와의 휨형상의 미스매치가 발생한다.
일본특허공개 2009-283582호 공보
본 발명자들은, 상기 서술한 바와 같은 이온주입 박리법을 이용한 SOI웨이퍼의 제조방법에 대하여 예의 연구를 행하였다. 그 결과, 도 4에 나타낸 바와 같이, 제조된 SOI웨이퍼에 있어서, SOI웨이퍼 중앙부에 SOI막두께가 얇은 부분이 발생한 SOI막두께 이상이나, 그 박막부에서 스크래치가 발생하는 것을 알 수 있었다.
따라서 본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 스크래치 및 SOI막두께 이상이 억제된 SOI웨이퍼를 제조할 수 있는 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 반도체 단결정 기판으로 이루어지는 본드웨이퍼의 표면으로부터 수소 및 희가스 중 1종류 이상의 가스이온을 이온주입하여 이온주입층을 형성하고, 이 본드웨이퍼의 이온주입한 표면과 베이스웨이퍼 표면을 산화막을 개재하여 접합한 후, 열처리로에서 박리열처리를 행하고 상기 이온주입층에서 본드웨이퍼를 박리함으로써 SOI웨이퍼를 제작하는 SOI웨이퍼의 제조방법에 있어서, 상기 박리열처리 후, 3.0℃/min보다 느린 강온속도로 250℃ 이하까지 강온하고 나서 박리 후의 SOI웨이퍼 및 본드웨이퍼를 열처리로로부터 취출하는 것을 특징으로 하는 SOI웨이퍼의 제조방법을 제공한다.
본 발명에서는, 우선, 열처리로로부터의 취출온도를 250℃ 이하로 하므로, 취출시에 있어서의 산화막의 형성을 억제할 수 있다. 미스매치에 의해 SOI웨이퍼의 볼록형상 선단부에서 박리 후의 본드웨이퍼와 접촉했다고 하더라도, 애초에 취출시에 있어서의 산화막의 형성이 웨이퍼 전체면에 있어서 억제되기 때문에, 종래와 같은 SOI웨이퍼의 볼록형상 선단부에서의 막두께 이상의 발생을 방지할 수 있다.
또한, 본 발명에서는, 강온속도를 3.0℃/min보다 늦게 하므로, 강온 중인 웨이퍼면내의 온도분포를 작게 억제할 수 있고, 이에 따라, 온도분포에 수반하는 웨이퍼의 변형을 적게 할 수 있다. 따라서 SOI웨이퍼의 스크래치의 발생을 억제할 수 있다.
이와 같이, 본 발명에 의해 스크래치 및 막두께분포 이상을 억제한 SOI웨이퍼를 얻을 수 있다.
이때, 상기 이온주입층을 형성하는 본드웨이퍼로서, 표면산화막보다 두꺼운 배면산화막을 갖는 반도체 단결정 기판을 준비하고, 이 표면산화막을 통과하여 상기 이온주입을 행할 수 있다.
이와 같이 하면, 산화막의 막두께차에 의해 박리 후의 본드웨이퍼가 오목형상이 되기 때문에, SOI웨이퍼와 박리 후의 본드웨이퍼의 휨형상의 미스매치를 방지하고, 접촉에 의한 스크래치나 SOI막두께 이상의 발생을 보다 더욱 억제할 수 있다.
또한, 상기 표면산화막보다 두꺼운 배면산화막을 갖는 반도체 단결정 기판으로서, 반도체 단결정 기판의 전체면에 열산화막을 형성한 후, 표면측의 열산화막을 제거함으로써 배면측에만 열산화막을 갖는 반도체 단결정 기판을 제작하고, 이 배면측에만 열산화막을 갖는 반도체 단결정 기판을 열산화함으로써 제작한 웨이퍼를 이용할 수 있다.
이와 같이 하면, 접합면인 표면측의 산화막과 배면측의 산화막간의 막두께차를 적당히 설정할 수 있다.
또한, 상기 배면측에만 열산화막을 갖는 반도체 단결정 기판을 열산화하기 전에, 열산화막이 제거된 표면측을 연마할 수 있다.
이와 같이 하면, 접합시의 문제를 억제할 수 있다.
또한, 상기 표면산화막보다 두꺼운 배면산화막을 갖는 반도체 단결정 기판으로서, 이온주입층에서 박리한 본드웨이퍼를 재생가공하여 제작한 웨이퍼를 이용할 수 있다.
이와 같이 하면, 경제적으로 SOI웨이퍼를 제조할 수 있다.
이때, 상기 재생가공을, 상기 박리 후의 본드웨이퍼의 배면산화막을 제거하지 않고 행할 수 있다.
이와 같이 하면, 본드웨이퍼의 산화막의 막두께차의 형성을 용이하게 행할 수 있다.
또한, 상기 이온주입을 수소이온과 헬륨이온의 공주입에 의해 행하고, 이 공주입에 있어서 헬륨이온을 수소이온보다 깊게 주입할 수 있다.
이와 같이 헬륨이온을 수소이온보다 깊게 주입한 경우에도, 본 발명이면 헬륨이온주입층의 존재에 의한 박리 후의 본드웨이퍼에 대한 휨의 영향을 억제하여, SOI웨이퍼와 박리 후의 본드웨이퍼의 휨형상의 미스매치를 방지할 수 있다.
이상과 같이, 본 발명에 의하면, 이온주입 박리법으로의 박리열처리에 관한 것으로, 박리한 SOI웨이퍼와 본드웨이퍼의 미스매치에 의한 접촉을 방지할 수 있다. 또한, 미스매치시의 열처리로로부터의 취출시의 산화막의 형성불균일을 방지할 수 있다. 이에 따라, SOI웨이퍼의 볼록형상 선단부에서의 스크래치나 SOI막두께 이상의 발생을 억제할 수 있다.
도 1은 본 발명의 SOI웨이퍼의 제조방법의 일례를 나타낸 플로우도이다.
도 2는 본 발명의 SOI웨이퍼의 제조방법의 다른 일례를 나타낸 플로우도이다.
도 3은 실시예 1, 비교예 3-5의 SOI막두께분포의 측정결과를 나타낸 도면이다.
도 4는 SOI웨이퍼의 중앙부에 발생한 SOI막두께 이상과 스크래치를 나타낸 측정도이다.
이하에서는, 본 발명의 실시형태에 대하여, 도면을 참조하면서 상세하게 설명하는데, 본 발명은 이에 한정되는 것은 아니다.
여기서, 본 발명자들이 본 발명을 완성시킨 경위에 대하여 상술한다.
본 발명자들은, 이온주입 박리법에 의한 SOI웨이퍼 제작의 박리열처리에 있어서, 박리 후의 본드웨이퍼(박리 본드웨이퍼)의 오목형상의 크기가 SOI의 볼록형상의 크기보다 작을 때, 박리 본드웨이퍼와 SOI웨이퍼의 휨형상의 미스매치가 발생하고, 박리열처리 공정 중에, SOI층 표면의 볼록형상의 선단부에서 박리 본드웨이퍼와 접촉하고, SOI웨이퍼 중앙부 등에 스크래치나 SOI막두께 이상이 발생하는 경우가 있는 것을 발견하였다.
본드웨이퍼에 열산화막을 제작하여 접합한 경우, SOI웨이퍼는 매립산화막의 두께에 비례하여 박리면측이 볼록형상으로 휜다. 한편, 박리 본드웨이퍼는, 표면의 산화막이 박리에 의해 없어짐으로써 배면의 산화막이 작용하여, 박리면측이 오목형상으로 휜다.
상기 서술한 바와 같이, 통상은 SOI웨이퍼의 볼록형상의 크기와 박리 본드웨이퍼의 오목형상의 크기는 동일한 정도가 되며, SOI웨이퍼의 볼록의 선단부가 박리 본드웨이퍼에 접촉하기 어렵다.
그러나, 웨이퍼 가공시의 휨형상의 영향 등도 있고, 상기와 같은 미스매치가 발생하는 경우가 있다.
본 발명자들은, 우선 막두께 이상이 발생하는 메커니즘을 조사하였다.
그 결과, SOI층 표면의 볼록형상 선단부의 박리 본드웨이퍼와의 접촉부에서는, 접촉하지 않은 부분과 비교했을 때, 산화막의 형성이 억제되는 것을 알 수 있었다. 이 경우, 산화막의 형성두께가 얇아지고, 박리 후의 RCA세정의 SC1세정(NH4OH와 H2O2의 혼합수용액에 의한 세정)에 있어서 접촉한 부분부터 먼저 Si의 에칭이 개시된다. 이에 따라, 세정 후에는 볼록형상 선단부의 SOI막두께가 얇아지는 것을 밝혀냈다.
그리고 박리 후의 SOI층 표면에 형성되는 산화막의 두께의 불균일성을 개선하는 방법으로서, 열처리로에서의 박리열처리 후, 로 외로 취출하는 온도를 250℃ 이하로 함으로써, SOI웨이퍼 표면의 산화막의 형성을 억제하는 것을 고안하였다. 250℃보다 높은 온도에서 로 외로 취출하면, 공기 중에 포함되는 산소에 의해, SOI웨이퍼 표면에 산화막이 형성된다. 이에 따라, 웨이퍼 접촉부와 비접촉부의 산화막두께에 불균일성이 발생한다.
따라서, 취출온도를 250℃ 이하로 함으로써, 처음부터 취출시의 표면산화막의 형성을 억제할 수 있고, 웨이퍼면내의 산화막 두께분포를 최소화할 수 있다. 따라서, 이어서 행하는 SC1세정으로의 Si에칭이 면내에서 균일하게 행해지고, 종래와 같은 막두께 이상이 발생하는 것을 억제할 수 있다.
또한, 스크래치에 대해서는, 박리열처리(예를 들어 400~600℃) 중에서 SOI층의 박리가 생긴 후, 250℃ 이하의 취출온도까지의 강온속도를 3.0℃/min보다 늦춤으로써, 강온 중인 웨이퍼면내의 온도분포를 최소화하고, 웨이퍼의 변형에 의한 SOI웨이퍼와 박리 본드웨이퍼의 접촉됨을 억제할 수 있다. 3.0℃/min 이상의 강온속도에서는, 강온 중인 면내의 온도분포가 커져 열팽창의 차이에 의해 웨이퍼가 변형되기 때문에 스크래치가 발생하기 쉬워진다.
이상의 점을 본 발명자들은 발견하고, 본 발명을 완성시켰다.
이하, 본 발명의 SOI웨이퍼의 제조방법에 대하여 상술한다.
(제1의 실시태양)
도 1에, 본 발명의 SOI웨이퍼의 제조방법의 일례를 나타낸다.
우선, 본드웨이퍼(1)로서 반도체 단결정 기판(2)을 준비하고, 산화막(3)을 형성한다(도 1(A)).
본드웨이퍼로서 이용하는 반도체 단결정 기판으로는, 실리콘 단결정 웨이퍼를 이용하는 것이 바람직한데, 그 이외에도 게르마늄 단결정 웨이퍼, 게르마늄 에피택셜 웨이퍼, SiGe 에피택셜 웨이퍼, 변형 실리콘 웨이퍼, SiC 단결정 웨이퍼를 이용할 수도 있다. 여기서는 실리콘 단결정 웨이퍼를 이용한 경우에 대하여 설명한다.
또한, 산화막(3)의 형성방법은 특별히 한정되지 않고, 예를 들어 열산화에 의해 형성할 수 있다.
이어서, 산화막(3)을 형성한 반도체 단결정 기판(1)의 접합면측(표면측)에 이온주입하여 이온주입층을 형성한다(도 1(B)). 이러한 이온주입층으로는, 수소 및 희가스 중 1종류 이상의 가스이온을 이온주입하여 형성하는 것을 들 수 있다. 여기서는 수소이온을 주입하는 경우(수소이온주입층(4))를 예로 들어 설명한다.
이어서, 예를 들어 20~30℃ 정도의 실온에 있어서, 본드웨이퍼(1)의 이온주입한 표면과 베이스웨이퍼(5)의 표면을 산화막(3)을 개재하여 접합하고, 접합 웨이퍼(6)를 형성한다(도 1(C), (D)). 이 경우, 접합 전에, 본드웨이퍼와 베이스웨이퍼 중 적어도 하나의 웨이퍼의 접합면에 플라즈마처리를 행함으로써, 실온에서의 접합강도를 향상시킬 수도 있다.
또한, 베이스웨이퍼(5)로는, 예를 들어 실리콘 단결정 웨이퍼, 또는, 표면에 절연막을 형성한 실리콘 단결정 웨이퍼 등을 이용할 수 있다.
그리고, 이 접합웨이퍼(6)를 열처리로 내에 삽입하여 승온하고, 소정온도에서 박리열처리를 실시한다. 박리열처리의 온도로는, 예를 들어 400℃ 이상, 바람직하게는 400~600℃로 할 수 있다. 이러한 온도범위이면, 적절히 접합웨이퍼(6)를 수소이온주입층(4)에서 박리를 발생시킬 수 있고, 박리 본드웨이퍼(1')와, SOI층(7)을 갖는 SOI웨이퍼(8)를 얻을 수 있다(도 1(E)).
또한, 사용하는 열처리로는 예를 들어 배치식의 것을 이용할 수 있다. 박리열처리를 적절히 웨이퍼에 실시할 수 있고, 또한, 후술하는 바와 같은 강온속도로 강온할 수 있는 것이면 된다.
상기와 같이 박리열처리를 행한 후, 열처리로 내의 온도를 3.0℃/min보다 느린 속도로 강온한다. 그리고 250℃ 이하까지 강온하고 나서 SOI웨이퍼(8) 및 박리 본드웨이퍼(1')를 취출한다.
이와 같이 3.0℃/min보다 느린 속도로 강온함으로써, 강온 중인 각각의 웨이퍼의 면내온도분포를 작게 하여, 웨이퍼의 변형에 의한 SOI웨이퍼(8)와 박리 본드웨이퍼(1')의 접촉됨을 억제할 수 있어, 스크래치가 발생하는 것을 방지할 수 있다.
또한, 강온속도는 2.5℃/min 이하가 보다 바람직하고, 하한값은 특별히 한정되지 않지만, 박리열처리 공정을 효율적으로 행하기 위하여, 1.0℃/min 이상으로 하는 것이 바람직하다.
또한, 취출온도를 250℃ 이하로 함으로써, 취출시의 표면산화막의 형성을 억제할 수 있다. 따라서, SOI웨이퍼(8)와 박리 본드웨이퍼(1')의 미스매치가 발생했다고 하더라도, 종래와 같이 SOI웨이퍼의 볼록형상 선단부에 있어서 다른 부분보다 산화막이 얇게 형성되는 일도 없고, 면내의 산화막 두께분포를 최소화할 수 있다. 따라서, 산화막두께의 형성불균일을 억제할 수 있고, 후공정인 SC1세정으로의 Si에칭은 면내에서 균일하게 행해지고, 종래와 같은 SOI층의 막두께 이상이 발생하는 것을 방지할 수 있다.
이와 같이 하여 스크래치가 억제되고, 게다가 SOI막두께 이상의 발생이 억제된 SOI웨이퍼(8)를 얻을 수 있다.
(제2의 실시형태)
상기 서술한 제1의 실시형태에서는 본드웨이퍼로서, 반도체 단결정 기판의 전체면에 단순히 열산화막을 실시한 경우에 대하여 설명하였다.
그러나 본 발명은, 이 외에, 본드웨이퍼로서, 표면산화막(접합면측의 산화막)보다 두꺼운 배면산화막을 갖는 반도체 단결정 기판을 이용할 수도 있다. 이러한 경우에 대하여 도 2를 참조하여 설명한다.
우선, 반도체 단결정 기판(22)에 배면에 산화막(23')을 형성한다(도 2(A)). 이러한 배면의 산화막(23')으로는 예를 들어 열산화막이 바람직하고, 그 형성방법으로는, 본드웨이퍼의 전체면에 열산화막을 형성한 후, 본드웨이퍼의 접합면측의 열산화막을 제거함으로써 배면에만 열산화막을 갖는 본드웨이퍼를 제작하는 방법이 바람직하다.
이 배면의 산화막(23')의 형성방법의 다른 예로는, 반도체 단결정 기판의 전면에 거의 균일한 두께의 열산화막을 형성한 후에, 링형상의 고무(오링)나 PVC 등의 보호시트를 이용하여 배면의 산화막을 보호한 상태로, 산화막의 에칭액에 접촉시키는 방법이나, 스핀에칭 등을 이용하여 HF용액으로 접합면측의 열산화막을 제거하고, 배면의 산화막만을 남기는 방법을 들 수 있다.
이어서, 배면의 산화막(23')을 형성한 반도체 단결정 기판(22)에, 추가로 산화막을 형성한다(도 2(B)). 이러한 산화막으로는 열산화막이 바람직하고, 그 형성방법으로는, 배면의 산화막을 형성한 본드웨이퍼의 전체면을 열산화하는 방법이 바람직하다. 이에 따라, 반도체 단결정 기판(22)의 접합면이 되는 표면측보다 배면측이 두꺼운 산화막(23)을 갖는 웨이퍼가 얻어진다. 이러한 표리에서 산화막두께가 상이한 본드웨이퍼(21)를 제작한다.
또한, 배면의 산화막의 형성이나, 접합면측(표면측)의 산화막의 제거에 의한 본드웨이퍼의 접합면의 면거칠기의 악화나 파티클의 부착에 의해, 접합시의 문제가 발생하는 경우에는, 접합면측의 산화막을 제거한 후에, CMP 등으로 접합면측을 연마하는 공정을 넣고, 그 후 전체면의 열산화를 행할 수도 있다(도 2의 (A)와 (B)의 사이).
상기와 같이 하여, 접합면이 되는 표면측의 산화막보다 배면측의 산화막이 두꺼운 본드웨이퍼(21)이면, 베이스웨이퍼에 접합하기 전에 미리 오목형상을 형성하고, 박리 본드웨이퍼와 SOI웨이퍼의 접촉을 억제할 수 있다. 또한 후술하는 바와 같이 헬륨이온주입층을 형성했다고 하더라도, 필요 이상의 휨이 본드웨이퍼에 발생하여 볼록형상이 되고, 미스매치가 발생하는 것을 억제할 수 있다.
또한, 배면의 산화막을 접합면의 산화막보다 어느 정도 두껍게 형성할지에 대해서는, 제조하는 SOI웨이퍼의 사양(직경, 베이스웨이퍼 두께, BOX층 두께 등), 및, 사용하는 본드웨이퍼의 사양(직경, 웨이퍼 두께 등)에 기초하여, 박리 직후의 미스매치를 방지하도록(SOI웨이퍼의 볼록형상의 크기와 박리 본드웨이퍼의 오목형상의 크기가 동등해지도록), 실험이나 계산에 의해 적당히 설정할 수 있다.
이어서, 산화막(23)을 형성한 본드웨이퍼(21)의 접합면측(표면측)에 이온주입하여 이온주입층을 형성한다.
제1의 실시태양에서는 수소이온주입층만 형성하는 경우에 대하여 설명했는데, 여기서는, 수소이온과 헬륨이온을 양쪽 주입하여 형성한 공주입층을 예로 들어 설명한다.
이 이온주입으로서, 수소이온과 헬륨이온에 의한 공주입을 행하는 경우에는, 우선, 수소이온을 주입하여 수소이온주입층(24)을 형성한다(도 2(C)). 이어서 헬륨이온을 수소이온주입층(24)보다 깊은 위치에 주입하여 헬륨이온주입층(24')을 형성하는 것이 바람직하다(도 2(D)). 이와 같이 공주입을 행하면, 1종류의 이온을 단독으로 주입하는 경우에 비해, 주입하는 이온의 양을 줄일 수 있다.
종래의 SOI웨이퍼의 제조방법에서는, 수소이온과 헬륨이온을 공주입하면, 헬륨이온주입층의 존재에 의해, 박리 본드웨이퍼가 볼록형상이 되고, SOI웨이퍼와의 휨형상의 미스매치가 발생하고, 스크래치나 SOI막두께 이상이 발생하였다.
그러나, 도 2(B)에 나타낸 바와 같이, 배면의 산화막두께를 두껍게 함으로써 본드웨이퍼의 휨형상을 접합 전에 미리 설정할 수 있기 때문에, 헬륨이온주입층(24')의 존재에 의한 영향을 최소한으로 억제할 수 있다.
이어서, 예를 들어 20~30℃ 정도의 실온에 있어서, 본드웨이퍼(21)의 이온주입한 표면과 베이스웨이퍼(25)의 표면을 산화막(23)을 개재하여 접합하고, 접합웨이퍼(26)를 형성한다(도 2(E), (F)).
그리고, 박리열처리에 의해, 접합웨이퍼(26)로부터 수소이온주입층(24)에서 본드웨이퍼를 박리하여 박리 본드웨이퍼(21')로 함으로써, SOI층(27)을 갖는 SOI웨이퍼(28)를 형성한다(도 2(G)). 박리열처리의 조건은 예를 들어 제1의 실시태양과 마찬가지로 설정할 수 있다.
제2의 실시태양에서는, 본드웨이퍼로서 배면측이 표면측보다 두꺼운 산화막을 갖는 것을 이용했기 때문에, 박리 본드웨이퍼(21')는, 보다 확실히 오목형상으로 휘어져 있고, 종래와 같은 박리 본드웨이퍼와 SOI웨이퍼의 형상의 미스매치에 의한 접촉을 방지할 수 있다.
따라서, 스크래치나, Si에칭 후의 SOI막두께 이상이 보다 더욱 억제된 SOI웨이퍼를 더욱 안정적으로 얻을 수 있다.
(제3의 실시태양)
또한, 이온주입 박리법을 이용한 SOI웨이퍼의 제조방법은, 박리 본드웨이퍼를 재이용할 수 있는 것이 특징 중 하나이기도 하다. 따라서, 본 발명에 있어서도 박리 본드웨이퍼(21') 등을 재생가공하여 제작한 웨이퍼를 본드웨이퍼로서 이용할 수 있다. 이와 같이 하면 비용면에서 유리하다.
또한 이 경우, 박리 본드웨이퍼를 재생가공할 때에, 배면의 산화막을 제거하지 않고 재생가공함으로써, 배면에 산화막이 부착된 본드웨이퍼를 제작한다. 그리고, 이것을 열산화함으로써, 접합면의 산화막보다 배면의 산화막이 두꺼운 본드웨이퍼를 용이하게 제작할 수 있다.
이때, 박리 본드웨이퍼의 재생가공에 있어서의 접합면측의 외주 미결합부에 남은 산화막의 제거에 대해서는, 접합면측을 직접 연마함으로써 달성되는데, 링형상의 고무(오링)나 PVC 등의 보호시트를 이용하여 배면의 산화막을 보호한 상태로, 산화막의 에칭액에 접촉시키는 방법이나, 스핀에칭기를 이용하여 행할 수도 있다.
박리 본드웨이퍼의 재생가공시의 배면산화막의 보호는 상기와 같이 오링에 의해 에칭액이나 에칭가스를 차단하는 처리를 행할 수도 있고, PVC 등의 보호시트를 박리 본드웨이퍼의 배면에 부착할 수도 있고, 웨이퍼의 회전에 의한 원심력이나 풍압에 의해 본드웨이퍼 배면에 에칭액이나 에칭가스가 유입되지 않도록 할 수도 있다. 산화막의 에칭액으로는 HF용액이 바람직하다. 또한, HF의 가스에 의한 에칭일 수도 있다. 오링의 설치위치는 본드웨이퍼에 휨이 발생하도록 외주로부터 수mm 정도가 바람직한데, 허용가능한 휨의 레벨에 따라서는 추가로 내측에서 설치할 수도 있다.
이와 같이 박리 본드웨이퍼를 재생하여 제작한, 표면산화막보다 배면산화막이 두꺼운 본드웨이퍼에 대하여, 예를 들어 제2의 실시태양과 마찬가지로 도 2(C)~(G)의 각 공정을 행함으로써, 스크래치나, Si에칭 후의 SOI막두께 이상이 보다 더욱 억제된 SOI웨이퍼를 얻을 수 있다.
실시예
이하, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들로 한정되는 것은 아니다.
(실시예 1, 비교예 1-6)
직경 300mm의 양면이 경면연마된 실리콘 단결정 웨이퍼로 이루어진 본드웨이퍼에 열산화를 행하여 30nm의 열산화막을 전체면에 형성하고, 그 열산화막을 통과하여 수소의 이온주입을 행하였다. 그 후, 직경 300mm의 실리콘 단결정 웨이퍼로 이루어진 베이스웨이퍼와 접합하여 접합웨이퍼를 제작하였다. 그리고, 박리열처리(500℃, 30분, 질소분위기)를 행하고, 접합웨이퍼로부터 본드웨이퍼의 일부를 박리하여 SOI웨이퍼를 제조하고, SC1세정을 실시하였다.
또한, 강온속도, 열처리로로부터의 취출온도를 하기와 같이 설정하여 행하였다.
실시예 1 강온속도: 2.0℃/min, 취출온도: 250℃
비교예 1 강온속도: 3.0℃/min, 취출온도: 250℃
비교예 2 강온속도: 3.0℃/min, 취출온도: 225℃
비교예 3 강온속도: 3.0℃/min, 취출온도: 500℃
비교예 4 강온속도: 3.0℃/min, 취출온도: 360℃
비교예 5 강온속도: 3.0℃/min, 취출온도: 295℃
비교예 6 강온속도: 5.0℃/min, 취출온도: 250℃
이들의 실시예 1, 비교예 1-6의 각종 조건 및 스크래치 발생율, SOI막두께분포 이상발생율에 대하여 표 1에 나타낸다. 또한 도 3에, 실시예 1, 비교예 3-5의 SOI막두께분포의 측정결과를 나타낸다.
[표 1]
Figure 112015056488371-pct00001

표 1, 도 3에 나타낸 바와 같이, 본 발명의 제조방법을 실시하고, 강온속도를 3.0℃/min보다 늦게 설정하고, 또한, 취출온도를 250℃ 이하로 한 실시예 1에 있어서는, 스크래치 발생율을 5%라고 하는 작은 값으로 그치게 할 수 있고, 또한, SOI막두께분포 이상발생율도 5%로 억제할 수 있고, 스크래치 및 SOI막두께 이상이 없는 우수한 SOI웨이퍼를 수율좋게 제조할 수 있었다.
한편, 본 발명과는 달리, 종래법과 같이 강온속도가 3.0℃/min인 비교예 1-5는, 스크래치 발생율은, 각각, 10%, 10%, 100%, 50%, 30%로, 실시예 1의 2~20배의 값이었다.
또한 강온속도가 5.0℃/min인 비교예 6은, 그 이외 조건이 동일한 실시예 1(2.0℃/min)이나 비교예 1(3.0℃/min)과 비교했을 때 스크래치 발생율은 20%이며, 실시예 1이나 비교예 1보다 더욱 나빴다.
또한, 본 발명과 달리, 취출온도가 250℃보다 높은 비교예 3-5에서는, SOI막두께분포 이상발생율이, 각각, 100%, 100%, 50%라고 하는 높은 값이었다.
(실시예 2)
직경 300mm의 양면이 경면연마된 실리콘 단결정 웨이퍼로 이루어지는 본드웨이퍼에 열산화를 행하여 150nm의 열산화막을 전체면에 형성하였다. 그리고 본드웨이퍼의 배면산화막을 오링으로 보호한 상태로 HF수용액에 침지하여 표면산화막을 제거하고, 그 후, CMP가공에 의해 표면의 재연마를 행하고, 재차, 열산화를 행하여 표면측에 30nm의 열산화막(매립산화막용)을 형성하였다(배면산화막은 155nm로 성장). 표면측의 30nm의 열산화막을 통과하여 수소의 이온주입을 행한 후, 직경 300mm의 실리콘 단결정 웨이퍼로 이루어지는 베이스웨이퍼와 접합하였다. 그리고 박리열처리(500℃, 30분, 질소분위기)를 실시하여 SOI웨이퍼를 제조하고, SC1세정을 실시하였다.
또한, 강온속도를 2.0℃/min로 하고, 열처리로로부터의 취출온도를 250℃로 하였다.
(실시예 3)
이온주입 박리법으로 박리한 본드웨이퍼(박리 본드웨이퍼이며, 배면산화막 150nm 부착된 것)를, 배면산화막을 오링으로 보호한 상태로 HF수용액에 침지하여 표면산화막을 제거하고, 그 후, CMP가공에 의해 재생가공을 행한 웨이퍼를 본드웨이퍼로 하여, 열산화를 행하여 표면측에 30nm 열산화막(매립산화막용)을 형성하였다(배면산화막은 155nm로 성장). 표면측의 30nm의 열산화막을 통과하여 수소의 이온주입을 행한 후, 직경 300mm의 실리콘 단결정 웨이퍼로 이루어지는 베이스웨이퍼와 접합하였다. 그리고 박리열처리(500℃, 30분, 질소분위기)를 실시하여 SOI웨이퍼를 제조하고, SC1세정을 실시하였다.
또한, 강온속도를 2.0℃/min로 하고, 열처리로로부터의 취출온도를 250℃로 하였다.
(실시예 4)
직경 300mm의 양면이 경면연마된 실리콘 단결정 웨이퍼로 이루어지는 본드웨이퍼에 열산화를 행하여 150nm의 열산화막을 전체면에 형성하였다. 그리고 본드웨이퍼의 배면산화막을 오링으로 보호한 상태로 HF수용액에 침지하여 표면산화막을 제거하고, 그 후, CMP가공에 의해 표면의 재연마를 행하고, 재차, 열산화를 행하여 표면측에 30nm의 열산화막(매립산화막용)을 형성하였다(배면산화막은 155nm로 성장). 30nm의 열산화막을 통과하여 수소 및 헬륨의 이온주입을 행한 후, 직경 300mm의 실리콘 단결정 웨이퍼로 이루어지는 베이스웨이퍼와 접합하였다. 그리고 박리열처리(500℃, 30분, 질소분위기)를 실시하여 SOI웨이퍼를 제조하고, SC1세정을 실시하였다.
또한, 강온속도를 2.5℃/min로 하고, 열처리로로부터의 취출온도를 250℃로 하였다.
(비교예 7)
직경 300mm의 양면이 경면연마된 실리콘 단결정 웨이퍼로 이루어지는 본드웨이퍼에 30nm의 열산화막을 제작하였다. 그리고 30nm의 열산화막을 통과하여 수소 및 헬륨의 이온주입을 행한 후, 직경 300mm의 실리콘 단결정 웨이퍼로 이루어지는 베이스웨이퍼와 접합하였다. 그리고 박리열처리(500℃, 30분, 질소분위기)를 실시하여 SOI웨이퍼를 제조하고, SC1세정을 실시하였다.
또한, 강온속도를 3.0℃/min로 하고, 열처리로로부터의 취출온도를 350℃로 하였다.
실시예 2-4, 비교예 7의 각종 조건 및 스크래치 발생율, SOI막두께분포 이상발생율에 대하여 표 2에 나타낸다.
[표 2]
Figure 112015056488371-pct00002

표 2에 나타낸 바와 같이, 본원 발명과 같이 본드웨이퍼로서, 표면산화막보다 두꺼운 배면산화막을 갖는 실리콘 단결정 웨이퍼를 이용한 실시예 2-4에 있어서는, 스크래치 발생율 및 SOI막두께분포 이상발생율은 모두 0%이며, 우수한 SOI웨이퍼를 제조할 수 있었다.
또한, 실시예 4에서는 이온주입시에 공주입을 행하였지만, 그럼에도, 종래품과 달리 상기와 같이 우수한 SOI웨이퍼가 얻어졌다.
한편, 비교예 7에서는, 강온속도도 취출온도도 본 발명과 달리, 스크래치 발생율이나 SOI막두께분포 이상발생율은, 모두 높은 값(각각, 50%, 100%)이었다.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (9)

  1. 반도체 단결정 기판으로 이루어지는 본드웨이퍼의 표면으로부터 수소 및 희가스 중 1종류 이상의 가스이온을 이온주입하여 이온주입층을 형성하고, 이 본드웨이퍼의 이온주입한 표면과, 실리콘 단결정 웨이퍼, 또는, 표면에 절연막을 형성한 실리콘 단결정 웨이퍼인 베이스웨이퍼 표면을 산화막을 개재하여 접합한 후, 열처리로에서 박리열처리를 행하고 상기 이온주입층에서 본드웨이퍼를 박리함으로써 SOI웨이퍼를 제작하는 SOI웨이퍼의 제조방법에 있어서,
    상기 박리열처리 후, 3.0℃/min보다 느린 강온속도로 250℃ 이하까지 강온하고 나서 박리 후의 SOI웨이퍼 및 본드웨이퍼를 열처리로로부터 취출하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 이온주입층을 형성하는 본드웨이퍼로서, 표면산화막보다 두꺼운 배면산화막을 갖는 반도체 단결정 기판을 준비하고, 이 표면산화막을 통과하여 상기 이온주입을 행하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  3. 제2항에 있어서,
    상기 표면산화막보다 두꺼운 배면산화막을 갖는 반도체 단결정 기판으로서,
    반도체 단결정 기판의 전체면에 열산화막을 형성한 후, 표면측의 열산화막을 제거함으로써 배면측에만 열산화막을 갖는 반도체 단결정 기판을 제작하고, 이 배면측에만 열산화막을 갖는 반도체 단결정 기판을 열산화함으로써 제작한 웨이퍼를 이용하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  4. 제3항에 있어서,
    상기 배면측에만 열산화막을 갖는 반도체 단결정 기판을 열산화하기 전에, 열산화막이 제거된 표면측을 연마하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 표면산화막보다 두꺼운 배면산화막을 갖는 반도체 단결정 기판으로서, 이온주입층에서 박리한 본드웨이퍼를 재생가공하여 제작한 웨이퍼를 이용하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  6. 제5항에 있어서,
    상기 재생가공을, 상기 박리 후의 본드웨이퍼의 배면산화막을 제거하지 않고 행하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 이온주입을 수소이온과 헬륨이온의 공주입에 의해 행하고, 이 공주입에 있어서 헬륨이온을 수소이온보다 깊게 주입하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  8. 제5항에 있어서,
    상기 이온주입을 수소이온과 헬륨이온의 공주입에 의해 행하고, 이 공주입에 있어서 헬륨이온을 수소이온보다 깊게 주입하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  9. 제6항에 있어서,
    상기 이온주입을 수소이온과 헬륨이온의 공주입에 의해 행하고, 이 공주입에 있어서 헬륨이온을 수소이온보다 깊게 주입하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
KR1020157015578A 2012-12-14 2013-11-07 Soi웨이퍼의 제조방법 Active KR101901872B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-274110 2012-12-14
JP2012274110A JP5780234B2 (ja) 2012-12-14 2012-12-14 Ｓｏｉウェーハの製造方法
PCT/JP2013/006560 WO2014091670A1 (ja) 2012-12-14 2013-11-07 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20150093703A KR20150093703A (ko) 2015-08-18
KR101901872B1 true KR101901872B1 (ko) 2018-09-28

Family

ID=50933979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157015578A Active KR101901872B1 (ko) 2012-12-14 2013-11-07 Soi웨이퍼의 제조방법

Country Status (7)

Country Link
US (1) US9337080B2 (ko)
EP (1) EP2887383B1 (ko)
JP (1) JP5780234B2 (ko)
KR (1) KR101901872B1 (ko)
CN (1) CN104885190B (ko)
SG (1) SG11201502119TA (ko)
WO (1) WO2014091670A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6437404B2 (ja) 2015-09-09 2018-12-12 東芝メモリ株式会社 半導体装置の製造方法
CN105702564B (zh) * 2016-03-29 2018-10-16 上海华力微电子有限公司 一种改善晶圆翘曲度的方法
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
CN106597583B (zh) * 2016-12-30 2019-01-18 上海集成电路研发中心有限公司 一种形成光学分光透镜的结构和方法
FR3061988B1 (fr) * 2017-01-13 2019-11-01 Soitec Procede de lissage de surface d'un substrat semiconducteur sur isolant
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
CN113921389B (zh) * 2021-10-08 2025-02-07 长鑫存储技术有限公司 调平方法及半导体结构
US20250232977A1 (en) * 2024-01-12 2025-07-17 Ii-Vi Delaware, Inc. Implantation process to mitigate bowing of wafers introduced by splitting process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080318394A1 (en) * 2007-06-22 2008-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
US20100112814A1 (en) 2006-09-06 2010-05-06 Sowmya Krishnan Pre-certified process chamber and method
WO2012012138A2 (en) * 2010-06-30 2012-01-26 Corning Incorporated Method for finishing silicon on insulator substrates

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098124A (ja) 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP4407127B2 (ja) 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4552858B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US20080315349A1 (en) 2005-02-28 2008-12-25 Shin-Etsu Handotai Co., Ltd. Method for Manufacturing Bonded Wafer and Bonded Wafer
JP5183969B2 (ja) * 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
JP2009283582A (ja) 2008-05-21 2009-12-03 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8148237B2 (en) * 2009-08-07 2012-04-03 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process
JP5479304B2 (ja) * 2010-11-10 2014-04-23 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100112814A1 (en) 2006-09-06 2010-05-06 Sowmya Krishnan Pre-certified process chamber and method
US20080318394A1 (en) * 2007-06-22 2008-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
WO2012012138A2 (en) * 2010-06-30 2012-01-26 Corning Incorporated Method for finishing silicon on insulator substrates

Also Published As

Publication number Publication date
EP2887383B1 (en) 2020-03-25
KR20150093703A (ko) 2015-08-18
US20150249035A1 (en) 2015-09-03
EP2887383A4 (en) 2016-03-30
SG11201502119TA (en) 2015-05-28
EP2887383A1 (en) 2015-06-24
WO2014091670A1 (ja) 2014-06-19
CN104885190B (zh) 2018-01-02
CN104885190A (zh) 2015-09-02
JP2014120587A (ja) 2014-06-30
JP5780234B2 (ja) 2015-09-16
US9337080B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
KR101901872B1 (ko) Soi웨이퍼의 제조방법
KR101910100B1 (ko) Soi 웨이퍼의 제조방법
WO2008004591A1 (fr) Procédé de production d'une tranche liée
JP6380245B2 (ja) Ｓｏｉウェーハの製造方法
KR20150112968A (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
KR102019658B1 (ko) Soi 웨이퍼의 제조방법
JP2016201454A (ja) Ｓｏｉウェーハの製造方法
CN104364880B (zh) Soi晶片的制造方法
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2010045345A (ja) 貼り合わせウェーハの製造方法
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ
JP2009252948A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20150611

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170523

Comment text: Request for Examination of Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180601

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180803

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180918

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180919

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210830

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220822

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240820

Start annual number: 7

End annual number: 7