[go: up one dir, main page]

JP2009252948A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2009252948A
JP2009252948A JP2008098147A JP2008098147A JP2009252948A JP 2009252948 A JP2009252948 A JP 2009252948A JP 2008098147 A JP2008098147 A JP 2008098147A JP 2008098147 A JP2008098147 A JP 2008098147A JP 2009252948 A JP2009252948 A JP 2009252948A
Authority
JP
Japan
Prior art keywords
oxide film
wafer
active layer
manufacturing
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008098147A
Other languages
English (en)
Inventor
Takehiro Tsunemori
丈弘 常森
Akihiko Endo
昭彦 遠藤
Nobuyuki Morimoto
信之 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008098147A priority Critical patent/JP2009252948A/ja
Publication of JP2009252948A publication Critical patent/JP2009252948A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】本発明の目的は、活性層が薄い場合や酸化膜が薄い場合においても、貼り合わせ界面の気泡によるブリスターの発生についても抑制することのできる貼り合わせウェーハの製造方法を提供することにある。
【解決手段】酸化膜を介して活性層用ウェーハと支持基板用ウェーハを貼り合わせて形成する貼り合わせウェーハの製造方法において、貼り合わせ前の酸化膜が、2.20g/cm3以下の低密度シリコン酸化膜を用いる。
【選択図】図2

Description

本発明は、酸化膜を介して活性層用ウェーハと支持基板用ウェーハを貼り合わせる工程を有する、貼り合わせウェーハの製造方法に関するものである。
貼り合わせウェーハとは2枚のシリコンウェーハを絶縁膜、詳しくはシリコン酸化膜を介して貼り合わせを行い、活性層(SOI層)側のシリコンに研削や壁開処理を施し、活性層の厚さを10μm以下にしたシリコンウェーハのことである。また、活性層の厚さを100〜10nm程度まで薄膜化した貼り合わせウェーハは薄膜貼り合わせウェーハと呼ばれ、近年注目されその開発が進められている。
貼り合わせウェーハの製造方法としては、例えば、特許文献1に示しているような、活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを直接または50nm以下の絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により露出する活性層部分を薄膜化して、所定膜厚の活性層を形成する工程とを有する、いわゆるイオン注入分離法がある。このイオン注入分離法は、従来の貼り合わせ技術とは異なり、貼り合わせた後の剥離により、その剥離した残部がウェーハとして再利用できる。この再利用により、貼り合わせウェーハでありながら、そのうちの1枚のウェーハを複数回使用することが可能となり、材料コスト削減の道を開いた。また、イオン注入分離法により製造したウェーハは、膜厚均一性に優れているという利点も有している。
しかしながら、イオン注入分離法により製造した貼り合わせウェーハは、イオン注入部分の剥離により、剥離後の活性層表面に1000Å程度のダメージが残存するため、そのダメージを取り除く工程が必要になってくる。その代表的な方法としては、例えば特許文献2に記載されているような気相エッチングを用いたPACE(Plasma Assisted Chemical Etching)法や、貼り合わせウェーハを酸化雰囲気で熱処理して活性層の表面側に熱酸化膜を形成し、その後、エッチング等で表面の熱酸化膜を除去する犠牲酸化法がある。
しかしながら、以上の方法により作製した貼り合わせウェーハの表面を、光学顕微鏡等を用いて観察すると、ウェーハの一部に表面が水脹れのように盛り上がっている、直径にして数十μm〜数mmの大きさの微小突起がしばしば見られる。これはブリスター欠陥と呼ばれるもので、貼り合わせ界面でウェーハ同士がうまく貼り合わなかったために形成される欠陥である。ブリスター欠陥は、この欠陥が存在する基板部分にデバイスが形成された際に、デバイス不良を生じさせることや、デバイス工程中に欠陥上に位置する活性層部分が剥離して発塵源になる可能性がある、といった種々の問題を引き起こす。
このブリスター欠陥の発生要因の一つとしては、貼り合わせ時に貼り合わせ界面におけるパーティクルのような異物(ゴミ)の存在が挙げられる。また、ブリスター欠陥の他の発生要因としては、貼り合わせ界面に極微量に存在する有機物汚染や、剥離させるため活性層用ウェーハにイオン注入した水素イオンが、その後の熱処理工程により、貼り合わせ界面で凝集し気化して、気泡となることが挙げられる。図1に示すように、発生した気泡15は非常に小さくその内部圧も小さい為、活性層11や酸化膜13が十分厚い場合には、通常、ブリスター12は発生しないが、活性層11と酸化膜13の薄膜化によりこれらが薄くなると、気泡15を押さえつける力が弱くなり、活性層11が膨れ、ブリスター12を引き起こすためである。
ブリスターの発生を防止する従来の方法としては、例えば特許文献3のように、貼り合わせ前に貼り合わせウェーハを洗浄することにより、貼り合わせ界面のパーティクル発生を抑制する方法が実施されている。しかしながら、特許文献3の方法により、貼り合わせ界面のパーティクルを十分除去して貼り合わせウェーハを作製した場合でも、貼り合わせ界面の気泡が原因となるブリスターは完全にはなくならず、ブリスターの発生防止方法としては十分ではない。そのため、貼り合わせ界面の気泡によるブリスターの発生についても抑制することのできる貼り合わせウェーハの製造方法の開発が望まれている。
特許第3048201号公報 特開平5−160074号公報 特開2003−309101号公報
本発明の目的は、活性層用ウェーハと支持基板用ウェーハを貼り合わせるに先立って形成される酸化膜の適正化を図ることで、ブリスター欠陥の発生を有効に抑制できる貼り合わせウェーハの製造方法を提供することにある。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)酸化膜を介して活性層用ウェーハと支持基板用ウェーハを貼り合わせて形成する貼り合わせウェーハの製造方法において、貼り合わせ前の酸化膜が、2.20g/cm3以下の低密度シリコン酸化膜であることを特徴とする貼り合わせウェーハの製造方法。
(2)前記貼り合わせ前の酸化膜は、1000℃以下の低温熱酸化により形成することを特徴とする上記(1)記載の貼り合わせウェーハの製造方法。
(3)前記貼り合わせ前の酸化膜は、CVDまたはスパッタ法により形成することを特徴とする上記(1)記載の貼り合わせウェーハの製造方法。
(4)上記(1)〜(3)のいずれか1項記載の製造方法であって、所定の深さ位置に素イオンまたはヘリウムイオン等の軽元素イオンを注入した層を形成した活性層用ウェーハを、酸化膜を介して支持基板用ウェーハと貼り合わせ、その後の熱処理により前記イオン注入層内で剥離させる工程を有し、前記貼り合わせ前の酸化膜の形成温度が前記イオン注入層を剥離させるための熱処理温度と同じであることを特徴とする貼り合わせウェーハの製造方法。
(5)前記酸化膜の膜厚が50nm以下であることを特徴とする上記(1)〜(4)のいずれか1項記載の貼り合わせウェーハの製造方法。
(6)薄膜化処理前の貼り合わせウェーハの活性層の厚さが750nm以下であることを特徴とする上記(1)〜(5)のいずれか1項記載の貼り合わせウェーハの製造方法。
この発明によれば、活性層用ウェーハと支持基板用ウェーハを貼り合わせるに先立って形成される酸化膜の適正化を図ることで、ブリスター欠陥の発生を有効に抑制できる貼り合わせウェーハの製造方法を提供することが可能になった。
発明に従う貼り合わせウェーハの製造方法について図面を参照しながら説明する。
図2は、この発明の製造方法によって貼り合わせウェーハを製造する工程を説明するためのフローチャートである。
この発明の製造方法は、図2(a)に示すように、活性層用ウェーハ1を熱酸化して、該表面に酸化膜3(低密度シリコン酸化膜)を形成した後、支持基板用ウェーハ2(図2(b))と貼り合わせる(図2(c))工程を有する貼り合わせウェーハの製造方法である。製造した貼り合わせウェーハは、活性層7及び酸化膜3が薄い場合には、その製造工程中にブリスター欠陥が発生しやすく、歩留まりを悪化させる問題があった。そこで、本発明者らは、ブリスター欠陥の発生メカニズムについて鋭意研究を重ねた結果、活性層と酸化膜がある程度薄い場合でも、貼り合わせ前の酸化膜の密度を小さくすることにより酸化膜中に発生する気泡を十分に吸収することができ、この結果、気泡が原因の活性層の膨れを防止して、ボイドやブリスターの発生しない貼り合わせウェーハを製造できることを見出した。
より具体的な製造方法は、図2に示すように、所定の方法、好適には800℃以下の低温熱酸化、さらに詳しく述べるならば、酸化膜の成長速度は酸化温度に比例して変化するため、あまり低すぎる酸化温度では酸化膜の成長速度が遅くなりすぎるため、生産性を考慮して600〜800℃の低温熱酸化が好ましい。またはCVDやスパッタ法により、表面に2.20g/cm3以下の低密度シリコン酸化膜3を形成し(図2(a))、その後、活性層用ウェーハ1を、前記酸化膜を形成した表面側が貼り合わせ面になるように、図2(b)に示す支持基板用ウェーハ2上に貼り合わせ(図2(c))、得られた貼り合わせウェーハ4の活性層部分1´に研削または剥離を施した後(図2(d))、研磨機9を用いて薄膜化処理を行う(図2(e))工程を有する製造方法である。
なお、本発明における2.20g/cm3以下の低密度シリコン酸化膜3は、従来の酸化膜(密度2.24g/cm3)に比べ、低密度であるため、貼り合わせ界面に極微量に存在する有機物汚染や、剥離させるため活性層用ウェーハにイオン注入した水素イオンが、その後の熱処理工程により、貼り合わせ界面で凝集し気化して、気泡となる前に酸化膜中にとりこまれることで、張り合わせ界面での気泡形成を抑制することができる。また、低密度シリコン酸化膜3の密度の下限値は特に限定せず、従来の絶縁膜の役割を果たすことができるものであればよく、酸化膜の絶縁性ならびに、酸化プロセスにおける生産性を考慮すると2.00g/cm3以上とするのが好適である。
前記低密度シリコン酸化膜3は、600〜800℃の低温熱酸化処理により形成することが好ましい。熱酸化の温度が600℃未満であると酸化膜の成長速度が遅すぎるため、生産性のうえで問題があり、800℃より大きいと密度が2.20g/cm3以下の酸化膜を形成することができなくなるためである。
また、前記低密度シリコン酸化膜3は、CVD(Chemical Vapor Deposition)による酸化やスパッタ法により形成することもできる。その他の方法を用いた場合、所望の低密度シリコン膜を得ることができないと考えられるためである。
さらにまた、上記貼り合わせウェーハの製造方法は、所定の深さ位置(好適には表面から400nm〜750nmの深さ位置)に軽元素イオンを注入した層を形成した活性層用ウェーハを、酸化膜を介して支持基板用ウェーハと貼り合わせ、その後の熱処理により前記イオン注入層内で剥離させる工程を有し、前記貼り合わせ前の酸化膜の形成温度が前記イオン注入層を剥離させるための熱処理温度と同じ(約400〜600℃)であることが好ましい。酸化膜の形成温度とイオン注入層を剥離させるための熱処理温度が同じであれば、低密度で形成した酸化膜に高温(800℃以上)の熱処理を加えると熱の影響により、酸化膜が焼きしめられて、剥離処理後の熱処理(張り合わせ強度増幅、活性層表面の平坦化)プロセスにおいてブリスターの元となるガスを酸化膜中に取り込むことで張り合わせ界面に気泡を凝集させないというブリスター(気泡)の抑制効果が低減するからである。
なお、貼り合わせウェーハ4の活性層用ウェーハ1´に施す研削または剥離は、活性層用ウェーハ1´を除去し、活性層を薄厚化することができる処理であればよく、特に限定するものではない。研削及び剥離の方法としては、例えば、一般的な研削装置を用いた研削や、活性層用ウェーハに軽元素イオン注入して活性層を剥離させるいわゆるスマートカット法による方法が挙げられる。
また、低密度シリコン酸化膜の膜厚は50nm以下であることが好ましい。酸化膜の膜厚が50nm以下である場合に、気泡等を酸化膜中に十分吸収することができない従来技術の酸化膜に比べ、本発明における低密度シリコン酸化膜は気泡等を酸化膜中に十分に取り込むことができ、発明の効果が顕著に現れるためである。
さらにまた、薄膜化処理前における貼り合わせウェーハの活性層の厚さが750nm以下であることが好ましい。薄膜化前の活性層の厚さが750nmよりも厚い場合には、ブリスターの発生が生じにくく、特に問題とならないためである。
なお、上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
(実施例)
実施例は活性層用シリコンウェーハとして直径300mmのシリコンウェーハ10枚を用い、絶縁膜としてドライ酸素雰囲気で酸化温度800℃、酸化時間5時間の処理を行い低密度の酸化膜(密度2.20g/cm)を形成した。酸化膜厚約50nmであった。次いで、水素ガスのイオン注入(加速電圧:50keV、ドーズ量:1×1017/cm2)を行った後、活性層用ウェーハと支持基板用ウェーハを貼り合わせた。貼り合わせウェーハに窒素雰囲気で500℃、30分間の熱処理を施して、水素イオンを注入した部分を剥離させた。剥離後の活性層の厚さは、サンプルごとに異なるが450〜500nmの範囲である。 剥離後のダメージ除去処理はドライ酸素雰囲気で1000℃5時間行い、貼り合わせ基板全体を酸化膜で覆い、ダメージ層を酸化膜とした。酸化膜厚さは約150nmであった。ダメージ層を除去するために、HF50%溶液で5分間の洗浄により酸化膜及び剥離面のダメージを除去し、サンプルとなるSOI基板を作成した。
(比較例)
比較例は活性層用シリコンウェーハとして直径300mmのシリコンウェーハ10枚を用い、絶縁膜としてドライ酸素雰囲気で酸化温度1200℃、酸化時間20分間の処理を行い、膜厚約50nmの通常の酸化膜(密度2.24g/cm)を形成したこと以外は、実施例と同じ工程で行った。
(評価方法)
実施例1及び比較例1で作成された各サンプルについて、1枚のSOI基板あたりのブリスター発生個数(個/wf)を、光学顕微鏡を用いて目視にて計測し、10枚のサンプルの平均値を算出した。算出結果を、表1に示す。
Figure 2009252948
表1の結果から、実施例のサンプルについては、ブリスターの発生個数は平均0.3個/wfと、比較例のブリスター発生個数(平均20個/wf)よりも、大幅に少なく、本発明によるウェーハを用いることで、ブリスターの発生を低減できることがわかった。
この発明によれば、活性層用ウェーハと支持基板用ウェーハを貼り合わせるに先立って形成される酸化膜の適正化を図ることで、ブリスター欠陥の発生を有効に抑制できる貼り合わせウェーハの製造方法を提供することが可能になった。
従来の貼り合わせウェーハの問題点を説明するための図であって、活性層に膨れ(ブリスター)を生じた状態を示す。 この発明の製造方法によって貼り合わせウェーハを製造する工程を説明するためのフローチャートであって、(a)は熱酸化処理した活性層用ウェーハ、(b)は支持基板用ウェーハ、(c)は(a)及び(b)に示す両ウェーハを貼り合わせた状態、(d)は活性層用ウェーハの一部を研削または剥離させた後の貼り合わせウェーハの状態、及び(e)は貼り合わせウェーハ活性層の研磨状態を示す。
符号の説明
1 活性層用ウェーハ
2 支持基板用ウェーハ
3 低密度シリコン酸化膜
4 貼り合わせウェーハ
7 活性層
9 研磨機
11 活性層
12 ブリスター
13 酸化膜
15 気泡

Claims (6)

  1. 酸化膜を介して活性層用ウェーハと支持基板用ウェーハを貼り合わせて形成する貼り合わせウェーハの製造方法において、貼り合わせ前の酸化膜が、2.20g/cm3以下の低密度シリコン酸化膜であることを特徴とする貼り合わせウェーハの製造方法。
  2. 前記貼り合わせ前の酸化膜は、800℃以下の低温熱酸化により形成することを特徴とする請求項1記載の貼り合わせウェーハの製造方法。
  3. 前記貼り合わせ前の酸化膜は、CVD法またはスパッタにより形成することを特徴とする請求項1記載の貼り合わせウェーハの製造方法。
  4. 請求項1〜3のいずれか1項記載の製造方法であって、所定の深さ位置に水素イオンまたはヘリウムイオンである軽元素イオンを注入した層を形成した活性層用ウェーハを、酸化膜を介して支持基板用ウェーハと貼り合わせ、その後の熱処理により前記イオン注入層内で剥離させる工程を有し、前記貼り合わせ前の酸化膜の形成温度が前記イオン注入層を剥離させるための熱処理温度と同じであることを特徴とする貼り合わせウェーハの製造方法。
  5. 前記酸化膜の膜厚が50nm以下であることを特徴とする請求項1〜4のいずれか1項記載の貼り合わせウェーハの製造方法。
  6. 薄膜化処理前の貼り合わせウェーハの活性層の厚さが750nm以下であることを特徴とする請求項1〜5のいずれか1項記載の貼り合わせウェーハの製造方法。
JP2008098147A 2008-04-04 2008-04-04 貼り合わせウェーハの製造方法 Withdrawn JP2009252948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008098147A JP2009252948A (ja) 2008-04-04 2008-04-04 貼り合わせウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008098147A JP2009252948A (ja) 2008-04-04 2008-04-04 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2009252948A true JP2009252948A (ja) 2009-10-29

Family

ID=41313378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008098147A Withdrawn JP2009252948A (ja) 2008-04-04 2008-04-04 貼り合わせウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2009252948A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021190660A (ja) * 2020-06-04 2021-12-13 株式会社Sumco 貼り合わせウェーハ用の支持基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021190660A (ja) * 2020-06-04 2021-12-13 株式会社Sumco 貼り合わせウェーハ用の支持基板

Similar Documents

Publication Publication Date Title
JP4830290B2 (ja) 直接接合ウェーハの製造方法
EP1983575B1 (en) Method for manufacturing bonded substrate
JP5274859B2 (ja) 貼り合わせ基板の製造方法
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
KR101901872B1 (ko) Soi웨이퍼의 제조방법
JP2009032972A (ja) 貼り合わせウエーハの製造方法
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
JP4577382B2 (ja) 貼り合わせウェーハの製造方法
TWI450366B (zh) Semiconductor substrate manufacturing method
JP5082299B2 (ja) 半導体基板の製造方法
JP5109287B2 (ja) 半導体基板の製造方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
JP5821828B2 (ja) Soiウェーハの製造方法
JP6380245B2 (ja) Soiウェーハの製造方法
JP5263509B2 (ja) 貼り合わせウェーハの製造方法
JP2009252948A (ja) 貼り合わせウェーハの製造方法
JP5135713B2 (ja) 半導体基板の製造方法
JP2006303089A (ja) シリコン基板の洗浄方法
CN118633150A (zh) 用于制造双绝缘体上半导体结构的方法
JP2014107357A (ja) Soiウェーハの製造方法
JP5364345B2 (ja) Soi基板の作製方法
CN110739214A (zh) 一种减少注入损伤制备soi的方法
JP5572914B2 (ja) 直接接合ウェーハの製造方法
TWI578402B (zh) Method of manufacturing wafers
JP2010045345A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110607