[go: up one dir, main page]

CN104620384B - Soi晶圆的制造方法 - Google Patents

Soi晶圆的制造方法 Download PDF

Info

Publication number
CN104620384B
CN104620384B CN201380047666.6A CN201380047666A CN104620384B CN 104620384 B CN104620384 B CN 104620384B CN 201380047666 A CN201380047666 A CN 201380047666A CN 104620384 B CN104620384 B CN 104620384B
Authority
CN
China
Prior art keywords
film
bonded wafers
oxide
ion
soi wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380047666.6A
Other languages
English (en)
Other versions
CN104620384A (zh
Inventor
阿贺浩司
石塚徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN104620384A publication Critical patent/CN104620384A/zh
Application granted granted Critical
Publication of CN104620384B publication Critical patent/CN104620384B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种SOI晶圆的制造方法，在由半导体单晶基板构成的接合晶圆上形成氧化膜，通过该氧化膜将氢气及稀有气体中至少一种气体离子进行离子注入，在所述接合晶圆上形成离子注入层，在将该接合晶圆进行了离子注入的表面与基底晶圆表面通过所述氧化膜进行贴合后，在所述离子注入层剥离所述接合晶圆，由此制作SOI晶圆，其中，将形成在所述接合晶圆上的氧化膜设为贴合面的背面的氧化膜厚于贴合面的氧化膜。由此，提供一种SOI晶圆的制造方法，其能够抑制在通过离子注入剥离法剥离的情况下产生的由于SOI晶圆与剥离后的接合晶圆的翘曲形状而导致产生的擦痕或SOI膜厚异常。

Description

SOI晶圆的制造方法
技术领域
本发明涉及一种通过离子注入剥离法来制造SOI晶圆的方法。
背景技术
在基于离子注入剥离法的SOI晶圆的制作中，将形成SOI层(绝缘体硅(Silicon OnInsulator)层，广义上为绝缘体半导体(Semiconductor On Insulator))的接合晶圆与基底晶圆通过氧化膜进行贴合之后，对离子注入层进行热处理而剥离时，剥离后的SOI晶圆的SOI层表面(剥离面)与剥离后的接合晶圆的表面(剥离面)彼此相对。因此，由于剥离后的SOI晶圆及剥离后的接合晶圆的翘曲形状，有在晶圆之间发生接触，产生擦痕或发生SOI膜厚异常的情况。
针对上述问题，有在接合晶圆的整个表面上形成氧化膜并与基底晶圆贴合来制作SOI晶圆的方法。在该方法中，SOI晶圆由于从接合晶圆表面复制的隐埋氧化膜而呈凸状翘曲，另一方面，剥离后的接合晶圆在贴合面上没有氧化膜，由于残留在背面的氧化膜，与SOI晶圆相反地呈凹状翘曲，由于SOI晶圆与剥离后的接合晶圆在翘曲的尺寸上也为相同程度，因此理论上能够使晶圆之间难以发生接触。但是，实际中由于也残留晶圆加工时的翘曲形状的影响，例如，在接合晶圆加工时的晶圆形状为凸状的情况下，剥离后的接合晶圆成为从因背面氧化膜的影响所导致的凹状抵除晶圆加工时的凸状而成的形状。此时，存在SOI晶圆与剥离后的接合晶圆的翘曲形状发生不匹配的情况，与SOI晶圆的凸状翘曲的尺寸相比，剥离后的接合晶圆的凹状翘曲的尺寸变小。在这种情况下，在SOI晶圆的凸状顶端部上，与剥离后的接合晶圆发生接触，产生擦痕或SOI膜厚异常。
其中，产生SOI膜厚异常起因于，由于SOI晶圆与接合晶圆的接触，妨碍SOI晶圆表面的自然氧化膜的形成，接触部的自然氧化膜变薄。即，在下一工序的RCA洗净的SC1洗净(使用NH4OH/H2O2溶液的洗净)中，在晶圆接触部的氧化膜薄的部分，氧化膜被较早地去除，SOI层的Si表面露出，由SC1进行的Si的蚀刻相对早地开始。其结果为在SC1洗净后，在氧化膜薄的部分(晶圆接触部)形成SOI膜厚上的薄膜部。
此外，作为为了形成使剥离发生的离子注入层的离子注入的方法，例如有通过注入氢离子和氦离子这两种离子而进行的，所谓通过共同注入来进行的离子注入剥离法。在该方法中，如图4所示，如果将接合晶圆101(例如，翘曲形状：凸60μm)与基底晶圆105通过氧化膜102进行贴合作为贴合晶圆110，其中，所述接合晶圆101形成氧化膜102(例如27nm)，并将氦离子注入层104设在比氢离子注入层103深的位置，则氢离子注入层103在剥离工序中被分割为具有SOI层106的SOI晶圆120侧和剥离后的接合晶圆101’侧，但氦离子注入层104在剥离后仍残留在剥离后的接合晶圆101’上。在该情况下，由于存在氦离子注入层104，在剥离后的接合晶圆101’上向凸侧翘曲的力作用，剥离后的接合晶圆101’(例如，凸40μm)与SOI晶圆120(例如，凸20μm)的翘曲形状产生不匹配。因此，在基于利用共同注入的离子注入剥离法的SOI晶圆的制造方法中，有在SOI晶圆的凸状顶端部上，与剥离后的接合晶圆发生接触，产生擦痕或SOI膜厚异常的情况。
现有技术文献
专利文献
专利文献1：日本专利公开2008-140878号公报
专利文献2：日本专利公开平成3-55822号公报
发明内容
(一)要解决的技术问题
作为解决贴合SOI晶圆翘曲的技术，专利文献1、2中公开了对基底晶圆赋予凹状翘曲的方法。但是，在基于离子注入剥离法的贴合SOI晶圆的制作中，需要基于贴合前的接合晶圆翘曲形状的影响，解决剥离后的接合晶圆与SOI晶圆的翘曲形状不匹配的技术。
本发明是鉴于上述问题而完成的，提供一种SOI晶圆的制造方法，其能够抑制在通过离子注入剥离法剥离的情况下产生的因SOI晶圆与剥离后的接合晶圆的翘曲形状而产生的擦痕或SOI膜厚异常。(二)技术方案
为了解决上述技术问题，本发明提供一种SOI晶圆的制造方法，在由半导体单晶基板构成的接合晶圆上形成氧化膜，通过该氧化膜，将氢气及稀有气体中至少一种气体离子进行离子注入，在所述接合晶圆上形成离子注入层，在将该接合晶圆进行了离子注入的表面与基底晶圆表面通过所述氧化膜进行贴合后，在所述离子注入层剥离所述接合晶圆，由此制作SOI晶圆，其特征在于，
将形成在所述接合晶圆上的氧化膜设为贴合面的背面的氧化膜厚于贴合面的氧化膜。
这样，如果是使用贴合面背面的氧化膜厚于贴合面的氧化膜的接合晶圆的SOI晶圆的制造方法，则由于氧化膜的膜厚差，剥离后的接合晶圆成为凹状，因此能够防止SOI晶圆与剥离后的接合晶圆的翘曲形状不匹配，抑制产生因接触所导致的擦痕或SOI膜厚异常。
此时，优选地，所述接合晶圆的氧化膜的形成通过如下所述方法进行：在接合晶圆的整个表面形成热氧化膜之后，通过去除该接合晶圆的贴合面侧的热氧化膜来制作仅在背面具有热氧化膜的接合晶圆，对该仅在背面具有热氧化膜的接合晶圆的整个表面进行热氧化。
通过用这种方法来形成接合晶圆的氧化膜，能够适当设定贴合面的氧化膜与背面的氧化膜之间的膜厚差。
进一步优选地，包括在去除所述接合晶圆的贴合面侧的热氧化膜之后，对该贴合面侧进行研磨的工序，之后进行整个表面的热氧化。
这样，通过研磨贴合面，能够抑制贴合时的不良。
此外，优选地，作为所述接合晶圆，使用对在离子注入层剥离后的接合晶圆进行再生加工而制作的晶圆。
这样，如果使用再生加工后的晶圆作为接合晶圆，则能够节省地制造SOI晶圆。
进一步优选地，在所述再生加工中，不去除所述剥离后的接合晶圆的背面氧化膜。
如果使用这种再生加工后的晶圆，则能够容易地形成接合晶圆的氧化膜的膜厚差。
此外，优选地，作为所述离子注入，进行氢离子与氦离子的共同注入，在该共同注入中将氦离子注入比氢离子更深的位置。
如果是本发明的SOI晶圆的制造方法，能够排除由于氦离子注入层的存在对剥离后的接合晶圆的翘曲的影响，并能够防止SOI晶圆与剥离后的接合晶圆的翘曲形状不匹配。
(三)有益效果
如上所述，根据本发明，在基于离子注入剥离法的SOI晶圆的制作中，能够抑制在剥离时由于剥离后的接合晶圆与SOI晶圆的接触导致发生的SOI晶圆的擦痕或SOI膜厚分布异常。
附图说明
图1是表示本发明的SOI晶圆的制造方法的一例的流程图。
图2是表示实施例1及比较例1中剥离后的SOI层膜厚分布的测量结果的图。
图3是表示在比较例2的SOI晶圆的中央部发生的SOI膜厚异常和擦痕的图。
图4是表示现有的使用共同注入的SOI晶圆的制造方法的一例的流程图。
具体实施方式
本发明人等发现，在基于离子注入剥离法的SOI晶圆的制作中，当剥离后的接合晶圆的凹状尺寸小于SOI的凸状尺寸时，产生剥离后的接合晶圆与SOI晶圆的翘曲形状不匹配，在剥离热处理工序中，在SOI层表面的凸状顶端与剥离后的接合晶圆接触，存在在SOI晶圆中央部产生擦痕或SOI膜厚异常的情况。
在接合晶圆上形成热氧化膜制作贴合SOI晶圆的情况下，剥离后的SOI晶圆与隐埋氧化膜的厚度呈比例地向SOI层侧呈凸状翘曲。另一方面，剥离后的接合晶圆由于没有了表面的氧化膜，因此背面的氧化膜起作用，使剥离面呈凹状翘曲。
通常，由于作用于翘曲的氧化膜的厚度相同，因此SOI晶圆的凸状尺寸与剥离后的接合晶圆的凹状尺寸呈相同程度，SOI晶圆的凸状顶端部与剥离后的接合晶圆不接触。但是，在原本的接合晶圆的晶圆制作工序中形成有凸状或者凹状的情况下，剥离后的接合晶圆的凹状与SOI的凸状成为不同尺寸，在剥离热处理中SOI晶圆的凸状顶端部与剥离后的接合晶圆接触，存在在SOI晶圆中央部产生擦痕或膜厚异常的情况。
此外，在通过共同注入氢离子和氦离子进行的剥离法中，在将氦离子的注入层设在比氢离子的注入层更深的位置的情况下，由于剥离在氢离子的注入层发生，因此氢离子的注入层被分割为SOI层侧和剥离后的接合晶圆，另一方面，氦离子的注入层残留在剥离后的接合晶圆上。在该情况下，由于氦离子注入层的存在，在剥离后的接合晶圆上向凸侧翘曲的力作用，剥离后的接合晶圆的凹状尺寸容易小于SOI晶圆的凸状尺寸，容易产生翘曲形状的不匹配。因此，在氢离子与氦离子的共同注入中，在SOI晶圆的凸状顶端部，发生与剥离后的接合晶圆的接触，容易产生擦痕或SOI膜厚异常。
因此，作为使剥离后的接合晶圆的凹状尺寸可靠地大于SOI晶圆的凸状的方法，本发明人等通过将进行贴合时的贴合面的背面的氧化膜形成为厚于贴合面的氧化膜，将预先形成凹状的接合晶圆用于SOI晶圆的制造，从而完成本发明。
即，本发明涉及一种SOI晶圆的制造方法，
在由半导体单晶基板构成的接合晶圆上形成氧化膜，通过该氧化膜将氢气及稀有气体中至少一种气体离子进行离子注入，在所述接合晶圆上形成离子注入层，在将该接合晶圆进行了离子注入的表面与基底晶圆表面通过所述氧化膜进行贴合后，在所述离子注入层剥离所述接合晶圆，由此制作SOI晶圆，
将形成在所述接合晶圆上的氧化膜设为贴合面的背面的氧化膜厚于贴合面的氧化膜。
下面，作为实施方式的一例，参照附图对本发明进行详细说明，但是本发明并不限定于此。
图1是本发明的SOI晶圆的制造方法的流程图。
首先，在接合晶圆1上形成背面的氧化膜2’(图1中的(A))。作为这种背面的氧化膜，优选热氧化膜，作为背面的氧化膜的形成方法，优选在接合晶圆的整个表面形成热氧化膜之后，通过去除接合晶圆的贴合面侧的热氧化膜来制作仅在背面具有热氧化膜的接合晶圆的方法。
作为该背面的氧化膜的形成方法的其它例子，可以举出如下方法：在接合晶圆的整个表面形成大致均匀厚度的热氧化膜之后，在使用环状橡胶(O型环)或PVC等保护片材保护背面的氧化膜的状态下，与氧化膜的蚀刻液接触的方法，或者使用自旋蚀刻等用HF溶液去除贴合面侧的热氧化膜，只残留背面的氧化膜。
此外，作为用作接合晶圆的半导体单晶基板，优选使用单晶硅晶圆，但除此以外也可以使用单晶锗晶圆、锗外延晶圆、SiGe外延晶圆、应变硅晶圆、SiC单晶晶圆。
然后，在形成有背面的氧化膜2’的接合晶圆1上进一步形成氧化膜2(图1中的(B))。作为这种氧化膜优选热氧化膜，作为氧化膜2的形成方法，优选对形成有背面的氧化膜的接合晶圆的整个表面进行热氧化的方法。
此外，在由于因形成背面的氧化膜或者去除贴合面侧的氧化膜而导致的接合晶圆的贴合面的表面粗糙度变差或者附着颗粒，而产生贴合时的不良的情况下，也可以在去除贴合面侧的氧化膜之后，增加用CMP等对贴合面侧进行研磨的工序，之后进行整个表面的热氧化(图1中的(A)与(B)之间)。
通过上述例示的方法来制作贴合面的背面的氧化膜厚于贴合面的氧化膜的接合晶圆。如果是这种接合晶圆，则即使在与基底晶圆贴合前预先形成凹状，或者形成后述氦离子注入层，也能够抑制所需以上的翘曲。
此外，关于形成背面的氧化膜比贴合面的氧化膜厚到何种程度，可以基于制造的SOI晶圆的规格(直径、基底晶圆厚度、BOX层厚度等)及使用的接合晶圆的规格(直径、晶圆厚度等)，可通过实验或计算适当设定，以防止刚剥离之后的不匹配(使SOI晶圆的凸状尺寸与剥离后的接合晶圆的凹状尺寸为同等)。
然后，对形成有氧化膜2的接合晶圆1的贴合面侧进行离子注入，形成离子注入层(图1中的(C))。作为这种离子注入层，可以举出将氢气及稀有气体中至少一种气体离子进行离子注入而形成离子注入层，尤其优选注入氢离子而形成的氢离子注入层，或注入氢离子和氦离子两者而形成的共同注入层。
作为该离子注入，在进行氢离子与氦离子的共同注入的情况下，优选如图1中(D)所示，首先注入氢离子形成氢离子注入层3，接着将氦离子注入至比氢离子注入层3更深的位置形成氦离子注入层4。如果这样进行共同注入，与单独注入一种离子时相比，能够减少注入的离子的量。
在该情况下，在现有的SOI晶圆的制造方法中，如图4所示，如果共同注入氢离子和氦离子，则由于氦离子注入层104的存在，剥离后的接合晶圆101’成为凸状，产生与SOI晶圆120的翘曲形状的不匹配，产生擦痕或SOI膜厚异常。但是，在本发明的SOI晶圆的制造方法中，如上所述，由于可以通过增厚背面的氧化膜厚，在贴合前预先设定接合晶圆的翘曲形状，因此能够将因氦离子注入层的存在所造成的影响抑制在最小限度。
然后，在例如20～30℃左右的室温下，将接合晶圆1进行了离子注入的表面与基底晶圆5的表面通过氧化膜2进行贴合，形成贴合晶圆10(图1中的(E)、(F))。在该情况下，在贴合前，通过对接合晶圆与基底晶圆的至少一个晶圆的贴合面进行等离子处理，也能够提高室温下的贴合强度。
此外，作为基底晶圆，可以使用单晶硅晶圆或者在表面形成有绝缘膜的单晶硅晶圆等。
然后，例如，通过400℃以上的剥离热处理，在离子注入层(氢离子注入层3)从贴合晶圆10剥离接合晶圆1，形成剥离后的接合晶圆1’，从而形成具有SOI层6的SOI晶圆20(图1中的(G))。此时，在本发明中剥离后的接合晶圆1’可靠地呈凹状翘曲，能够防止如现有那样由于剥离后的接合晶圆与SOI晶圆的形状不匹配所导致的接触。
此外，使用离子注入剥离法的SOI晶圆的制造方法的特征之一为可以再利用剥离后的接合晶圆。因此，在本发明中，也可以使用对剥离后的接合晶圆1’进行再生加工而制作的晶圆。在该情况下，在对剥离后的接合晶圆进行再生加工时，通过不去除背面的氧化膜而进行再生加工来制作在背面带有氧化膜的接合晶圆，通过对其热氧化，能够制作贴合面的背面的氧化膜厚于贴合面的氧化膜的接合晶圆。
此时，关于在剥离后的接合晶圆的再生加工中残留在贴合面侧的外周未结合部上的氧化膜的去除，通过直接研磨贴合面侧来实现，但是在使用环状橡胶(O型环)或PVC等保护片材保护背面的氧化膜的状态下，也可以使用与氧化膜的蚀刻液接触的方法或者自转蚀刻机来进行。
剥离后的接合晶圆在再生加工时的背面氧化膜的保护，如上所述，可以进行通过O型环来隔绝蚀刻液或蚀刻气体的处理，也可以将PVC等保护片材附在剥离后的接合晶圆背面，还可以通过因晶圆旋转而导致的离心力或风压使蚀刻液或蚀刻气体不会包裹接合晶圆背面。作为氧化膜的蚀刻液，优选HF溶液。此外，也可以通过HF的气体进行蚀刻。O型环的设置位置优选为距外周数mm左右，以使蚀刻后的接合晶圆发生翘曲，但是也可以根据可允许的翘曲水平设置在更内侧。
如上所述，通过将与基底晶圆贴合的接合晶圆的氧化膜设为，贴合面的背面的氧化膜厚于贴合面的氧化膜，使剥离时的接合晶圆的形状可靠地变形为凹状，由此能够抑制剥离后的接合晶圆与SOI晶圆的接触，能够抑制SOI晶圆的擦痕或膜厚异常。
实施例
(实施例1)
对由直径为300mm的两面经过镜面研磨的单晶硅晶圆构成的接合晶圆进行热氧化，在整个表面上形成150nm的热氧化膜(初始氧化膜)，在用O型环保护接合晶圆背面的氧化膜的状态下浸渍于HF水溶液中，去除贴合面侧的氧化膜，然后，通过CMP加工进行表面的再加工之后，再次进行热氧化，在贴合面侧形成30nm的热氧化膜(隐埋氧化膜)，在进行氢的离子注入后，与由直径为300mm的单晶硅晶圆构成的基底晶圆贴合，用卧式热处理炉进行剥离热处理而剥离，制作10个SOI晶圆。
(实施例2)
将通过实施例1得到的剥离后的接合晶圆(带有155nm的背面氧化膜)，在通过O型环保护背面的氧化膜(初始氧化膜)状态下浸渍于HF水溶液中，去除贴合面侧的氧化膜，之后，通过CMP加工进行再生加工后，进行热氧化在贴合面侧形成30nm的热氧化膜(隐埋氧化膜)，在进行氢的离子注入后，与由直径为300mm的单晶硅晶圆构成的基底晶圆贴合，用卧式热处理炉进行剥离热处理而剥离，制作10个SOI晶圆。
(实施例3)
对由直径为300mm的两面经过镜面研磨的单晶硅晶圆构成的接合晶圆进行热氧化，在整个表面上形成150nm的热氧化膜(初始氧化膜)，在用O型环保护接合晶圆背面的氧化膜的状态下浸渍于HF水溶液中，去除贴合面侧的氧化膜，然后，通过CMP加工进行表面的再加工后，再次进行热氧化，在贴合面侧形成30nm的热氧化膜(隐埋氧化膜)，在进行氢和氦的离子注入(共同注入)后，与由直径为300mm的单晶硅晶圆构成的基底晶圆贴合，用卧式热处理炉进行剥离热处理而剥离，制作10个SOI晶圆。
此外，在氢及氦的共同注入中，由于注入能量分别为30keV、50keV，因此氦离子被注入更深的位置。
(比较例1)
在由直径为300mm的两面经过镜面研磨的单晶硅晶圆构成的接合晶圆的整个表面上形成30nm的热氧化膜(隐埋氧化膜)，之后不进行HF处理和再次形成热氧化膜而进行氢的离子注入后，与基底晶圆贴合，进行剥离热处理而剥离，制作10个SOI晶圆。
(比较例2)
在由直径为300mm的两面经过镜面研磨的单晶硅晶圆构成的接合晶圆的整个表面上形成30nm的热氧化膜(隐埋氧化膜)，之后，不进行HF处理及再次形成热氧化膜而进行氢及氦的离子注入(共同注入)后，与基底晶圆贴合，进行剥离热处理而剥离，制作10个SOI晶圆。
此外，在氢及氦的共同注入中，由于注入能量分别为30keV、50keV，因此氦离子被注入更深的位置。
实施例1～3、比较例1、2的SOI晶圆的制造条件、剥离后的接合晶圆与SOI晶圆的翘曲形状、擦痕及SOI膜厚异常的结果示于表1。
另外，翘曲的形状(凹凸)表示以剥离面为基准的形状。
表1
实施例1～3中剥离后的接合晶圆与SOI晶圆的翘曲尺寸大致相同，未产生擦痕或SOI膜厚异常(参照图2)。比较例1中相对于剥离后的接合晶圆的翘曲，SOI晶圆的翘曲变大，产生SOI膜厚异常(参照图2)。比较例2中相对于SOI晶圆的翘曲，剥离后的接合晶圆的翘曲变大成为凸状，产生SOI膜厚异常，在进一步进行光学显微镜观察时，在SOI层的薄膜部观察到擦痕(伤痕部)(参照图3)。
由上述结果可知，如果是本发明的SOI晶圆的制造方法，能够抑制在剥离时因剥离后的接合晶圆与SOI晶圆的接触所引起的SOI晶圆的擦痕或SOI膜厚分布异常。
另外，本发明并不限定于上述实施方式。上述实施方式为例示，具有与本发明的权利要求书所述的技术思想实质上相同的结构，并发挥同样作用效果的所有方式，均包含在本发明的技术范围内。

Claims (8)

1.一种SOI晶圆的制造方法，在由半导体单晶基板构成的接合晶圆上形成氧化膜，通过该氧化膜将氢气及稀有气体中至少一种气体离子进行离子注入，在所述接合晶圆上形成离子注入层，在将该接合晶圆进行了离子注入的表面与基底晶圆表面通过所述氧化膜进行贴合后，在所述离子注入层剥离所述接合晶圆，由此制作SOI晶圆，其特征在于，
在贴合前，将形成在所述接合晶圆上的氧化膜设为贴合面的背面的氧化膜厚于贴合面的氧化膜，在对该背面氧化膜增厚的接合晶圆进行离子注入后，与基底晶圆贴合。
2.根据权利要求1所述的SOI晶圆的制造方法，其特征在于，所述接合晶圆的氧化膜的形成通过如下所述方法进行，在接合晶圆的整个表面形成热氧化膜之后，通过去除该接合晶圆的贴合面侧的热氧化膜来制作仅在背面具有热氧化膜的接合晶圆，对该仅在背面具有热氧化膜的接合晶圆的整个表面进行热氧化。
3.根据权利要求2所述的SOI晶圆的制造方法，其特征在于，包括在去除所述接合晶圆的贴合面侧的热氧化膜之后，对该贴合面侧进行研磨的工序，之后进行整个表面的热氧化。
4.根据权利要求1至3中任意一项所述的SOI晶圆的制造方法，其特征在于，作为所述接合晶圆，使用对在离子注入层剥离后的接合晶圆进行再生加工而制作的晶圆。
5.根据权利要求4所述的SOI晶圆的制造方法，其特征在于，在所述再生加工中，不去除所述剥离后的接合晶圆的背面氧化膜。
6.根据权利要求1至3中任意一项所述的SOI晶圆的制造方法，其特征在于，作为所述离子注入，进行氢离子与氦离子的共同注入，在该共同注入中将氦离子注入比氢离子更深的位置。
7.根据权利要求4所述的SOI晶圆的制造方法，其特征在于，作为所述离子注入，进行氢离子与氦离子的共同注入，在该共同注入中将氦离子注入比氢离子更深的位置。
8.根据权利要求5所述的SOI晶圆的制造方法，其特征在于，作为所述离子注入，进行氢离子与氦离子的共同注入，在该共同注入中将氦离子注入比氢离子更深的位置。
CN201380047666.6A 2012-11-21 2013-10-11 Soi晶圆的制造方法 Active CN104620384B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012255719A JP5821828B2 (ja) 2012-11-21 2012-11-21 Ｓｏｉウェーハの製造方法
JP2012-255719 2012-11-21
PCT/JP2013/006072 WO2014080563A1 (ja) 2012-11-21 2013-10-11 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN104620384A CN104620384A (zh) 2015-05-13
CN104620384B true CN104620384B (zh) 2017-06-06

Family

ID=50775761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380047666.6A Active CN104620384B (zh) 2012-11-21 2013-10-11 Soi晶圆的制造方法

Country Status (7)

Country Link
US (1) US9378999B2 (zh)
EP (1) EP2924736B1 (zh)
JP (1) JP5821828B2 (zh)
KR (1) KR101910100B1 (zh)
CN (1) CN104620384B (zh)
SG (1) SG11201501873QA (zh)
WO (1) WO2014080563A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6353814B2 (ja) * 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6556511B2 (ja) * 2015-06-17 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN110085549B (zh) * 2018-01-26 2021-06-04 沈阳硅基科技有限公司 一种双面注入得到soi的方法
CN110544668B (zh) 2018-05-28 2022-03-25 沈阳硅基科技有限公司 一种通过贴膜改变soi边缘stir的方法
CN109360805A (zh) * 2018-09-28 2019-02-19 沈阳硅基科技有限公司 一种图形soi硅片的制备方法
FR3146019A1 (fr) * 2023-02-16 2024-08-23 Soitec Procédé de formation d’une zone de fragisilation dans un substrat semi-conducteur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0955671B1 (en) * 1998-04-23 2006-12-06 Shin-Etsu Handotai Company Limited A method of recycling a delaminated wafer and a silicon wafer used for the recycling
CN101124657A (zh) * 2005-02-28 2008-02-13 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
CN102986020A (zh) * 2010-06-30 2013-03-20 康宁股份有限公司 对绝缘体基材上的硅进行精整的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH0680624B2 (ja) * 1990-02-28 1994-10-12 信越半導体株式会社 接合ウエーハの製造方法
JP3422225B2 (ja) * 1997-07-08 2003-06-30 三菱住友シリコン株式会社 貼り合わせ半導体基板及びその製造方法
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP5233111B2 (ja) 2006-11-30 2013-07-10 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉウェーハの製造方法
US7902039B2 (en) 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
JP2011187502A (ja) * 2010-03-04 2011-09-22 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0955671B1 (en) * 1998-04-23 2006-12-06 Shin-Etsu Handotai Company Limited A method of recycling a delaminated wafer and a silicon wafer used for the recycling
CN101124657A (zh) * 2005-02-28 2008-02-13 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
CN102986020A (zh) * 2010-06-30 2013-03-20 康宁股份有限公司 对绝缘体基材上的硅进行精整的方法

Also Published As

Publication number Publication date
JP5821828B2 (ja) 2015-11-24
US20150243550A1 (en) 2015-08-27
WO2014080563A1 (ja) 2014-05-30
US9378999B2 (en) 2016-06-28
KR101910100B1 (ko) 2018-10-19
KR20150087181A (ko) 2015-07-29
EP2924736A1 (en) 2015-09-30
EP2924736B1 (en) 2017-08-30
JP2014103329A (ja) 2014-06-05
EP2924736A4 (en) 2016-06-29
CN104620384A (zh) 2015-05-13
SG11201501873QA (en) 2015-05-28

Similar Documents

Publication Publication Date Title
CN104620384B (zh) Soi晶圆的制造方法
EP2048697B1 (en) Method for reusing delaminated wafer
CN104885190B (zh) Soi晶圆的制造方法
TW552622B (en) SOI wafer and its manufacturing method
CN103038863A (zh) 制备用于结合的表面的氧等离子体转化方法
US20140235032A1 (en) Method for producing transparent soi wafer
KR20140121392A (ko) 접합 soi 웨이퍼의 제조방법
CN101615577A (zh) 外延晶片及其制造方法
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
KR20160132017A (ko) 접합 soi웨이퍼의 제조방법
JP5703853B2 (ja) 貼り合わせウェーハの製造方法
KR20150112968A (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
CN104603910B (zh) Soi晶圆的制造方法
TW200535996A (en) Soi wafer and method for producing it
KR101766799B1 (ko) Soi 웨이퍼의 제조방법
JP2016082093A (ja) 貼り合わせウェーハの製造方法
JP2014107357A (ja) Ｓｏｉウェーハの製造方法
WO2005024916A1 (ja) Ｓｏｉウェーハの作製方法
CN102623304B (zh) 适用于纳米工艺的晶圆及其制造方法
JP2008263010A (ja) Ｓｏｉ基板の製造方法
JP2005026644A (ja) Ｓｏｉ基板と半導体基板及びその製造方法
CN108666259A (zh) 贴合晶圆的制造方法以及贴合晶圆
US20100144119A1 (en) Method of producing bonded wafer
US20090221133A1 (en) Methods of Fabricating Silicon on Insulator (SOI) Wafers
JP4442090B2 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant