[go: up one dir, main page]

KR101702329B1 - 발광 장치 및 전자 기기 - Google Patents

발광 장치 및 전자 기기 Download PDF

Info

Publication number
KR101702329B1
KR101702329B1 KR1020117016391A KR20117016391A KR101702329B1 KR 101702329 B1 KR101702329 B1 KR 101702329B1 KR 1020117016391 A KR1020117016391 A KR 1020117016391A KR 20117016391 A KR20117016391 A KR 20117016391A KR 101702329 B1 KR101702329 B1 KR 101702329B1
Authority
KR
South Korea
Prior art keywords
support
electrode
light emitting
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020117016391A
Other languages
English (en)
Other versions
KR20110106370A (ko
Inventor
카오루 하타노
사토시 세오
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20110106370A publication Critical patent/KR20110106370A/ko
Application granted granted Critical
Publication of KR101702329B1 publication Critical patent/KR101702329B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 목적은 외부 접속부가 쉽게 접속되는 구조를 갖는 발광 장치 및 발광 장치를 제조하는 방법을 제공하는 것이다. 발광 장치는 하부 지지체(110), 관통 구멍(130)을 갖는 하부 지지체(110) 위의 베이스 절연막(112), 베이스 절연막(112) 위의 발광 소자(127), 및 발광 소자(127) 위의 상부 지지체(122)를 포함한다. 전극(131)은 관통 구멍(130)에 설치되고, 전극(131)에 전기적으로 접속되는 외부 접속 단자(132)는 베이스 절연막(112) 아래에 설치된다. 외부 접속 단자(132)는 외부 접속부(133)에 전기적으로 접속되고 발광 장치로 신호 또는 전원을 입력하는 단자로서 기능한다. 발광 장치는 외부 접속부가 쉽게 접속될 수 있는 구조를 갖는다.

Description

발광 장치 및 전자 기기{LIGHT-EMITTING DEVICE AND ELECTRONIC DEVICE}
본 발명은 발광 장치에 관한 것이다. 또한, 본 발명은 발광 장치가 탑재되는 전자 기기에 관한 것이다.
최근, 디스플레이 분야에서 상당한 기술적인 발전이 있었다. 특히, 시장의 요구는 증가하는 해상도 및 얇은 디스플레이에 관한 기술의 현저한 발전을 촉진했다.
이 분야의 다음 단계에서, 곡면 디스플레이 영역을 갖는 가요성 디스플레이의 상품화에 주목되고, 디스플레이의 가요성(flexibility)을 증가시키기 위한 다양한 제안들이 이루어지고 있다(예를 들어, 특허문서 1 참조). 또한, 가요성 기판을 이용한 발광 장치는 유리 등으로 형성되는 일반적인 두께의 기판을 이용한 경우에 비해 경량화될 수 있다.
가요성 기판을 이용한 발광 장치를 제조하는 방법으로서, 발광 소자 및 다른 소자들이 가요성 기판 위에 직접 설치되는 방법; 발광 소자가 일반적인 두께의 유리 기판 위에 설치되고 나서 기판에 연마 처리 등이 행해져서, 기판이 가요성을 갖도록 얇아지거나 또는 기판을 제거하여 발광 소자가 가요성 기판에 부착되는 방법; 발광 소자 및 다른 소자들이 일반적인 두께의 기판 위에 형성되고 나서 발광 소자 및 다른 소자들을 갖는 층이 기판과 박리되고 가요성 기판에 전치(transfer)하는 방법이 제안되었다.
그럼에도 불구하고, 충분한 가요성을 갖는 기판 위에, 발광 소자 및 다른 소자들을 높은 정밀도로 형성하는 것은 쉽지 않다. 그러므로 이러한 기판 위에 반도체 소자를 형성하기는커녕, 각각의 컬러들의 발광 소자들을 형성하거나 컬러 필터를 설치하는 것조차도 어렵다. 또한, 얇은 유리 기판을 이용한 발광 장치는 충분한 가요성이 부족하다고 말할 수 있다. 발광 장치가 유리 기판의 제거에 의해 형성되는 경우조차, 이러한 발광 장치는 낮은 생산성 문제를 갖는다. 대조적으로, 박리 단계 및 전치 단계가 활용되는 발광 장치를 제조하는 방법은 비교적 단순하고 간편하며 각각의 컬러들의 발광 소자들의 형성 또는 반도체 소자의 제조를 용이하게 한다. 이 방법은 상당한 장래성을 보여주는 충분한 가요성을 보장할 수 있다.
일본 공개 특허 출원 번호 제2001-237064호
그러나, FPC(가요성 인쇄 기판)에 의해 대표되는 외부 접속부를 상기 제조 방법이 적용되는 발광 장치에 접속하는데 곤란하였다.
그러므로, 본 발명의 목적은 외부 접속부의 제공을 용이하게 하는 구조를 갖는 발광 장치 및 이 발광 장치를 제조하는 방법을 제공하는 것이다.
상기 목적은 소자 형성층을 관통하는 관통 구멍이 제공되는 영역에 외부 접속 단자가 설치된 발광 장치로 달성될 수 있다.
즉, 본 발명의 일 실시형태는 가요성 하부 지지체, 상기 하부 지지체 위에 설치되고, 관통 구멍을 갖는 베이스 절연막, 상기 베이스 절연막 위에 설치되는 발광 소자, 상기 발광 소자 위에 설치되는 가요성 상부 지지체, 상기 관통 구멍에 설치되는 전극, 상기 베이스 절연막 아래 설치되고 상기 전극에 전기적으로 접속되는 외부 접속 단자, 및 상기 외부 접속 단자에 전기적으로 접속되는 외부 접속부를 포함하는 발광 장치이다.
본 발명의 다른 실시형태는 가요성 하부 지지체, 상기 하부 지지체 위에 설치되고 관통 구멍을 갖는 베이스 절연막, 상기 베이스 절연막 위에 설치되는 발광 소자, 상기 발광 소자 위에 설치된 가요성 상부 지지체, 상기 관통 구멍에 설치된 외부 접속 단자, 및 상기 베이스 절연막 아래에 설치되고 상기 외부 접속 단자에 전기적으로 접속되는 외부 접속부를 포함하는 발광 장치이다.
본 발명의 또 다른 실시형태는 하부 지지체 및 외부 접속 단자가 중첩하는 것을 방지하는 임의의 상기 구조들을 갖는 발광 장치이다.
본 발명의 또 다른 실시형태는 보호 부재가 하부 지지체 및 외부 접속부 아래에 설치되는 임의의 상기 구조들을 갖는 발광 장치이다.
본 발명의 다른 추가의 실시형태는 하부 지지체가 외부 접속 단자가 형성되는 영역에 노치부를 포함하는 임의의 상기 구조들을 갖는 발광 장치이다.
본 발명의 다른 실시형태는 개구부가 외부 접속 단자가 형성되는 영역에 설치되는 발광 장치이다.
본 발명의 또 다른 실시형태는 외부 접속 단자에 근접한 하부 지지체측(제 3 측)과 외부 접속 단자에 근접한 측에 대향하는 하부 지지체측(제 4 측) 간의 거리가 외부 접속 단자가 설치되는 발광 장치측(제 1 측)과 외부 접속 단자가 설치된 측에 대향하는 발광 장치측(제 2 측) 간의 거리보다 짧은 발광 장치이다.
본 발명의 또 다른 실시형태는 하부 지지체가 외부 접속부의 적어도 일부를 덮는 임의의 이런 구조들을 갖는 발광 장치이다.
임의의 이런 구조들을 갖는 발광 장치에서, 외부 접속부는 쉽게 설치될 수 있다.
도 1a 및 도 1b는 실시형태 1에 기술된 발광 장치를 각각 예시하는 도면.
도 2a 내지 도 2e는 실시형태 1에 기술된 발광 장치의 제조 공정을 예시하는 도면.
도 3a 내지 도 3c는 실시형태 1에 기술된 발광 장치의 제조 공정을 예시하는 도면.
도 4a 및 도 4b는 실시형태 1에 기술된 발광 장치를 각각 예시하는 도면.
도 5a 내지 도 5c는 실시형태 1에 기술된 발광 장치를 각각 예시하는 도면.
도 6a 내지 도 6c는 실시형태 1에 기술된 발광 장치를 각각 예시하는 도면.
도 7a 및 도 7b는 실시형태 1에 기술된 발광 장치를 각각 예시하는 도면.
도 8a 내지 도 8e는 실시형태 2에 기술된 전자 기기를 각각 예시하는 도면.
이하, 본 발명의 실시형태들은 첨부 도면을 참조하여 기술될 것이다. 그러나 본 발명은 다수의 상이한 모드들로 수행될 수 있고 그 모드들 및 상세들은 본 발명의 사상 및 범위로부터 벗어남 없이 다양한 방식들로 변경될 수 있다는 것이 당업자라면 용이하게 이해된다. 그러므로 본 발명은 실시형태들의 설명으로 국한되는 것으로 해석돼선 안 된다.
(실시형태 1)
이 실시형태의 발광 장치는 가요성 상부 지지체 및 가요성 하부 지지체 사이에 발광 소자, 박막 트랜지스터(이하, TFT라 칭함) 등을 포함하는 소자 형성층을 갖는다. TFT는 하부 지지측 상에 설치되고, 발광 소자는 상부 지지측 상에 설치된다.
위의 발광 장치는 이하의 방식으로 형성된다. TFT, 발광 소자 등을 포함하는 소자 형성층 및 상부 지지체는 소자 형성층과 기판 사이에 박리층이 개재된 유리 기판 등의 높은 내열성 기판 위에 설치된다. 그 후, 소자 형성층 및 상부 지지체는 박리층에서 박리되고, 이 박리 단계는 하부 지지체가 나중에 부착되는 박리면을 형성한다. 발광 장치는 예를 들어, 박리 기판이 설치되는 소자 형성층의 형성까지의 공정 후에 소자 형성층은 상부 지지체의 제공 전에 이 기판을 이용함으로써 박리되고 그 후 상부 지지체가 박리 기판에 부착되거나 대체되는 방법에 의해 대안적으로 형성될 수 있다는 것에 주의한다. 유리 기판 위에 형성된 발광 장치와 달리, 위와 같이 형성된 발광 장치는 하부 지지체가 소자 형성층에 나중에 부착되고 이에 따라 접속 단자가 하부 지지체 위에 미리 형성될 수 없는 구조를 갖고 있다. 그러므로 이러한 형태의 발광 장치의 형성은 박리 단계 전에 FPC를 접속하는 등 복잡하고 정교한 작업을 필요로 한다.
이 실시형태에 기술된 발광 장치에서, 외부 접속 단자는 소자 형성층의 하부 지지측 상에 설치된다. 외부 접속 단자는 TFT의 전극 또는 발광 소자의 전극에 전기적으로 접속되고 FPC 등의 외부 접속부를 통해 전원 또는 발광 장치 외부에서 생성된 신호를 공급한다. 또한, 적어도 베이스 절연막에 설치된 관통 구멍에 형성되는 전극을 통해, 외부 접속 단자는 TFT의 전극 또는 발광 소자의 전극에 전기적으로 접속된다.
관통 구멍은 소자 형성층의 표면을 노출하도록 베이스 절연막을 관통하는 한 임의의 방법에 의해 형성될 수 있다. 관통 구멍은 콘택트 홀을 통해 TFT 및 발광 소자의 전극에 적절히 접속된다.
또한, 하부 지지체에 부착된 후 외부 접속부가 외부 접속 단자에 접속되는 경우, 하부 지지체는 외부 접속 단자가 설치되는 영역에 설치되지 않으며, 즉 하부 지지체와 외부 접속 단자는 겹치지 않는다. 즉, 이 경우 하부 지지체는 외부 접속 단자가 설치될 수 있는 영역에 노치(notch) 또는 개구부를 갖는다. 대안으로, 외부 접속 단자는 외부 접속부의 측면 길이 만큼 상부 지지체의 측변 길이 보다 측면 길이가 짧은 하부 지지체를 이용함으로써 노출된다. 이 경우, 외부 접속부의 손상을 방지하기 위해, 보호 부재가 외부 접속부 및 하부 지지체를 덮도록 설치되는 것이 바람직하다. 외부 접속부가 외부 접속 단자에 접속된 후 하부 지지체가 부착될 때, 하부 지지체는 외부 접속부의 적어도 일부를 덮도록 설치된다.
위에 기술된 구조를 갖는 실시형태의 발광 장치에서, 외부 접속부는 박리 단계 후에 접속될 수 있다. 따라서, 이 실시형태의 발광 장치는 외부 접속부가 쉽게 설치될 수 있다.
도 1a 및 도 1b는 이 실시형태의 발광 장치를 각각 예시한다.
도 1a는 구동 회로 영역 및 화소 영역을 포함하는 발광 장치의 예를 예시한다. 구동 회로 영역 및 화소 영역은 TFT를 각각 갖는다는 점에 주의한다. 하부 지지체(110) 위에, 제 1 접착층(111)이 설치된다. 제 1 접착층(111)에 있어서, 베이스 절연막(112) 및 하부 지지체(110)는 서로 부착된다. 베이스 절연막(112) 위에, 화소 TFT(114), 구동 회로부를 위한 TFT(115), 및 화소 TFT(114)에 전기적으로 접속되는 발광 소자의 제 1 전극(117)이 설치된다. 이들 모두가 예시되지는 않았지만 발광 장치의 이 성분들 각각의 수는 하나 이상이란 점에 주의한다. 발광 소자(127)는 격벽(118)으로부터 노출되는 제 1 전극(117), 적어도 노출된 제 1 전극(117)을 덮도록 형성되는 유기 화합물을 함유하는 EL 층(119), 및 EL 층(119)을 덮도록 설치되는 제 2 전극(120)을 포함한다. 상부 지지체(122)는 제 2 접착층(121)에 의해 제 2 전극(120) 상에 부착된다. 또한, 외부 접속 영역에서, 외부 접속 단자(132)는 베이스 절연막(112) 아래 설치되고 관통 구멍(130)에 형성된 전극(131)에 전기적으로 접속된다. 또한, 외부 접속부(133)는 외부 접속 단자(132)에 접속된다. 하부 지지체(110)는 외부 접속 단자(132)가 설치되는 영역에 설치되지 않는다는 점에 주의한다. 또한, 발광 장치는 구동 회로 영역을 반드시 포함하지 않을 수 있다. 또한, 발광 장치는 CPU부를 가질 수 있다. 또한, 여기서 소자 형성층(116)은 베이스 절연막(112)으로부터 제 2 전극(120)까지의 층을 포함한다.
도 1a는 관통 구멍(130)이 층간 절연막(134)으로부터 베이스 절연막(112)으로 관통하는 예를 예시한다. 관통 구멍(130)에 설치된 전극(131)은 배선(135) 등의 배선 또는 콘택트 홀을 통해 발광 소자의 전극 또는 TFT의 전극에 접속된다. 도 1a의 전극(139)은 TFT의 소스 또는 드레인 영역에 접속된 배선 전극이란 것에 주의한다.
도 1b는 도 1a와 상이한 발광 장치의 예를 예시한다. 도 1b에서, 관통 구멍(130)은 게이트 절연막(136) 및 베이스 절연막을 관통한다. 이러한 경우에, 관통 구멍(130)에 설치된 전극(131)은 콘택트 홀(138)에 형성된 전극(137)을 통해 전극(139) 등의 층간 절연막(134) 상에 설치된 배선 또는 전극에 접속된다.
이어서, 이 실시형태의 발광 장치를 제조하는 방법의 예가 도 2a 내지 도 2e를 참조하여 기술된다.
우선, 절연막(112)은 박리층(201)을 개재하여 절연 표면을 갖는 제작 기판(200) 위에 형성된다. 베이스 절연막(112) 위에, 반도체 층(250), 게이트 절연막(251), 게이트 전극(252), 보호 절연막(253) 및 층간 절연막(254)이 추가로 형성된다(도 2a 참조).
박리층(201)은 스퍼터링법, 플라즈마 CVD법, 코팅법, 인쇄법 등에 의해 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 니오브(Nb), 니켈(Ni), 코발트(Co), 지르코늄(Zr), 아연(Zn), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 실리콘(Si) 등의 원소, 또는 상기 원소를 주성분으로 함유하는 합금 재료 또는 상기 원소를 주성분으로 함유하는 화합물 재료를 이용하여 단층 또는 적층으로서 형성된다. 또한, 박리 층이 실리콘을 포함한 경우, 실리콘은 비정질 상태, 미결정 상태, 다결정 상태 중 임의의 하나일 수 있다는 점에 주의한다. 여기서, 용어 코팅법은 스핀 코팅법, 액적 토출법, 분산법, 노즐-프린팅 법, 슬롯 다이 코팅법을 포함한다.
박리층(201)이 단층 구조를 갖는 경우, 텅스텐 층, 몰리브덴 층 또는 텅스텐과 몰리브덴의 혼합물을 포함하는 층을 형성하는 것이 바람직하다. 대안으로, 텅스텐 산화물 또는 산화 질화물을 포함하는 층, 몰리브덴 산화물 또는 산화 질화물을 포함하는 층 또는 텅스텐과 몰리브덴 혼합물의 산화물 또는 산화 질화물을 포함하는 층이 형성된다. 텅스텐 및 몰리브덴의 혼합물은 예를 들면, 텅스텐과 몰리브덴의 합금에 대응한다.
박리층(201)이 적층 구조를 갖는 경우, 제 1 층은 텅스텐 층, 몰리브덴 층 또는 텅스텐과 몰리브덴의 혼합물을 포함하는 층을 이용하여 형성되고 제 2 층은 텅스텐, 몰리브덴 또는 텅스텐과 몰리브덴 혼합물의 산화물, 질화물, 산화 질화물 또는 질화 산화물을 함유하는 층을 이용하여 형성된다.
박리층(201)이 텅스텐을 함유하는 층과 텅스텐 산화물을 함유하는 층의 적층 구조를 갖는 경우, 텅스텐을 함유하는 층이 먼저 형성되고 텅스텐을 함유하는 층 위에 산화물로 형성되는 절연층 형성되어 텅스텐 산화물을 함유하는 층이 텅스텐 층과 절연 층과의 계면에 형성될 수 있다. 또한, 텅스텐을 함유하는 층의 표면은 열 산화 처리, 산소 플라즈마 처리, 또는 오존수 등의 산화력이 강한 용액을 이용한 처리 등을 실시되어 텅스텐 산화물을 함유하는 층을 형성한다. 또한 플라즈마 처리 또는 가열 처리는 산소, 질소, 일산화 이질소, 일산화 이질소의 단체(單體) 또는 이 가스와 기타 가스의 혼합 분위기 하에서 수행될 수 있다. 또한, 텅스텐을 함유하는 층과 텅스텐의 질화물, 산화 질화물 또는 질화 산화물을 함유하는 층의 적층 구조의 형성에도 상기 방법들이 적용될 수 있다는 점에 주의한다. 구체적으로, 텅스텐을 함유하는 층이 형성된 후 질화 실리콘, 산화 질화 실리콘, 또는 질화 산화 실리콘을 포함하는 층은 질화 처리, 산화 질화 처리, 또는 질화 산화 처리에 의해, 또는 대안으로 텅스텐을 함유하는 층 위에 질화 실리콘층, 산화 질화 실리콘층 또는 질화 산화 실리콘층의 형성에 의해 획득될 수 있다.
이어서, 베이스 절연막(112)이 형성된다. 베이스 절연막(112)은 단층 구조 또는 적층 구조를 가질 수 있다. 베이스 절연막(112)이 적층 구조를 가질 때, 수분과 금속 등의 TFT 또는 발광 소자의 열화를 촉진하는 물질의 침입을 억제하기 위해 치밀하고 높은 차단성(blocking property)을 갖는 막 및 TFT 특성들을 안정화하기 위한 막을 포함하는 것이 바람직하다.
높은 차단성을 갖는 막으로서, 질화 실리콘과 산화 질화 실리콘, 또는 질화 산화 실리콘 등의 질소와 실리콘을 포함하는 절연막이 있다. 높은 차단성을 갖는 막은 예를 들어, 온도가 250 내지 400℃로 설정되고 다른 것들은 공지된 것을 설정되는 조건 하에서 플라즈마 CVD에 의해 형성된다.
TFT의 특성들을 안정화하기 위한 막은 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 또는 질화 산화 실리콘 등의 무기 절연막을 이용함으로써 형성될 수 있다.
TFT의 활성층으로서 작용하는 반도체 층(250)은 실란과 게르마늄으로 대표되는 반도체 재료 가스를 이용한 기상 성장법 또는 스퍼터링 법에 의해 형성된 비정질 반도체; 비정질 반도체를 광 에너지 또는 열 에너지를 이용하여 결정화함으로써 형성된 다결정 반도체; 미결정(세미 비정질 또는 마이크로 결정이라고도 칭함) 반도체; 유기 재료를 주성분으로 함유하는 반도체 등 중 임의의 것을 이용하여 형성될 수 있다. 또한 반도체 층(250)은 스퍼터링법, LPCVD 법, 또는 플라즈마 CVD 법 등에 의해 형성될 수 있다.
미결정 반도체는 깁스 자유 에너지를 고려하면 비정질 반도체와 단결정 반도체의 중간적인 준안정 상태(metastable state)에 속하는 것이다. 즉, 미결정 반도체 층은 자유 에너지의 견지에서 안정적인 제 3 상태를 갖는 반도체 층이며, 단거리 질서(short range order) 및 격자 왜곡을 갖는다. 기둥형 또는 침형(Columnar-like or needle-like) 결정이 기판 표면에 대해 법선 방향으로 성장한다. 미결정 반도체의 통상적인 예인 미결정 실리콘의 라만 스펙트럼은 단결정 실리콘의 라만 스펙트럼의 피크를 나타내는 520cm-1보다 낮은 파수(wave number)쪽으로 시프트된다. 즉, 단결정 실리콘을 나타내는 520cm-1 및 비정질 실리콘을 나타내는 480cm-1 사이에 미결정 실리콘의 라만 스펙트럼의 피크가 존재한다. 미결정 실리콘은 댕글링 본드(dangling bond)를 종단하기 위해 적어도 1%의 수소 또는 할로겐을 함유한다. 또한, 미결정 실리콘은 격자 왜곡을 추가로 개선하도록 헬륨, 아르곤, 크립톤, 또는 네온 등의 희가스 원소를 포함하도록 제조됨으로써, 안정성이 높고 양호한 미결정 반도체 막이 얻어질 수 있다.
미결정 반도체막은 주파수가 수십 MHz 내지 수백 MHz의 고주파 플라즈마 CVD 법 또는 주파수가 1GHz 이상의 마이크로파 플라즈마 CVD 장치에 의해 형성될 수 있다. 미결정 반도체막은 통상적으로 SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 수소로 희석되는 방식으로 형성될 수 있다. 또한, 수소화 실리콘 및 수소 이외에, 헬륨, 아르곤, 크립톤, 네온에서 선택되는 하나 또는 복수 종류의 희가스 원소들로 희석하여 미결정 반도체 막이 형성될 수 있다. 이 경우, 수소 대 수소화 실리콘의 비는 5:1 내지 200:1, 바람직하게는 50:1 내지 150:1, 더욱 바람직하게는 100:1로 설정된다.
비정질 반도체의 통상적인 예로서, 수소화 비정질 실리콘이 주어지고, 및 결정성 반도체로의 예로서 폴리 실리콘 등이 주어질 수 있다. 폴리 실리콘(다결정 실리콘)은 800℃ 이상의 공정 온도에서 형성되는 폴리 실리콘을 주성분으로 함유하는 이른바 고온 폴리 실리콘과 600℃ 이하의 공정 온도에서 형성되는 폴리 실리콘을 주성분으로 함유하는 소위 저온 폴리 실리콘, 결정화를 촉진하는 원소 등을 이용하여 비정질 실리콘을 결정화함으로써 획득한 폴리 실리콘 등을 포함한다. 물론 전술한 바와 같이, 미결정 반도체 또는 반도체 층의 일부에 결정상을 포함하는 반도체가 이용될 수 있다.
반도체 층의 재료로서, 실리콘(Si), 게르마늄(Ge) 같은 원소뿐만 아니라 GaAs, InP, SiC, ZnSe, GaN, 또는 SiGe와 같은 화합물 반도체도 이용할 수 있다. 대안으로, 산화 아연(ZnO), 산화 주석(SnO2), 산화 마그네슘 아연, 산화 갈륨, 인듐 산화물 등의 산화물 반도체, 또는 2개 이상의 상기 산화물 반도체들을 포함하는 산화물 반도체가 이용될 수 있다. 예를 들면, 산화 아연과 인듐 산화물과 산화 갈륨을 포함하는 산화물 반도체가 이용될 수 있다. 또한, 반도체 층에 대해 산화물 반도체를 이용하는 경우, 게이트 절연막은 Y2O3, Al2O3, 또는 TiO2, 이들의 적층 등을 이용하여 형성될 수 있고, 게이트 전극 층, 소스 전극 층, 드레인 전극 층은 ITO, Au, Ti 등을 이용하여 형성될 수 있다. 또한, In과 Ga 등이 ZnO에 첨가될 수 있다.
반도체 층에 대해 결정성 반도체 층을 이용하는 경우, 결정성 반도체 층은 다양한 방법들 중 임의의 방법에 의해 형성될 수 있다(레이저 결정화 방법, 열 결정화 방법 또는 니켈 등의 결정화를 촉진하는 원소를 이용한 열 결정화법 등). 또한, 미결정 반도체는 레이저로 조사되어 결정화되어 결정성을 높일 수 있다. 결정화를 촉진하는 원소가 도입되지 않을 때, 비정질 실리콘 막에 포함된 수소를 방출하기 위해 비정질 실리콘 막을 레이저광으로 조사하기 전에 질소 분위기 하에서 500℃에서 1 시간 동안 가열되어 수소의 농도는 1 × 1020atoms/cm3 이하로 감소한다. 이것은 많은 양의 수소를 함유하는 비정질 실리콘 막이 레이저 광으로 조사되면 비정질 실리콘 막이 파괴되어 버리기 때문이다.
비정질 반도체 층에 금속 원소를 도입하는 방법은 금속 원소를 비정질 반도체 층의 표면 상에 또는 내부에 제공할 수 있는 방법이면 특정한 방법으로 국한되지 않는다. 예를 들어, 스퍼터링 법, CVD 법, 플라즈마 처리법(플라즈마 CVD 법 포함), 흡착법, 금속염의 용액을 도포하는 방법이 사용될 수 있다. 위에서 언급한 방법들에서, 용액을 이용하는 방법은 간편하고, 금속 원소의 농도가 쉽게 조절될 수 있다는 장점을 갖는다. 또한, 이때 비정질 반도체 층의 전체 표면에 수용액을 퍼트리도록 비정질 반도체 층의 표면의 습윤성을 개선하기 위해, 산화막이 산소 분위기에서의 UV 광 조사, 열 산화법, 하이드록시 라디칼(hydroxy radical)을 함유하는 오존수 또는 과산화수소를 이용한 처리 등에 의해 형성될 수 있다.
또한, 비정질 반도체 층을 결정화하여 결정성 반도체 층을 형성하는 결정화 단계에서, 결정화를 촉진하는 원소를 비정질 반도체 층에 첨가하고(촉매 원소 또는 금속 원소라고도 칭함) 열처리(550℃ 내지 750℃에서 3 분 내지 24 시간)함으로써 결정화가 수행될 수 있다. 결정화를 촉진(가속)하는 원소로서, 철(Fe), 니켈(Ni), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 구리(Cu), 금(Au) 중 하나 이상이 이용될 수 있다.
결정화를 촉진하는 원소를 결정 반도체 층으로부터 제거하거나 감소시키기 위해, 불순물 원소를 포함한 반도체 층이 결정성 반도체 층에 접하여 형성되고 게터링 싱크(gettering sink)로서 기능하도록 제조된다. 불순물 원소로서, n형 도전성을 부여하는 불순물 원소, p형 도전성을 부여하는 불순물 원소, 희가스 원소 등을 이용될 수 있다. 예를 들면, 인 (P), 질소(N), 비소(As), 안티몬(Sb), 비스무스(Bi), 붕소(B), 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)의 하나 이상이 이용될 수 있다. 희가스 원소를 포함한 반도체 층은 결정화를 촉진하는 원소를 함유하는 결정성 반도체 층 위에 형성되고 열처리(550℃ 내지 750℃에서 3 분 내지 24 시간)가 수행된다. 결정성 반도체 층의 결정화를 촉진하는 원소는 희가스 원소를 함유한 반도체 층으로 이동하고 결정성 반도체 층의 결정화를 촉진하는 원소는 제거 또는 감소한다. 그 후, 게터링 싱크로서 작용하는 희가스 원소를 함유한 반도체 층이 제거된다.
비정질 반도체 층은 열처리 및 레이저광 조사의 조합을 이용함으로써 결정화될 수 있다. 열 처리 또는 레이저광 조사는 개별적으로 수차례 실행될 수 있다.
대안으로, 결정성 반도체 층은 플라즈마법에 의해 기판 위에 직접 형성될 수 있다. 대안으로 결정성 반도체 층은 플라즈마법에 의해 기판 위에 선택적으로 형성될 수 있다.
유기 재료를 주성분으로 함유하는 반도체 막으로서, 다른 원소와 결합되는 일정량의 탄소 또는 탄소의 동소체 (다이아몬드를 제외)를 함유하는 물질을 주성분으로 함유하는 반도체 막이 이용될 수 있다. 구체적으로는, 펜타센(pentacene), 테트라센(tetracene), 티오펜 올리고머 유도체(thiophene oligomer derivative), 페닐렌 유도체, 프탈로시아닌 화합물(phthalocyanine compound), 폴리 아세틸렌 유도체, 폴리 티오펜 유도체, 시아닌 색소 등이 주어질 수 있다.
게이트 절연막(251) 및 게이트 전극(252)은 공지된 방법에 의해 공지된 구조를 갖도록 형성될 수 있다. 예를 들어, 게이트 절연막(251)은 산화 실리콘의 단층 구조 또는 산화 실리콘과 질화 실리콘을 포함하는 적층 구조 등의 공지의 구조를 갖도록 형성될 수 있고, 게이트 전극(252)은 CVD 법과 스퍼터링법, 액적 토출법에 의해 Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 중 임의의 원소; 또는 상기 원소들 중 임의의 원소를 주성분으로 함유하는 합금 재료 또는 화합물 재료를 이용하여 형성될 수 있다. 또한, 인 등의 불순물 원소로 도핑된 다결정 실리콘 막으로 대표되는 반도체 막, 또는 AgPdCu 합금이 이용될 수 있다. 또한, 단층 구조 또는 적층 구조가 채용될 수 있다.
예로서 예시된 상부 게이트 트랜지스터(top gate transistor)는 자연히 하부 게이트 트랜지스터 또는 임의의 다른 공지된 구조를 갖는 트랜지스터로 대체될 수 있다는 점에 주의한다.
이어서, 무기 절연 재료를 포함하는 보호 절연막(253)이 형성되고, 그 후 유기 또는 무기 절연 재료를 포함하는 층간 절연막(254)이 형성된다. 무기 절연 재료로서, 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘 등이 사용될 수 있다. 유기 절연 재료로서, 아크릴, 폴리이미드, 폴리아미드, 폴리이미드아미드, 벤조사이클로부텐 등이 사용될 수 있다.
층간 절연막(254)이 형성된 후, 패터닝 및 에칭에 의해, TFT의 반도체 층(250)에 도달하는 콘택트 홀들이 층간 절연막(254), 보호 절연막(253), 게이트 절연막(251)에 형성되고, 관통 구멍은 층간 절연막(254), 보호 절연막(254), 게이트 절연막(251), 및 베이스 절연막(112)에 형성된다. 관통 구멍은 콘택트 홀들이 반도체 층(250)에 도달한 후에도 에칭을 계속 함으로써 형성된다. 이때 에칭으로서, 방법 및 조건들은 층간 절연막(254), 보호 절연막(253), 게이트 절연막(251), 및 베이스 절연막(112) 대 반도체 층(250)의 선택 비율이 충분히 높도록 선택된다.
그 후, 전극(131)은 관통 구멍에 형성되고 전극(139) 등의 배선 전극은 콘택트 홀들에 형성된다. 전극(131) 및 전극(139)은 동일한 단계에서 또는 상이한 단계에서 상이한 재료들을 사용하여 형성될 수 있다.
대안으로, 관통 구멍 및 콘택트 홀들은 상이한 단계들에서 형성될 수 있다. 이 경우, 관통 구멍의 형성 및 박리층(201)의 노출된 표면 상에 O2 애싱(ashing) 등에 의한 산화 처리가 전극(131)의 형성에 선행할 수 있다. 이에 따라 전극(131)과 박리층(201) 간의 부착은 추후 박리 단계에서 박리를 용이하게 하도록 감소될 수 있다(도 2b 참조).
그 후 제 1 전극(117)은 투명 도전막을 이용하여 형성된다. 제 1 전극(117)이 양극일 때, 산화 인듐(In2O3), 산화 인듐 산화 주석 합금(In2O3 - SnO2 : ITO) 등이 투명 도전막의 재료로서 이용될 수 있고, 제 1 전극(117)은 스퍼터링 법과 진공 증착법 등에 의해 형성된다. 대안으로 산화 인듐 산화 아연 합금 (In2O3 - ZnO)이 사용될 수 있다. 또한, 산화 아연(ZnO) 또한 적합한 재료이고, 또한 가시 광선의 투과율과 도전율을 높이기 위해 갈륨(Ga)이 첨가된 산화 아연 등이 이용될 수 있다. 제 1 전극(117)이 음극일 때, 알루미늄 등의 낮은 일함수를 갖는 재료의 극박막이 사용될 수 있다. 대안으로, 이러한 물질의 박막과 상술한 투명 도전막을 갖는 적층 구조가 사용될 수 있다.
그 후, 절연막(254)은 층간 절연막 및 제 1 전극(117)을 덮도록 유기 또는 무기 절연 재료를 이용하여 형성된다. 절연막은 제 1 전극(117)의 표면이 노출되고 절연막이 제 1 전극(117)의 단부를 덮음으로써 격벽(118)이 형성되도록 처리된다.
그 후, EL 층(119)이 형성된다. EL 층(119)의 적층 구조에 관한 어떠한 특정 제한도 없고, 높은 전자 수송성을 갖는 물질 또는 높은 정공 수송성을 갖는 물질, 높은 전자 주입성을 갖는 물질, 높은 정공 주입성을 갖는 물질, 바이폴라 물질(높은 전자 수송성 및 높은 정공 수송성을 갖는 물질), 발광 물질 등을 포함하는 층들을 적절히 조합함으로써 형성되면 된다. 예를 들어, 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등의 적절한 조합이 형성될 수 있다. 본 실시 형태에서는 EL 층(119)이 정공 주입층, 정공 수송층, 발광층, 및 전자 수송층을 포함한다. 각 층을 형성하기 위한 특정 재료들이 아래에 주어진다.
정공 주입층은 양극에 접하여 설치되고 높은 정공 주입성을 갖는 물질을 함유하는 층이다. 구체적으로, 몰리브덴 산화물, 바나듐 산화물, 루테늄 산화물, 텅스텐 산화물, 망간 산화물 등이 이용될 수 있다. 대안으로, 정공 주입층은 프탈로시아닌(phthalocyanine)(약칭: H2Pc)과 구리 프탈로시아닌(약칭: CuPC) 등의 프탈로시아닌 화합물; 4,4'-비스[N-(4-디페닐아미노페닐)-N-페닐아미노]비페닐(약칭: DPAB), 4,4'-비스(N-{4-[N'-(3-메틸페닐)-N-페닐아미노]페닐}-N'-페닐아미노)비페닐 (약칭: DNTPD) 등의 방향족 아민 화합물(aromatic amine compounds); 폴리에틸렌디옥시티오펜(polyethylenedioxythiophene)/폴리스티렌술폰산(polystyrenesulfonic acid)(PEDOT / PSS) 등의 고분자 화합물 등의 임의의 재료를 사용하여 정공 주입층이 형성될 수 있다.
대안으로, 정공 주입층으로서, 높은 정공 수송성을 갖는 물질과 억셉터 물질을 함유하는 복합 재료가 사용할 수 있다. 높은 정공 수송성을 갖는 물질과 억셉터 물질을 함유하는 복합 재료를 이용함으로써 전극의 일함수에 상관없이 전극을 형성하는데 사용되는 재료가 선택될 수 있다. 즉, 높은 일함수를 갖는 재료 외에, 낮은 일함수를 갖는 재료가 또한 제 1 전극(117)으로서 사용될 수 있다. 억셉터 물질로서, 7,7,8,8-테트라시아노-2,3,5,6-테트라플루오르퀴노디메탄(약칭: F4-TCNQ), 클로라닐(chloranil) 등이 주어질 수 있다. 또한, 억셉터 물질로서, 전이 금속 산화물이 주어진다. 또한, 주기율표의 4족 내지 8족에 속하는 금속 산화물이 주어진다. 구체적으로, 산화 바나듐, 산화 니오브, 산화 탄탈, 산화 크롬, 산화 몰리브덴, 산화 텅스텐, 산화 망간, 산화 레늄은 전자 수용성이 높기 때문에 바람직하다. 이 금속 산화물들 중에서도 산화 몰리브덴은 대기 중에서 안정적이고, 낮은 흡습성으로 인해 취급하기 쉽기 때문에 바람직하다.
복합 재료에 사용되는 높은 정공 수송성을 갖는 물질로서, 방향족 아민 화합물, 카르바졸 유도체, 방향족 탄화 수소, 또는 고분자 화합물(올리고머, 덴드리머, 폴리머 등) 등의 임의의 다양한 화합물이 이용될 수 있다. 복합 재료에 사용되는 유기 화합물로서, 높은 정공 수송성을 갖는 유기 화합물이 바람직하다는 것에 주의한다. 구체적으로는 10-6cm2/Vs 이상의 정공 이동도를 갖는 물질이 바람직하다. 그러나 전자 수송성보다 정공 수송성이 높은 물질이라면 이 물질 외의 물질들이 이용될 수도 있다. 복합 재료에 사용될 수 있는 유기 화합물을 아래에 구체적으로 열거한다.
방향족 아민 화합물의 예들로, N, N'-디(p-톨릴)-N,N'-디페닐-p-페닐렌디아민(약칭: DTDPPA), 4,4'-비스[N-(4-페닐아미노페닐)-N-페닐아미노]비페닐(약칭: DPAB), 4,4'-비스(N-{4-[N'-(3-메틸페닐)-N-페닐아미노]페닐}-N'-페닐아미노)비페닐(약칭: DNTPD), 1,3,5-트리스[N-(4-페닐아미노페닐)-N-페닐아미노]벤젠(약칭: DPA3B) 등을 포함한다.
복합 재료에 사용될 수 있는 카르바졸 유도체의 예들로, 3-[N-(9-페닐카르바졸-3-일)-N-페닐아미노]-9-페닐카르바졸(약칭: PCzPCA1), 3,6-비스[N-(9-페닐카르바졸-3-일)-N-페닐아미노]-9-페닐카르바졸(약칭: PCzPCA2), 3-[N-(1-나프틸)-N-(9-페닐카르바졸-3-일)아미노]-9-페닐 카르바졸(약칭: PCzPCN1) 등을 포함한다.
또한, 복합 재료에 사용될 수 있는 카르바졸 유도체의 예들로, 4,4'-디(N-카바졸릴)비페닐(약칭: CBP), 1,3,5-트리스[4-(N-카바졸릴)페닐]벤젠(약칭: TCPB), 9- [4-(10-페닐-9-안트릴)페닐]-9H-카르바졸(약칭: CzPA), 1,4-비스[4-(N-카바졸릴)페닐]-2,3,5,6-테트라페닐벤젠 등을 포함할 수 있다.
복합 재료에 사용될 수 있는 방향족 탄화 수소의 예들로, 2-tert-부틸-9,10-디(2-나프틸)안트라센(약칭: t-BuDNA), 2-tert-부틸-9,10-디(1-나프틸)안트라센, 9,10-비스(3,5-디페닐페닐)안트라센(약칭: DPPA), 2-tert-부틸-9,10-비스(4-페닐페닐)안트라센(약칭: t-BuDBA), 9,10-디(2-나프틸)안트라센(약칭: DNA), 9,10-디페닐안트라센(약칭: DPAnth), 2-tert-부틸안트라센(약칭: t-BuAnth), 9,10-비스(4-메틸-1-나프틸)안트라센(약칭: DMNA), 2-tert-부틸-9,10-비스[2-(1-나프틸)페닐]안트라센, 9,10-비스[2-(1-나프틸)페닐]안트라센, 2,3,6,7-테트라메틸-9,10-페이지(1-나프틸)안트라센, 2,3,6,7-테트라메틸-9,10-디(2-나프틸)안트라센, 9,9'-비안트릴, 10,10'-디페닐-9,9'-비안트릴, 10,10'-비스(2-페닐페닐)-9,9'-비안트릴, 10,10'-비스[(2,3,4,5,6-펜타페닐)페닐]-9,9'-비안트릴, 안트라센, 테트라센, 루브렌, 페릴렌, 2,5,8,11-테트라(tert-부틸)페릴렌 등을 포함한다. 이 물질 외에, 펜타센, 코로넨 등도 이용될 수 있다. 1 × 10-6cm2/Vs 이상의 정공 이동도를 갖는 방향족 탄화 수소가 선택되고 증착법이 방향족 탄화 수소의 막을 형성하는데 사용될 때 증착시 증착성과 막 형성 후 막 품질의 관점에서 축합 고리(condensed ring)를 형성하는 탄소 원자수가 14 내지 42인 것이 더 바람직하다는 것에 주의한다.
복합 재료에 사용될 수 있는 방향족 탄화 수소는 비닐 골격(vinyl skeleton)을 가질 수 있다는 점에 주의한다. 비닐기를 갖는 방향족 탄화 수소로서, 예를 들어, 4,4'-비스(2,2-디페닐비닐)비페닐(약칭: DPVBi), 9,10-비스[4-(2,2-디페닐비닐)페닐]안트라센(약칭: DPVPA) 등이 주어진다.
폴리(N-비닐카르바졸)(약칭: PVK), 폴리(4-비닐트리페닐아민)(약칭: PVTPA), 폴리[N-(4-{N'-[4-(4-페닐아미노)페닐]페닐-N'-페닐아미노}페닐)메타크릴아미드(약칭: PTPDMA), 폴리[N,N'-비스(4-부틸페닐)-N,N'-비스(페닐)벤지딘](약칭: Poly-TPD) 등의 고분자 화합물들이 이용될 수도 있다.
정공 수송층은 높은 정공 수송성을 갖는 물질을 함유하는 층이다. 높은 정공 수송성을 갖는 물질의 예들로는 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐 (약칭: NPB), N,N'-비스(3-메틸페닐)-N,N'-디페닐-[1,1'-비페닐]-4,4'-디아민(약칭: TPD), 4,4',4''-트리스(N,N-페닐아미노)트리페닐아민(약칭: TDATA), 4,4',4''-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭: MTDATA), 4,4'-비스[N-(스피로-9,9'-비플루오렌-2-일)-N-페닐아미노]비페닐(약칭: BSPB) 등의 방향족 아민 화합물 등을 포함한다. 여기서 기술된 물질은 주로 10-6cm2/Vs 이상의 정공 이동도를 갖는 물질들이다. 그러나 정공 수송성이 전자 수송성보다 높은 한, 위에서 기술한 물질들 이외의 물질이 이용될 수 있다. 높은 정공 수송성을 갖는 물질을 함유한 층은 단층으로 국한되지 않고, 상술한 물질들을 함유한 2개 이상의 층들이 적층될 수 있다.
또한, 폴리(N-비닐카르바졸)(약칭: PVK) 또는 폴리(4-비닐트리페닐아민) (약칭: PVTPA) 등의 고분자 화합물이 정공 수송층으로 이용될 수도 있다.
발광층은 발광 물질을 함유한 층이다. 발광층은 발광 물질을 주성분으로 함유하는 소위 단일 발광층 또는 발광 물질이 호스트 재료에서 분산하는 소위 호스트-게스트 형의 발광층일 수 있다.
사용되는 발광 물질에 대한 제한은 없고, 공지된 형광 또는 인광 재료들이 이용될 수 있다. 형광 발광 재료들로서, 예를 들면 N,N'-비스[4-(9H-카르바졸-9-일)페닐]-N,N'-디페닐스틸벤-4,4'-디아민(약칭: YGA2S), 4-(9H-카르바졸-9-일)-4'-(10-페닐-9-안트릴)트리페닐아민(약칭: YGAPA) 등 외에, 4-(9H-카르바졸-9-일)-4'-(9,10-디페닐-2-안트릴)트리페닐아민(약칭: 2YGAPPA), N,9-디페닐-N-[4-(10-페닐-9-안트릴페닐]-9H-카르바졸-3-아민(약칭: PCAPA), 페릴렌, 2,5,8,11-테트라-tert-부틸페릴렌(약칭: TBP), 4-(10-페닐-9-안트릴)-4'-(9-페닐-9H-카르바졸-3-일)트리페닐아민(약칭: PCBAPA), N,N''-(2-tert-부틸안트라센-9,10-디일디-4,1-페닐렌)비스[N,N',N'-트리페닐-1,4-페닐렌디아민](약칭: DPABPA), N,9-디페닐-N-[4-(9,10-디페닐-2-안트릴)페닐]-9H-카르바졸-3-아민(약칭: 2PCAPPA), N-[4-(9,10-디페닐-2-안트릴)페닐]-N,N',N'-트리페닐-1,4-페닐렌디아민(약칭: 2DPAPPA), N,N,N',N',N'' N'',N''',N'''-옥타페닐디벤조[g,p]크리센-2,7,10,15-테트라아민(약칭: DBC1), 쿠마린30, N-(9,10-디페닐-2-안트릴)-N,9-디페닐-9H-카르바졸-3-아민(약칭: 2PCAPA), N-[9,10-비스(1,1'-비페닐-2-일)-2-안트릴]-N,9-디페닐-9H-카르바졸-3-아민(약칭: 2PCABPhA), N-(9,10-디페닐-2-안트릴)-N,N',N'-트리페닐-1,4-페닐렌디아민(약칭: 2DPAPA), N-[9,10-비스(1,1'-비페닐-2-일)-2-안트릴]-N,N',N'-트리페닐-1,4-페닐렌디아민(약칭: 2DPABPhA), 9,10-비스(1,1'-비페닐-2-일)-N-[4-(9H-카르바졸-9-일)페닐]-N-페닐안트라센-2-아민(약칭: 2YGABPhA), N,N,9-트리페닐안트라센-9-아민(약칭: DPhAPhA), 쿠마린 545T, N,N'-디페닐퀴나크리돈(약칭: DPQd), 루브렌, 5,12-비스(1,1'-비페닐-4-일)-6,11-페닐테트라센(약칭: BPT), 2-(2-{2-[4-(디메틸아미노)페닐]에테닐}-6-메틸-4H-피란-4-이리덴)프로판디니트릴(약칭: DCM1), 2-{2-메틸-6-[2-(2,3,6,7-테트라하이드로-1H,5H-벤조[ij]퀴놀리진-9-일)에테닐]-4H-피란-4-이리덴}프로판디니트릴(약칭: DCM2), N,N,N',N'-테트라키스(4-메틸페닐)테트라센-5,11-디아민(약칭: p-mPhTD), 7,14-디페닐-N,N,N',N'-테트라키스(4-메틸페닐)아세나프토[1,2-a]플루오란텐-3,10-디아민(약칭: p-mPhAFD), 2-{2-이소프로필-6-[2-(1,1,7,7-테트라메틸-2,3,6,7-테트라하이드로-1H,5H-벤조[ij]퀴놀리진-9-일)에테닐]-4H-피란-4-이리덴}프로판디니트릴(약칭: DCJTI), 2-{2-tert-부틸-6-[2-(1,1,7,7-테트라메틸-2,3,6,7-테트라하이드로-1H,5H-벤조[ij]퀴놀리진-9-일)에테닐]-4H-피란-4-이리덴}프로판디니트릴(약칭: DCJTB), 2-(2,6-비스{2-[4-(디메틸아미노)페닐]에테닐}-4H-피란-4-이리덴)프로판디니트릴(약칭: BisDCM), 및 2-{2,6-비스[2-(8-메톡시-1,1,7,7-테트라메틸-2,3,6,7-테트라하이드로-1H,5H-벤조[ij]퀴놀리진-9-일)에테닐]-4H-피란-4-이리덴}프로판디니트릴(약칭: BisDCJTM) 등의 450nm 이상의 발광 파장을 갖는 형광 물질들이 있다. 인광 발광 재료로서, 예를 들어, 비스[2-(4',6'-디플루오르페닐)피리디나토-N,C2']이리듐(III)테트라키스(1-피라졸릴)보레이트(약칭: FIr6) 등 외에, 비스[2-(4',6'-디플루오르페닐)피리디나토-N,C2']이리듐(III)피콜리네이트(약칭: FIrpic), 비스[2-(3',5'-비스트리플루오로메틸페닐)피리디나토-N,C2']이리듐(III)피콜리네이트(약칭: Ir(CF3ppy)2(pic)), 비스[2-(4',6'-디플루오르페닐)피리디나토-N,C2']이리듐(III)아세틸아세토네이트(약칭: FIracac) 등의 발광 파장이 470nm 내지 500nm의 범위에 있는 인광 재료들, 트리스(2-페닐피리디나토)이리듐(III)(약칭: Ir(ppy)3), 비스(2-페닐피리디나토)이리듐(III)아세틸아세토네이트(약칭: Ir(ppy)2(acac)), 트리스(아세틸아세토나토)(모노페난트롤린)테르븀(III)(약칭: Tb(acac)3(Phen)), 비스(벤조[h]퀴놀리나토)이리듐(III)아세틸아세토네이트(약칭: Ir(bzq)2(acac)), 비스(2,4-디페닐-1,3-옥사졸라토-N,C2')이리듐(III)아세틸아세토네이트(약칭: Ir(dpo)2(acac)), 비스[2-(4'-퍼플루오로페닐페닐)피리디나토]이리듐(III)아세틸아세토네이트(약칭: Ir(p-PF-ph)2(acac)), 비스(2-페닐벤조티아졸레이트-N,C2')이리듐(III)아세틸아세토네이트(약칭: Ir(bt)2(acac)), 비스[2-(2'-벤조[4,5-α]티에닐)피리디나토-N,C3']이리듐(III)아세틸아세토네이트(약칭: Ir(btp)2(acac)), 비스(1-페닐이소퀴놀리나토-N,C2')이리듐(III)아세틸아세토네이트(약칭: Ir(piq)2(acac)), (아세틸아세토나토)비스[2,3-비스(4-플루오르페닐)퀴녹살리나토]이리듐(III)(약칭: Ir(Fdpq)2(acac)), (아세틸아세토나토)비스(2,3,5-트리페닐피리디나토)이리듐(III)(약칭: Ir(tppr)2(acac)), 2,3,7,8,12,13,17,18-옥타에틸-21H,23H-포르피린백금(II)(약칭: PtOEP), 트리스(1,3-디페닐-1,3-프로판디오나토)(모노페난트롤린)유로퓸(III)(약칭: Eu(DBM)3(Phen)), 트리스[1-(2-테노일)-3,3,3-트리플루오로아세토나토(모노페난트롤린)유로퓸(III)(약칭: Eu(TTA)3(Phen)) 등의 발광 파장이 500nm(녹색 발광 재료) 이상인 인광 재료가 있다. 발광 물질들은 발광 소자들 각각의 발광색을 고려하여 상술한 재료들 또는 다른 공지된 재료들로부터 선택될 수 있다.
호스트 재료가 사용될 때, 예를 들어, 트리스(8-퀴놀리노라토)알루미늄(III)(약칭: Alq), 트리스(4-메틸-8-퀴놀리노라토)알루미늄(III)(약칭: Almq3), 비스(10-하이드록시벤조[h]퀴놀리나토)베릴륨(II)(약칭: BeBq2), 비스(2-메틸-8-퀴놀리노라토)(4-페닐페놀라토)알루미늄(III)(약칭: BAlq), 비스(8-퀴놀리노라토)아연(II)(약칭: Znq), 비스[2-(2-벤조옥사졸릴)페놀라토]아연(II)(약칭: ZnPBO), 비스[2-(2-벤조티아졸릴)페놀라토]아연(II)(약칭: ZnBTZ) 등의 금속 착체; 2-(4-비페닐일)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭: PBD), 1,3-비스[5-(p-tert-부틸 페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭: OXD-7), 3-(4-비페닐일)-4-페닐-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭: TAZ), 2,2',2''-(1,3,5-벤젠트리일)트리스(1-페닐-1H-벤조이미다졸)(약칭: TPBI), 바소페난토로린(약칭: BPhen), 바소큐프로인(약칭: BCP), 9-[4-(5-페닐-1,3,4-옥사디아졸-2-일)페닐]-9H-카르바졸(약칭: CO11) 등의 헤테로사이클릭(heterocyclic) 화합물; NPB(또는 α-NPD), TPD, BSPB 등의 방향족 아민 화합물이 있다. 또한, 안트라센 유도체, 페난트렌 유도체, 피렌 유도체, 크리센 유도체, 디벤조[g,p]크리센 유도체 등의 축합 다환 방향족 화합물들이 주어질 수 있다. 축합 다환 방향족 화합물들의 구체적 예들로는 9,10-페닐안트라센(약칭: DPAnth), N,N-디페닐-9-[4-(10-페닐-9-안트릴)페닐]-9H-카르바졸-3-아민(약칭: CzA1PA), 4-(10-페닐-9-안트릴)트리페닐아민(약칭: DPhPA), 4-(9H-카르바졸-9-일)-4'-(10-페닐-9-안트릴)트리페닐아민(약칭: YGAPA), N,9-디페닐-N-[4-(10-페닐-9-안트릴)페닐]-9H-카르바졸-3-아민(약칭: PCAPA), N,9-디페닐-N-{4-[4-(10-페닐-9-안트릴)페닐]페닐}-9H-카르바졸-3-아민(약칭: PCAPBA), N,9-디페닐-N-(9,10-페닐-2-안트릴)-9H-카르바졸-3-아민(약칭: 2PCAPA), 6,12-디메톡시-5,11-디페닐크리센, N,N,N',N',N'',N'',N''',N'''-옥타페닐디벤조[g,p]크리센-2,7,10,15-테트라아민(약칭: DBC1), 9-[4-(10-페닐-9-안트릴)페닐]-9H-카르바졸(약칭: CzPA), 3,6-디페닐-9-[4-(10-페닐-9-안트릴)페닐]-9H-카르바졸(약칭: DPCzPA), 9,10-비스(3,5-페닐페닐)안트라센(약칭: DPPA), 9,10-디(2-나프틸)안트라센(약칭: DNA), 2-tert-부틸-9,10-디(2-나프틸)안트라센(약칭: t-BuDNA), 9,9'-비안트릴(약칭: BANT), 9,9'-(스틸벤-3,3'-디일)디페난트렌(약칭: DPNS), 9,9'-(스틸벤-4,4'-디일)디페난트렌(약칭: DPNS2), 3,3',3''-(벤젠-1,3,5-트릴)트리피렌(약칭: TPB3) 등을 포함한다. 이 물질들 또는 공지의 물질로부터, 호스트 재료가 발광층에 분산하는 발광 물질보다 큰 에너지 갭(발광 물질이 인광을 발광하는 경우 삼중항 여기 에너지), 발광층들 각각에 대해 필요로 되는 캐리어 수송성을 갖도록 호스트 재료가 선택될 수 있다.
전자 수송층은 높은 전자 수송성을 갖는 물질을 포함하는 층이다. 예를 들어, 트리스(8-퀴놀리노라토)알루미늄(약칭: Alq), 트리스(4-메틸-8-퀴놀리노라토)알루미늄(약칭: Almq3), 비스(10-하이드록시벤조[h]-퀴놀리나토)베릴륨(약칭: BeBq2), 또는 비스(2-메틸-8-퀴놀리노라토)(4-페닐페놀라토)알루미늄(약칭: BAlq) 등의 퀴놀린 골격(quinoline skeleton) 또는 벤조퀴놀린 골격을 가지는 금속 착체를 함유하는 층이 사용될 수 있다. 대안으로, 비스[2-(2-하이드록시페닐)벤조옥사졸라토]아연(약칭: Zn (BOX)2), 또는 비스[2-(2-하이드록시페닐)벤조티아졸라토]아연(약칭: Zn(BTZ)2) 등의 옥사졸 계(oxazole-based), 티아졸 계 배위자(thiazole-based ligand)를 갖는 금속 착체가 사용될 수 있다, 금속 착체 이외에, 2-(4-비페닐일)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭: PBD), 1,3-비스[5-(p-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭: OXD-7), 3-(4-비페닐일)-4-페닐-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭: TAZ), 바소페난트롤린(약칭: BPhen), 바소큐프로인(약칭: BCP) 등도 이용될 수 있다. 여기서 기술한 물질들은 주로 10-6cm2/Vs 이상의 전자 이동도를 갖는 물질이다. 전자 수송층으로서 정공 수송성 보다 전자 수송성이 높은 물질이면 상기 물질들 이외의 물질들이 또한 사용될수 있다는 점에 주의한다.
또한, 전자 수송층은 단층뿐만 아니라 상술한 물질들을 이용하여 형성된 2개이상의 층들이 적층된 적층으로서도 형성될 수 있다.
또한, 전자들의 수송을 제어하는 층이 전자-수송층과 발광층 사이에 설치될 수 있다. 전자들의 수송을 제어하는 층은 높은 전자-트랩성(high electron-trapping property)을 갖는 소량의 물질이 높은 전자-수송성을 갖는 상술한 물질들을 함유하는 층에 첨가된 층이다. 전자들의 수송을 제어하는 층은 전자들의 수송을 제어하고, 이는 캐리어 균형의 조정을 가능하게 한다. 이러한 구성은 전자들이 발광층을 통과하는 현상에 의해 야기되는 문제(소자 수명의 단축)를 억제하는데 특히 효과적이다.
또한, 전자 주입층은 음극으로서 기능하는 전극과 접하도록 설치될 수 있다. 전자 주입층으로서, 불화 리튬(LiF), 불화 세슘(CsF), 불화 칼슘(CaF2) 등과 같은 알칼리 금속 또는 알칼리 토류 금속 또는 그 화합물을 이용될 수 있다. 예를 들어, 전자 수송성 및 알칼리 금속, 알칼리 토류 금속, 또는 그 화합물들을 함유하는 층, 예를 들어, 마그네슘(Mg)을 함유하는 Alq 층이 이용될 수 있다. 알칼리 금속 또는 알칼리 토류 금속을 포함하는 전자 수송성을 포함하는 층은 전자 주입층에 사용되는 것이 더욱 바람직하며, 이 경우 제 2 전극(120)으로부터의 전자 주입이 효율적으로 진행된다는 점에 주의한다.
제 2 전극(120)이 음극으로서 사용될 때, 낮은 일함수(구체적으로 3.8eV 이하)를 갖는 금속, 합금, 전기적으로 도전성인 화합물, 그 혼합물 등이 제 2 전극(120)을 형성하는 물질로서 이용될 수 있다. 이러한 음극 재료의 구체적 예로서, 주기율표의 제1족 또는 제2족에 속하는 원소, 즉 리튬(Li)과 세슘(Cs) 등의 알칼리 금속, 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr) 등의 알칼리 토류 금속 및 이들 금속을 포함한 합금(MgAg, AlLi), 유로퓸(Eu), 이테르븀(Yb) 등의 희토류 금속, 또는 희토류 금속들 중 임의의 금속을 포함한 합금 등이 이용될 수 있다. 그러나 음극과 전자 수송층 사이에 전자 주입층이 설치될 때, 일함수에 관계없이, Al, Ag, ITO 또는 실리콘 또는 산화 실리콘을 함유한 산화 인듐-산화 주석 등의 다양한 도전성 재료가 음극으로 사용될 수 있다. 이러한 도전성 재료들의 막들은 스퍼터링법, 잉크젯법, 스핀 코팅법 등에 의해 형성될 수 있다.
제 2 전극(120)이 양극으로서 사용될 때, 제 2 전극(120)은 높은 일함수(특히 4.0eV 이상)를 갖는 금속, 합금, 도전성 화합물, 그 혼합물 등을 이용하여 형성되는 것이 바람직하다. 구체적으로, 산화 인듐-산화 주석 (ITO : Indium Tin Oxide), 실리콘 또는 산화 실리콘을 함유한 산화 인듐-산화 주석, 산화 인듐-산화 아연(IZO : Indium Zinc Oxide), 산화 텅스텐 및 산화 아연을 함유한 산화 인듐(IWZO) 등이 이용될 수 있다. 이러한 도전성 금속 산화물 막들은 일반적으로 스퍼터링법에 의해 형성되지만, 막들은 졸-겔 법(sol-gel method)을 응용함으로써 형성될 수 있다. 예를 들면, 산화 인듐-산화 아연(IZO)의 막은 타겟으로서 1 내지 20wt%로 산화 아연이 첨가되는 산화 인듐을 이용하여 스퍼터링법에 의해 형성될 수 있다. 또한, 산화 텅스텐 및 산화 아연을 함유한 산화 인듐(IWZO)의 막은 산화 텅스텐 및 산화 아연이 각각 0.5 내지 5 wt% 및 0.1 내지 1 wt%로 산화 인듐에 혼합되는 타겟을 이용하여 스퍼터링법에 의해 형성될 수 있다. 또한, 금(Au), 백금 (Pt), 니켈(Ni), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 철(Fe), 코발트(Co), 구리(Cu), 팔라듐(Pd) 또는 금속의 질화물(예를 들어, 질화 티타늄) 등이 주어진다. 상술한 복합 재료를 양극에 접하도록 형성함으로써 일함수에 관계없이 전극 재료가 선택될 수 있다.
소자 형성층(116)이 상기 단계들을 통해 형성될 수 있다(도 2c 참조).
다음, 소자 형성층(116)은 제 2 접착층(121)을 이용하여 상부 지지체(122)에 부착되고, 그 후 박리층(201)에서, 제작 기판(200)으로부터 박리된다. 따라서, 소자 형성층(116)은 가요성 상부 지지체(122)에 의해 지지되고, 관통 구멍에 설치된 전극(131)은 상부 지지체(122)의 반대의 소자 형성층(116)의 표면에 노출된다(도 2d 참조).
제 2 접착층(121)에 대한 재료로서, 반응 경화형 접착제, 열 경화형 접착제, 자외선 경화형 접착제 등의 광경화형 접착제 또는 혐기형 접착제(anaerobic adhesive) 등 임의의 다양한 경화형 접착제가 이용될 수 있다.
상부 지지체(122)로서, 아크릴 수지와 폴리에틸렌테레프탈레이트(PET), 또는 폴리에틸렌 나프탈레이트(PEN) 등의 폴리 에스테르 수지, 폴리아크릴로니트릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에테르술폰(PES) 수지, 폴리아미드 수지, 시클로올레핀 수지, 폴리스티렌 수지, 폴리아미드이미드 수지, 폴리 염화 비닐 수지, 금속 등의 재료들 중 임의의 재료로 형성된 가요성막 또는 물질이 이용될 수 있다.
상부 지지체(122) 위에, 낮은 투수성(permeability)을 갖는 보호층이 미리 형성될 수 있고, 그 예들로는 질화 실리콘 또는 산화 질화 실리콘을 함유하는 막 등의 질소와 실리콘을 함유하는 막, 질화 알루미늄을 함유하는 막 등의 질소와 알루미늄을 함유하는 막 등을 포함한다.
또한, 도 2d의 단계는 다음과 같을 수 있다: 박리 지지체가 박리를 수행하도록 상부 지지체(122) 대신 사용되고, 상부 지지체는 접착제로 접착되고; 또는 대안으로, 박리 지지체는 박리를 수행하도록 사용되고 그 후 제거되고, 상부 지지체는 접착제로 접착된다.
박리층이 제작 기판 및 피박리층 사이에 형성되고, 금속 산화막이 박리층과 피박리층 사이에 설치되고, 금속 산화막은 금속 산화막 위해 설치된 피박리층의 박리를 수행하도록 결정화에 의해 약화되는 방법; 수소를 함유하는 비정질 실리콘막이 높은 내열성 제작 기판과 피박리층 사이에 설치되고, 비정질 실리콘 막이 피박리층의 박리를 수행하도록 레이저 빔 조사 또는 에칭에 의해 제거되는 방법; 박리층이 제작 기판과 피박리층 사이에 형성되고, 금속 산화막이 박리층과 피박리층 사이에 설치되고, 금속 산화막이 결정화에 의해 약화되고, 박리층의 일부가 약화된 금속 산화막에서 박리를 수행하도록 NF3, BrF3, 또는 ClF3 등의 불화 할로겐 가스 또는 용액을 이용하여 에칭되는 방법; 피박리층에 설치된 제작 기판이 기계적으로 제거되거나 NF3, BrF3, 또는 ClF3 등의 불화 할로겐 가스 또는 용액을 이용하여 에칭되는 방법 등이 박리 단계에 적절히 응용될 수 있다는 점에 주의한다. 대안으로, 질소, 산소, 수소 등을 함유하는 막(예를 들어, 수소를 함유하는 비정질 실리콘 막, 수소를 함유하는 합금막, 또는 산소를 함유하는 합금막)이, 박리층으로서 사용되는 방법을 사용하는 것이 또한 가능하며, 상기 박리층은 피박리층과 기판 사이의 박리를 촉진하기 위한 가스로서 박리층에 함유된 질소, 산소, 또는 수소가 방출되도록 레이저 빔으로 조사된다.
또한, 전치 단계가 상술한 다양한 종류들의 박리 방법들을 조합하여 이용함으로써 용이해 질 수 있다. 즉, 박리는 박리층이 레이저 빔으로 조사되고, 가스, 용액 등을 이용하여 에칭되고, 또는 예리한 칼로 기계적으로 도려내진 후 물리력(기계 등)에 의해 수행될 수 있어서, 박리층과 피박리층은 서로 쉽게 박리된다.
대안으로, 박리층으로부터 피박리층은 액체가 박리층과 피박리층 사이에 계면을 통과하거나, 물과 같은 액체가 이 계면에 침투하면서 제작 기판으로부터 박리될 수 있다.
다른 대안으로, 박리층(201)이 텅스텐을 이용하여 형성될 때, 암모니아수와 과산화수소수의 혼합 용액을 이용하여 박리층을 에칭하면서 박리가 수행되는 것이 바람직하다.
다음, 하부 지지체(110)가 제 1 접착층(11)을 이용하여 소자 형성층(116)의 노출된 표면에 부착된다. 하부 지지체(110)는 외부 접속 단자가 설치되는 영역에 부착되지 않고; 따라서 전극(131)은 이때 노출된다. 그 후, 전극(131)에 전기적으로 접속되는 외부 접속 단자(132)가 형성되고, 그 후 외부 접속부(133)는 외부 접속 단자(132)에 접속됨으로써 도 1a에 예시된 실시형태의 발광 장치가 제조될 수 있다(도 2e). 대안으로, 외부 접속 단자(132)의 제공 없이, 전극(131)의 노출부는 외부 접속 단자로서 사용될 수 있다.
제 1 접착층(111)을 위한 재료로서, 반응 경화형 접착제, 열 경화형 접착제, 자외선 경화형 접착제, 광 경화형 접착제와 혐기형 접착제 등 임의의 다양한 경화형 접착제가 이용될 수 있다.
하부 지지체(110)로서, 아크릴 수지와 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스테르 수지, 폴리아크릴로니트릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에테르술폰(PES) 수지, 폴리아미드 수지, 시클로올레핀 수지, 폴리스티렌 수지, 폴리아미드이미드 수지, 폴리 염화 비닐 수지, 금속 등의 재료들 중 임의의 재료로 형성된 가요성막 또는 기판이 이용될 수 있다.
하부 지지체(110) 위에, 낮은 투수성을 갖는 보호층이 미리 형성될 수 있고, 그 예들로는 질화 실리콘 또는 산화 질화 실리콘을 함유하는 막 등의 질소와 실리콘을 함유하는 막, 질화 알루미늄을 함유하는 막 등의 질소와 알루미늄을 함유하는 막 등을 포함한다.
상부 지지체(122), 하부 지지체(110), 제 1 접착층(111), 및 제 2 접착층(121)은 섬유체(fibrous body)를 포함할 수 있다는 것에 주의한다. 섬유체는 유기 화합물 또는 무기 화합물의 고-강도 섬유이다. 고-강도 섬유는 구체적으로 높은 인장 탄성률(tensile modulus of elasticity)을 갖는 섬유 또는 높은 영율(Young's modulus)을 갖는 섬유이다. 고-강도 섬유의 통상적인 예들은 폴리비닐 알코올계 섬유, 폴리 에스테르계 섬유, 폴리아미드계 섬유, 폴리에틸렌계 섬유, 아라미드계 섬유, 폴리파라페닐렌 벤조비스옥사졸 섬유(polyparaphenylene benzobisoxazole fiber), 유리 섬유 또는 탄소 섬유이다. 유리 섬유로서, E 유리, S 유리, D 유리, Q 유리 등을 이용한 유리 섬유가 주어진다. 이 섬유들은 직물 또는 부직포(nonwoven fabric)의 상태에서 사용될 수 있고, 유기 수지를 함침시키고 유기 수지를 경화시켜 구조체를 획득한다. 이 구조체는 상부 지지체 또는 하부 지지체로서 이용될 수 있다. 섬유체 및 유기 수지를 포함하는 구조체가 상부 지지체 또는 하부 지지체로서 사용될 때, 굽힘이나 국소적인 압력에 대한 소자의 신뢰성이 증가하기 때문에 이는 바람직하다.
발광 소자로부터 발광된 광이 추출되는 방향으로 기판 또는 접착층이 상기 섬유체를 포함하는 경우, 발광 소자로부터 외부로 방출되는 것의 방해를 줄이기 위해, 섬유체는 직경이 100nm 이하를 갖는 나노섬유가 바람직하다. 대안으로 섬유체 및 유기 수지 또는 접착제의 굴절률들은 서로 일치하는 것이 바람직하다.
또한, 섬유체가 유기 수지에 함침되고 유기 수지가 경화되는 공정에 의해 획득된 구조체는 제 1 접착층(111) 및 하부 지지체(110) 둘 다 또는 제 2 접착층(121) 및 상부 지지체(122) 둘 다로서 역할하도록 또한 이용될 수 있다. 이 때, 구조체를 위한 유기 수지로서, 부가적인 처리에 의해 보다 잘 경화되는 반응 경화형 수지, 열 경화형 수지, UV 경화형 수지 등이 이용되는 것이 바람직하다.
이어서, 이 실시형태에서 발광 장치를 제조하는 방법의 다른 예가 도 3a 내지 도 3c를 참조하여 기술된다.
박리층(201)을 개재하여 제작 기판(200) 위에 위치한 베이스 절연막(112) 및 베이스 절연막(112) 위에 위치한 반도체 층(250) 및 게이트 절연막(251)은 상술한 단계들과 유사한 방식으로 형성된다. 게이트 절연막(251)이 형성된 후, 패터닝 및 에칭에 의해, 관통 구멍이 게이트 절연막(251) 및 베이스 절연막(112)에 형성된다(도 3a 참조).
그 후, 관통 구멍에 전극(313) 및 게이트 전극(252)이 형성된다(도 3b 참조). 전극(131) 및 게이트 전극(252)은 동일한 단계에서 또는 상이한 단계들에서 상이한 재료들을 이용하여 형성될 수 있다. 게이트 전극(252)은 관통 구멍의 형성 전에 형성될 수 있다는 것에 주의한다. 이러한 경우, 보호 절연막(253)은 게이트 전극(252) 위에 형성되고, 그 후 관통 구멍은 보호 절연막(253), 게이트 절연막(251), 및 베이스 절연막(112)에 형성된다.
또한, 박리층(201)의 노출된 표면 상에 O2 애싱 등에 의한 산화 처리 후 전극(131)을 형성함으로써, 전극(131)과 박리층(201) 간의 부착은 추후의 박리 단계의 박리를 용이하게 하도록 감소될 수 있다.
전극(131) 및 게이트 전극(252)이 형성된 후, 보호 절연막(253) 및 층간 절연막(254)은 상술한 단계에서와 같이 형성된다. 그 후, 패터닝 및 에칭에 의해, TFT의 반도체 층(250)에 도달하는 콘택트 홀들은 층간 절연막(254), 보호 절연막(253), 및 게이트 절연막(251)에 형성되고, 전극(131)에 도달하는 콘택트 홀(138)이 층간 절연막(254) 및 보호 절연막(253)에 형성된다. 그 후, 전극(131)에 접속되는 전극(137), TFT의 배선 전극인 전극(139) 등이 형성된다(도 3c 참조).
도 1b에 예시된 발광 장치는 전극(137) 및 전극(139)의 형성 후에 상술한 단계들에 의해 제작될 수 있다.
외부 접속부(133)를 강화하기 위해, 보호 부재(450)가 도 4a에 예시된 바와 같이 하부 지지체(110) 및 외부 접속부(133)를 덮도록 설치되는 것이 바람직하다는 것에 주의한다. 보호 부재(450)는 에폭시 수지, 아크릴 수지, 실리콘 수지 등을 이용하여 형성될 수 있다.
대안으로, 외부 접속부(133)가 하부 지지체가 부착되기 전에 발광 장치에 접속되는 경우에, 외부 접속부는 도 4b에서와 같이 외부 접속부(133)의 표면을 덮도록 하부 지지체(110)가 부착되는 방식으로 보호될 수 있다. 이 경우, 하부 지지체는 외부 접속부의 적어도 일부를 덮도록 설치된다.
다음, 도 5a 내지 도 5c는 하부 지지체측으로부터 보여지는 발광 장치의 모듈(EL 모듈이라고도 칭함)을 각각 예시하는 도면이다. 도 5a 내지 도 5c에서 화소부(502), 소스측 구동 회로(504), 및 게이트측 구동 회로(503)가 제 1 접착층 및 하부 지지체(401) 위에 형성된다. 또한, 참조 번호(402)는 소자 형성층, 제 2 접착층, 및 상부 지지체가 설치된 영역을 나타낸다. 외부 접속 단자(132) 및 여기에 접속된 외부 접속부(133)는 소자 형성층의 하부 지지체측 상에 및 하부 지지체가 덮여지지 않은 영역에 설치된다. 위의 제조 방법에 따라 이 화소부 및 구동 회로들이 제조될 수 있다.
도 5a는 외부 접속 단자에 근접한 발광 장치측과 발광 장치의 중앙에 더 가까운 외부 접속 단자측 사이의 거리(도 5a에서 참조번호(520)에 의해 표시됨)만큼 하부 지지체가 상부 지지체보다 짧은 측면 길이를 갖는 예를 예시한다는 점에 주의한다. 도 5b는 하부 지지체가 외부 접속 단자가 설치되는 영역에 노치를 갖는 예를 예시한다. 도 5c는 하부 지지체가 외부 접속 단자가 설치되는 영역에 개구부를 갖는 예를 예시한다.
도 6a 내지 도 6c는 대형 기판으로부터 이 실시형태에서 기술된 구조의 다수의 발광 장치를 형성하기 위한 하부 지지체를 부착하는 패턴들을 예시한다. 각 도면은 다수의 발광 장치들에 대응하는 소자 형성층이 전치되는 상부 지지체(550), 각각이 분할 후에 발광 장치를 형성하는 부분들(551), 하부 지지체(552)를 예시한다. 도 6a, 도 6b, 및 도 6c는 도 5a, 도 5b, 및 도 5c에 각각 대응한다는 것에 주의한다. 하부 지지체를 미리 패터닝하여 감아 두게 하는 것은 예를 들어, 하부 지지체를 부착하는 단계의 자동화를 용이하게 한다. 또한, 이 실시형태에서 기술된 발광 장치는 하부 지지체를 부착한 후 외부 접속부의 접속을 가능하게 한다. 따라서, 하부 지지체가 접착되고, 다수의 발광 장치들이 분할에 의해 획득된 후, 외부 접속부가 접속될 수 있다. 이는 발광 장치들의 대량 생산을 위한 중요한 공정이다.
위의 중요성의 이유는 아래에 설명된다. 중형 또는 소형의 발광 장치들의 제조에서, 대형 기판으로부터 다수의 장치를 형성하는 것은 비용 절감을 위해 필수적이다. 그러나 대형 기판으로부터 다수의 발광 장치들을 형성하는 것은 외부 접속 단자가 소자 형성층의 하부 지지체측 상에 설치되지 않는 구조를 발광 장치가 갖는 경우 극히 어렵다. 그 이유는 이러한 구조에 있어서 외부 접속부가 상부 지지체가 부착되기 전에 접속될 필요가 있기 때문이다. 대조적으로, 이 실시형태에서 기술된 발광 장치에서, 외부 접속 단자는 소자 형성층의 하부 지지체측 상에 설치된다. 이에 따라 대형 기판으로부터 다수의 발광 장치를 형성하는 것이 실현될 수 있고, 이는 대량 생산 및 비용 절감에 기여한다.
또한, 도 5a 내지 도 5c에 예시된 발광 장치들은 하부 지지체가 부착된 후 외부 접속부가 접속되는 것을 가능하게 하고, 외부 접속부가 소자 형성층의 하부 지지체층 상에 및 하부 지지체로 덮여지지 않은 영역에 설치되는 구조를 갖는다. 이러한 구조를 갖는 발광 장치들이 형성되는 경우에서, 외부 접속부는 개별적인 발광 장치들로 분할 후에 접속될 수 있다. 따라서, 이 경우의 분할은 개별적인 발광 장치들로의 분할이 외부 접속부의 제공 후에 수행되는 경우에서보다 훨씬 용이하다. 그러므로, 이러한 구조는 대량 생산 및 자동화에 대한 적합성 때문에 바람직하다.
도 7a 및 도 7b는 발광 장치를 보호하는 보호 부재 및 외부 접속부를 설명하는, 선 A-A' 및 선 B-B'을 따라 취해진 도 5b에 예시된 발광 장치의 예의 단면도이다.
외부 접속부의 접속까지의 단계들이 완료되는 도 7a에 예시된 발광 장치는 유동성을 갖고 및 가시 광을 투과하는 유기 수지로 표면을 덮여진다. 그 후 유기 수지는 건조되고, 그럼으로써 보호 부재(701)를 형성한다. 보호 부재(701)는 외부 접속부를 보호하는 역할과, 상부 지지체와 하부 지지체가 손상되는 것을 보호하는 역할을 할 수 있다. 보호 부재(701)로서 사용될 수 있는 재료로서, 에폭시 수지, 아크릴 수지, 실리콘 수지, 다양한 하드 코팅 재료 등이 있다.
도 7b는 보호 부재로서 역할하는 하부 지지체(702)를 부착하는 방법의 예를 예시한다. 외부 접속부가 형성된 후, 접착제는 하부 지지체가 부착되는 외부 접속부의 표면을 덮도록 설치된다. 외부 접속부의 보호는 선 B-B'를 따라 취해진 단면에서 예시된 바와 같이 발광 장치의 측면을 덮고 상부 지지체에 도달하도록 외부 접속부로부터 나온 하부 지지체의 일부를 노칭(notching) 및 롤링업(rolling up) 함으로써 개선될 수 있다. 도 7b에서 예시된 하부 지지체(702) 같은 보호 부재는 외부 접속 단자가 노출되어 하부 지지체를 접착하고 그 후 외부 접속부가 접속된 후 설치될 수 있다는 점에 주의한다.
상술한 발광 장치는 외부 접속부의 제공을 용이하게 할 수 있는 구조를 갖는다. 이는 발광 장치가 대량 생산에 적합하다는 것을 나타낸다.
(실시형태 2)
이 실시형태에서, 그 일부로서 실시형태 1에 기술된 발광 장치를 포함하는 전자 기기가 기술될 것이다.
실시형태 1에 기술된 발광 소자를 포함하는 전자 기기의 예들로는 비디오 카메라, 디지털 카메라 등의 카메라, 고글형 디스플레이, 내비게이션 시스템, 음향 재생 장치(자동차 오디오 시스템들, 오디오 시스템), 컴퓨터, 게임 기기, 휴대 정보 단말(모바일 컴퓨터, 휴대폰, 휴대용 게임기, 및 전자 서적 등), 기록 매체를 구비한 이미지 재생 장치 (특히 DVD(digital versatile discs) 등의 기록 매체를 재생하고 이미지를 표시할 수 있는 표시 장치를 갖춘 장치) 등이 있다. 이러한 전자 기기들은 도 8a 내지 도 8e에서 예시된다
도 8a는 텔레비전 수상기를 표시한다. 도 8a에 예시된 텔레비전 수상기는 하우징(9101), 지지대(9102), 표시부(9103), 스피커부(9104), 비디오 입력 단자(9105) 등을 포함한다. 이 텔레비전 수상기에서, 표시부(9103)는 실시형태 1에서 기술된 발광 장치를 이용하여 제조된다. 텔레비전 수상기는 가요성 및 긴 수명을 갖고 제조하기 쉬운 실시형태 1에 기술된 발광 장치를 탑재한다. 이 텔레비전 수상기는 표시부(9103)가 휠 수 있고 경량화될 수 있으면서 비교적 저렴한 제품일 수 있다.
도 8b는 컴퓨터를 예시한다. 도 8b에 예시된 컴퓨터는 본체(9201), 하우징(9202), 표시부(9203), 키보드(9204), 외부 접속 포트(9205), 포인팅 장치(9206) 등을 포함한다. 이 컴퓨터에서, 표시부(9203)는 실시형태 1에서 기술된 발광 장치를 이용하여 제조된다. 컴퓨터는 가요성 및 긴 수명을 갖고 제조하기 쉬운 실시형태 1에 기술된 발광 장치를 탑재한다. 이 컴퓨터는 표시부(9203)가 휠 수 있고 경량화될 수 있으면서 비교적 저렴한 제품일 수 있다.
도 8c는 휴대 전화를 예시한다. 도 8c에 예시된 휴대 전화는 본체(9401), 하우징(9402), 표시부(9403), 음성 입력부(9404), 음성 출력부(9405), 조작 키(9406), 외부 접속 포트(9407) 등을 포함한다. 이 휴대 전화에서, 표시부(9403)는 실시형태 1에서 기술된 발광 장치를 이용하여 제조된다. 휴대 전화는 가요성 및 긴 수명을 갖고 제조하기 쉬운 실시형태 1에 기술된 발광 장치를 탑재한다. 이 휴대 전화는 표시부(9403)가 휠 수 있고 경량화될 수 있으면서 비교적 저렴한 제품일 수 있다. 이 실시형태의 경량화된 휴대 전화는 부가적인 가치 기능들(additional values)을 구비하고도 휴대하기에 충분히 가벼운 무게를 가질 수 있고, 그럼으로써 다기능적 휴대 전화로서 적합하게 될 수 있다.
도 8d는 카메라를 예시한다. 도 8d에 예시된 카메라는 본체(9501), 표시부(9502), 하우징(9503), 외부 접속 포트(9504), 리모콘 수신부(9505), 이미지 수신부(9506), 배터리(9507), 음성 입력부(9508), 조작 키(9509), 접안부(9510) 등을 포함한다. 이 카메라에서 표시부(9502)는 실시형태 1에서 기술된 발광 장치를 이용하여 제조된다. 카메라는 가요성 및 긴 수명을 갖고 제조하기 쉬운 실시형태 1에 기술된 발광 장치를 탑재한다. 이 카메라는 표시부(9502)가 휠 수 있고 경량화될 수 있으면서 비교적 저렴한 제품일 수 있다.
도 8e는 디스플레이를 예시한다. 도 8e에 예시된 디스플레이는 본체(9601), 표시부(9602), 외부 메모리 삽입부(9603), 스피커 부(9604), 조작 키(9605) 등을 포함한다. 본체(9601)는 텔레비전 방송을 수신하는 안테나, 외부 입력 단자, 외부 출력 단자, 배터리 등이 탑재될 수 있다. 이 디스플레이에서, 디스플레이부(9602)는 실시형태 1에서 기술된 발광 장치를 이용하여 제조된다. 가요성 디스플레이부(9602)는 롤링업되어 본체(9601)에 수납될 수 있고, 휴대에 적합하다. 이 디스플레이는 가요성 및 긴 수명을 갖고 제조하기 쉬운 실시형태 1에 기술된 발광 장치를 탑재한다. 디스플레이부(9602)는 휴대에 적합할 수 있고 경량이고, 따라서 디스플레이는 비교적 저렴한 제품일 수 있다.
위에 기술한 바와 같이 실시형태 1에 기술된 발광 장치의 응용 범위는 매우 넓어서 발광 장치는 다양한 분야들의 전자 기기들에 응용될 수 있다.
본 출원은 2008년 12월 17일 일본특허청에 제출된 일본 특허 출원 번호 제2008-320939를 기초로 하며 그 전체가 본원에 참조문헌으로 포함된다.
110: 하부 지지체, 111: 접착층, 112: 베이스 절연막, 114: 화소 TFT, 115: TFT, 116: 소자 형성층, 117: 전극, 118: 격벽, 119: EL 층, 120: 전극, 121: 접착층, 122: 상부 지지체, 127: 발광 소자, 130: 관통 구멍, 131: 전극, 132: 외부 접속 단자, 133: 외부 접속부, 134: 층간 절연막, 135: 배선, 136: 게이트 절연막, 137: 전극, 138: 콘택트 홀, 139: 전극, 200: 제작 기판, 201: 박리층, 250: 반도체 층, 251: 게이트 절연막, 252: 게이트 전극, 253: 보호 절연막, 254: 층간 절연막, 401: 하부 지지체, 450: 보호 부재, 502: 화소부, 503: 게이트 측 구동 회로, 504: 소스 측 구동 회로, 550: 상부 지지체, 552: 하부 지지체, 701: 보호 부재, 702: 하부 지지체, 9101: 하우징, 9102: 지지대, 9103: 표시부, 9104: 스피커부, 9105: 비디오 입력 단자, 9201: 본체, 9202: 하우징, 9203: 표시부, 9204: 키보드, 9205: 외부 접속 포트, 9206: 포인팅 장치, 9401: 본체, 9402: 하우징, 9403: 표시부, 9404: 음성 입력부, 9405: 음성 출력부, 9406: 조작키, 9407: 외부 접속 포트, 9501: 본체, 9502: 표시부, 9503: 하우징, 9504: 외부 접속 포트, 9505: 리모콘 수신부, 9506: 수상부, 9507: 배터리, 9508: 음성 입력부, 9509: 조작키, 9510: 접안 부, 9601: 본체, 9602: 표시부, 9603: 외부 메모리 삽입부, 9604: 스피커부, 9605: 조작키

Claims (13)

  1. 제 1 지지체;
    상기 제 1 지지체 위에 있고, 관통 구멍을 갖는 제 1 절연막;
    상기 제 1 절연막 위의 박막 트랜지스터;
    상기 박막 트랜지스터 위의 제 2 절연막;
    상기 제 2 절연막 위의 제 2 지지체;
    상기 제 2 절연막과 상기 제 2 지지체 사이의 접착층;
    상기 제 2 절연막 위 및 상기 관통 구멍에 있는 전극;
    상기 제 1 절연막 아래에 있고, 상기 전극에 전기적으로 접속되는 외부 접속부; 및
    상기 제 1 지지체 및 상기 외부 접속부 아래의 보호 부재를 포함하고,
    상기 제 1 지지체는 상기 보호 부재와 겹치지 않는 영역을 포함하고,
    상기 전극은 상기 접착층과 접하고
    상기 전극은 상기 보호 부재와 겹치는, 발광 장치.
  2. 제 1 지지체;
    상기 제 1 지지체 위에 있고, 관통 구멍을 갖는 절연막;
    상기 절연막 위의 박막 트랜지스터로서, 상기 박막 트랜지스터는 반도체 층, 게이트 절연막 및 게이트 전극을 포함하는, 상기 박막 트랜지스터;
    상기 박막 트랜지스터 위의 제 2 지지체;
    상기 박막 트랜지스터와 상기 제 2 지지체 사이의 접착층;
    상기 게이트 절연막 상 및 상기 관통 구멍에 있는 전극;
    상기 절연막 아래에 있고, 상기 전극에 전기적으로 접속되는 외부 접속부; 및
    상기 제 1 지지체 및 상기 외부 접속부 아래의 보호 부재를 포함하고,
    상기 제 1 지지체는 상기 보호 부재와 겹치지 않는 영역을 포함하고,
    상기 전극은 상기 접착층과 접하고,
    상기 전극은 상기 보호 부재와 겹치는, 발광 장치.
  3. 제 1 지지체;
    상기 제 1 지지체 위에 있고, 관통 구멍을 갖는 절연막;
    상기 절연막 위의 발광 소자;
    상기 발광 소자 위의 제 2 지지체;
    상기 발광 소자와 상기 제 2 지지체 사이의 접착층;
    상기 관통 구멍에 있는 전극;
    상기 절연막 아래에 있고, 상기 전극에 전기적으로 접속되는 외부 접속 단자;
    상기 외부 접속 단자에 전기적으로 접속되는 외부 접속부; 및
    상기 제 1 지지체 및 상기 외부 접속부 아래의 보호 부재를 포함하고,
    상기 제 1 지지체는 상기 보호 부재와 겹치지 않는 영역을 포함하고,
    상기 전극은 상기 접착층과 접하고,
    상기 전극은 상기 보호 부재와 겹치는, 발광 장치.
  4. 제 1 지지체;
    상기 제 1 지지체 위에 있고, 관통 구멍을 갖는 절연막;
    상기 절연막 위의 발광 소자;
    상기 발광 소자 위의 제 2 지지체;
    상기 발광 소자와 상기 제 2 지지체 사이의 접착층;
    상기 관통 구멍에 있는 전극;
    상기 절연막 아래에 있고, 상기 전극에 전기적으로 접속되는 외부 접속부; 및
    상기 제 1 지지체 및 상기 외부 접속부 아래의 보호 부재를 포함하고,
    상기 제 1 지지체는 상기 보호 부재와 겹치지 않는 영역을 포함하고,
    상기 전극은 상기 접착층과 접하고,
    상기 전극은 상기 보호 부재와 겹치는, 발광 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 지지체 및 상기 제 2 지지체는 가요성을 갖는, 발광 장치.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 지지체는 상기 관통 구멍에 있는 상기 전극을 노출하도록 설치되는, 발광 장치.
  7. 삭제
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 지지체는 상기 관통 구멍에 있는 상기 전극을 노출하도록 노치부(notch portion)를 갖는, 발광 장치.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 지지체는 상기 관통 구멍에 있는 상기 전극을 노출하도록 개구부를 갖는, 발광 장치.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 외부 접속부에 근접한 상기 제 1 지지체의 제 3 측과 상기 제 3 측에 대향하는 상기 제 1 지지체의 제 4 측 간의 거리는 상기 외부 접속부에 근접한 상기 발광 장치의 제 1 측과 상기 제 1 측에 대향하는 상기 발광 장치의 제 2 측 간의 거리보다 짧은, 발광 장치.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 지지체는 상기 외부 접속부의 적어도 일부를 덮는, 발광 장치.
  12. 제 1 항 내지 제 4 항 중 어느 한 항에 따른 상기 발광 장치를 포함하는, 전자 기기.
  13. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 보호 부재는 에폭시 수지, 아크릴 수지, 또는 실리콘 수지인, 발광 장치.
KR1020117016391A 2008-12-17 2009-12-07 발광 장치 및 전자 기기 Expired - Fee Related KR101702329B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-320939 2008-12-17
JP2008320939 2008-12-17
PCT/JP2009/070789 WO2010071089A1 (en) 2008-12-17 2009-12-07 Light-emitting device and electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177002335A Division KR101824425B1 (ko) 2008-12-17 2009-12-07 발광 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20110106370A KR20110106370A (ko) 2011-09-28
KR101702329B1 true KR101702329B1 (ko) 2017-02-03

Family

ID=42239456

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020177002335A Expired - Fee Related KR101824425B1 (ko) 2008-12-17 2009-12-07 발광 장치 및 전자 기기
KR1020187002222A Active KR101938125B1 (ko) 2008-12-17 2009-12-07 발광 장치 및 전자 기기
KR1020117016391A Expired - Fee Related KR101702329B1 (ko) 2008-12-17 2009-12-07 발광 장치 및 전자 기기

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020177002335A Expired - Fee Related KR101824425B1 (ko) 2008-12-17 2009-12-07 발광 장치 및 전자 기기
KR1020187002222A Active KR101938125B1 (ko) 2008-12-17 2009-12-07 발광 장치 및 전자 기기

Country Status (4)

Country Link
US (5) US8222666B2 (ko)
JP (4) JP2010165673A (ko)
KR (3) KR101824425B1 (ko)
WO (1) WO2010071089A1 (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120042151A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
US8735874B2 (en) * 2011-02-14 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and method for manufacturing the same
US10261370B2 (en) * 2011-10-05 2019-04-16 Apple Inc. Displays with minimized border regions having an apertured TFT layer for signal conductors
US9286826B2 (en) 2011-10-28 2016-03-15 Apple Inc. Display with vias for concealed printed circuit and component attachment
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
US9226347B2 (en) * 2012-06-25 2015-12-29 Apple Inc. Displays with vias
TWI645578B (zh) 2012-07-05 2018-12-21 半導體能源研究所股份有限公司 發光裝置及發光裝置的製造方法
WO2014024900A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
US9214507B2 (en) 2012-08-17 2015-12-15 Apple Inc. Narrow border organic light-emitting diode display
US9454025B2 (en) 2012-08-31 2016-09-27 Apple Inc. Displays with reduced driver circuit ledges
JP6490901B2 (ja) * 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
JP6320713B2 (ja) * 2013-10-03 2018-05-09 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150075367A (ko) * 2013-12-25 2015-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6305759B2 (ja) * 2013-12-26 2018-04-04 株式会社ジャパンディスプレイ 表示装置
TWI831924B (zh) 2014-04-25 2024-02-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US9287467B2 (en) * 2014-05-08 2016-03-15 Osram Sylvania Inc. Techniques for adhering surface mount devices to a flexible substrate
CN106463082B (zh) * 2014-06-23 2019-07-16 株式会社半导体能源研究所 显示装置及电子设备
JP6497858B2 (ja) * 2014-07-11 2019-04-10 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6636736B2 (ja) 2014-07-18 2020-01-29 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、電子機器の作製方法、及び発光装置
CN110176482B (zh) * 2014-07-25 2023-08-08 株式会社半导体能源研究所 显示装置及电子设备
CN106575794B (zh) * 2014-08-08 2019-07-09 株式会社半导体能源研究所 具备蓄电装置的电子设备
JP2016057616A (ja) * 2014-09-05 2016-04-21 株式会社半導体エネルギー研究所 表示パネル、入出力装置、情報処理装置
KR102472238B1 (ko) 2014-10-17 2022-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 및 발광 장치의 제작 방법
DE102014223367A1 (de) * 2014-11-17 2016-05-19 Osram Oled Gmbh Organische Leuchtiode, organisches Leuchtmodul und Verfahren zur Herstellung einer organischen Leuchtiode
CN104409656B (zh) * 2014-11-27 2017-02-22 京东方科技集团股份有限公司 一种有机电致发光器件及其制备方法、显示装置
TWI696108B (zh) 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
JP2016208020A (ja) 2015-04-22 2016-12-08 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、及び発光装置
US10978489B2 (en) * 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
WO2017017553A1 (en) 2015-07-30 2017-02-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of light-emitting device, light-emitting device, module, and electronic device
KR102427672B1 (ko) * 2015-08-11 2022-08-02 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
JP6661943B2 (ja) * 2015-09-29 2020-03-11 凸版印刷株式会社 フレキシブル有機ｅｌデバイス及びその製造方法
TWI579283B (zh) * 2015-12-04 2017-04-21 元智大學 含ｎ－苯基咔啉之有機電激發光材料及有機電激發光裝置
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
KR102388701B1 (ko) * 2016-04-12 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
CN105702625B (zh) * 2016-04-12 2017-11-03 武汉华星光电技术有限公司 柔性基板的剥离方法
US10181424B2 (en) * 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
CN109075079B (zh) * 2016-04-22 2022-04-15 株式会社半导体能源研究所 剥离方法及柔性装置的制造方法
US10185190B2 (en) * 2016-05-11 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
KR102378976B1 (ko) * 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
KR102515871B1 (ko) 2016-10-07 2023-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유리 기판의 세정 방법, 반도체 장치의 제작 방법, 및 유리 기판
KR20180083253A (ko) * 2017-01-12 2018-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102772195B1 (ko) 2017-02-28 2025-02-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2018179265A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN206758439U (zh) * 2017-04-14 2017-12-15 京东方科技集团股份有限公司 显示面板和显示装置
DE102017123773B4 (de) * 2017-10-12 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anzeigeelement und Anzeigevorrichtung
CN111418265B (zh) * 2017-12-07 2023-06-16 索尼公司 显示装置
KR102494730B1 (ko) 2018-02-01 2023-02-01 삼성디스플레이 주식회사 표시 장치 및 베이스 필름의 제조 방법
US11209877B2 (en) 2018-03-16 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Electrical module, display panel, display device, input/output device, data processing device, and method of manufacturing electrical module
CN109345959A (zh) * 2018-10-12 2019-02-15 京东方科技集团股份有限公司 一种柔性衬底、柔性显示面板、柔性显示装置和制作方法
CN110265440A (zh) * 2019-06-06 2019-09-20 惠州市华星光电技术有限公司 显示面板及其制作方法
CN110416225A (zh) * 2019-07-24 2019-11-05 深圳市华星光电半导体显示技术有限公司 一种TFT驱动背板及Micro-LED显示器
KR20220014442A (ko) * 2020-07-27 2022-02-07 삼성디스플레이 주식회사 표시 패널
KR102806561B1 (ko) * 2020-09-04 2025-05-13 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220079713A (ko) 2020-12-04 2022-06-14 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220085137A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법
CN112864176B (zh) * 2021-01-27 2025-02-18 Tcl华星光电技术有限公司 阵列基板及其制备方法和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290439A (ja) 2000-02-01 2001-10-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003100450A (ja) * 2001-06-20 2003-04-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2003229250A (ja) * 2001-11-16 2003-08-15 Semiconductor Energy Lab Co Ltd 発光装置

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073915B2 (ja) 1985-08-15 1995-01-18 株式会社東芝 放熱システム
JPH0524153Y2 (ko) * 1985-08-30 1993-06-18
JP2890490B2 (ja) 1989-06-30 1999-05-17 日本電気株式会社 レーザ装置発振周波数間隔安定化装置
JP3034483U (ja) * 1996-08-08 1997-02-18 プリントラボ株式会社 シート状発光表示装置
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3738799B2 (ja) 1996-11-22 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP3034483B2 (ja) 1997-04-21 2000-04-17 核燃料サイクル開発機構 オブジェクト探索方法およびその方法を用いた装置
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001237064A (ja) 2000-02-24 2001-08-31 Seiko Instruments Inc 有機ｅｌ発光素子
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP4255643B2 (ja) * 2001-02-21 2009-04-15 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US6822391B2 (en) 2001-02-21 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic equipment, and method of manufacturing thereof
US6992439B2 (en) * 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
JP2002313555A (ja) * 2001-04-19 2002-10-25 Toray Ind Inc 面状発光体と繊維構造物の複合体、その製造方法、およびそれに用いる繊維構造物
JP4060116B2 (ja) * 2001-04-25 2008-03-12 住友ベークライト株式会社 表示素子用プラスチック基板
JP2003086356A (ja) 2001-09-06 2003-03-20 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW546857B (en) 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP4190825B2 (ja) * 2001-07-03 2008-12-03 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4019305B2 (ja) 2001-07-13 2007-12-12 セイコーエプソン株式会社 薄膜装置の製造方法
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US6822264B2 (en) 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US7038377B2 (en) 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
SG126714A1 (en) * 2002-01-24 2006-11-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2003223111A (ja) * 2002-01-30 2003-08-08 Seiko Epson Corp 表示装置の製造方法、表示装置の封止側原型基板、表示装置の集合体、表示装置および電子機器
JP4339000B2 (ja) * 2002-03-26 2009-10-07 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7045861B2 (en) 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP4478116B2 (ja) * 2002-06-17 2010-06-09 積水化学工業株式会社 有機エレクトロルミネッセンス素子封止用接着剤、有機エレクトロルミネッセンス素子封止用粘着テープ、有機エレクトロルミネッセンス素子封止用両面粘着テープ、有機エレクトロルミネッセンス素子の封止方法、及び、有機エレクトロルミネッセンス素子
KR101028649B1 (ko) 2002-06-17 2011-04-11 세키스이가가쿠 고교가부시키가이샤 유기 전계 발광 소자 밀봉용 접착제 및 그의 응용
US20040099926A1 (en) * 2002-11-22 2004-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and light-emitting device, and methods of manufacturing the same
JP3897173B2 (ja) * 2003-05-23 2007-03-22 セイコーエプソン株式会社 有機ｅｌ表示装置及びその製造方法
JP2005019082A (ja) * 2003-06-24 2005-01-20 Totoku Electric Co Ltd フレキシブル表示素子
JP4704006B2 (ja) 2003-10-24 2011-06-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法、並びに電子機器
US7314785B2 (en) 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4407242B2 (ja) * 2003-11-07 2010-02-03 日本ビクター株式会社 有機エレクトロルミネッセンス素子の製造方法
KR101095293B1 (ko) * 2003-11-28 2011-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 제조 방법
JP4512436B2 (ja) * 2004-07-09 2010-07-28 シャープ株式会社 表示装置およびその製造方法
JP2006040581A (ja) 2004-07-22 2006-02-09 Ams:Kk 有機ｅｌ素子の基板
US8040469B2 (en) * 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
JP2006084905A (ja) * 2004-09-17 2006-03-30 Seiko Epson Corp Ｅｌ表示装置、及び電子機器
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290439A (ja) 2000-02-01 2001-10-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003100450A (ja) * 2001-06-20 2003-04-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2003229250A (ja) * 2001-11-16 2003-08-15 Semiconductor Energy Lab Co Ltd 発光装置

Also Published As

Publication number Publication date
JP2015026619A (ja) 2015-02-05
KR101938125B1 (ko) 2019-01-15
US9799716B2 (en) 2017-10-24
KR20110106370A (ko) 2011-09-28
WO2010071089A1 (en) 2010-06-24
JP2016197597A (ja) 2016-11-24
JP6268205B2 (ja) 2018-01-24
KR20180011870A (ko) 2018-02-02
KR20170013415A (ko) 2017-02-06
JP2016106363A (ja) 2016-06-16
KR101824425B1 (ko) 2018-02-02
US8450769B2 (en) 2013-05-28
US8222666B2 (en) 2012-07-17
JP2010165673A (ja) 2010-07-29
US20160307982A1 (en) 2016-10-20
US20140138733A1 (en) 2014-05-22
US20120273834A1 (en) 2012-11-01
JP6267746B2 (ja) 2018-01-24
US8766314B2 (en) 2014-07-01
JP5877232B2 (ja) 2016-03-02
US20130228785A1 (en) 2013-09-05
US20100148209A1 (en) 2010-06-17
US9425371B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
KR101702329B1 (ko) 발광 장치 및 전자 기기
JP6517301B2 (ja) 表示装置
KR102042037B1 (ko) 발광장치 및 전자기기

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20110714

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20141203

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160302

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160830

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160302

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160830

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160502

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20141203

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20161025

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20160929

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160830

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160502

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20141203

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20170125

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170126

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170131

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20200103

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210108

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee