[go: up one dir, main page]

KR101594866B1 - 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법 - Google Patents

전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법 Download PDF

Info

Publication number
KR101594866B1
KR101594866B1 KR1020090048772A KR20090048772A KR101594866B1 KR 101594866 B1 KR101594866 B1 KR 101594866B1 KR 1020090048772 A KR1020090048772 A KR 1020090048772A KR 20090048772 A KR20090048772 A KR 20090048772A KR 101594866 B1 KR101594866 B1 KR 101594866B1
Authority
KR
South Korea
Prior art keywords
signal
serial
serial digital
digital signal
parallel
Prior art date
Application number
KR1020090048772A
Other languages
English (en)
Other versions
KR20100130100A (ko
Inventor
송민철
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020090048772A priority Critical patent/KR101594866B1/ko
Priority to US12/783,628 priority patent/US8169346B2/en
Priority to JP2010124434A priority patent/JP5324523B2/ja
Priority to EP10164540A priority patent/EP2259433A1/en
Priority to CN2010101932965A priority patent/CN101908029B/zh
Publication of KR20100130100A publication Critical patent/KR20100130100A/ko
Application granted granted Critical
Publication of KR101594866B1 publication Critical patent/KR101594866B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Programmable Controllers (AREA)
  • Keying Circuit Devices (AREA)

Abstract

본 발명은 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치에 관한 것으로써, 보다 상세하게는 차단기로부터 발생되는 다수의 디지털 신호를 입력받는 복수의 신호 입력부와; 상기 복수의 신호 입력부로부터 병렬로 입력받은 다수의 디지털 신호를 직렬 디지털 신호로 변환하고, 제어신호에 따라 상기 변환된 직렬 디지털 신호를 출력하는 디지털 신호 직렬화 유닛과; 상기 직렬 디지털 신호를 수신하고, 상기 제어신호를 전송하는 제어부를 포함한다
전원 분리, 디지털 데이터의 직렬화

Description

전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법{ APPARATUS AND METHOD FOR CONVERTING PARALLEL DIGITAL DATA TO SERIAL DIGITAL DATA FOR A CIRCUIT BREAKER}
본 발명은 다수의 디지털 온-오프(ON-OFF) 신호의 입력(Digital input, DI)을 처리하는 방법에 관한 것으로서, 보다 상세하게는 산업 기기의 이벤트 정보 처리에 적당하도록 PCB 공간활용에 대해 효율적이고 적은 수의 부품으로 전원부를 분리하여 EMC(Elecromagnetic Compatibility)에 대해 신뢰성을 확보하는 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법에 관한 것이다.
일반적으로 차단기는 제어신호 또는 처리하는 전원의 상태나 크기에 따라 산업 기기로 입력되는 전원의 공급을 차단하는 전원 개폐 장치이며, 이는 기구적인 구성뿐만 아니라 차단기의 상태를 관리하거나 동작의 상태를 파악하기 위하여 그 상태를 나타내는 전기적 신호를 출력하므로, 출력되는 전기적 신호의 처리가 필요하다.
도 1은 종래 기술에 따른 다수 디지털 신호의 입력을 처리하는 장치의 블록 도이다.
상기 도 1을 참조하면, 종래 기술에 따라 차단기로부터 출력되는 다수의 디지털 신호를 처리하는 장치(4)는 차단기로부터 출력되는 신호를 입력받는 다수의 디지털 신호 입력부(1)와, 상기 입력된 다수의 디지털 신호를 입력받아 전기 노이즈를 제거하고 디지털 신호만을 출력하는 포토 커플러(2)와, 상기 포터 커플러에서 출력된 노이즈가 제거된 다수의 디지털 데이터를 병렬로 입력받아 처리하는 중앙처리장치(3)로 구성된다.
상기 포토 커플러(2)는 상기 중앙처리장치(3)와 상기 디지털 신호 입력부(1) 사이에 전송되는 데이터에서 전기 노이즈를 제거하는 역할을 하면, 실시 형태에 따라서는 상기 포토 커플러(2)가 구비되지 않아 상기 디지털 신호 입력부(1)를 통하여 입력된 디지털 신호가 상기 포토 커플러(2)를 거치기 않고 바로 중앙처리장치(3)에서 디지털입력(1)을 받는 경우도 있다.
일반적으로 상기 차단기로부터 출력되는 다수의 디지털 신호는 상기 다수의 디지털 신호 입력부에 연결된 각 차단기의 온-오프(on/off) 신호에 해당한다. 상기 다수의 디지털 신호는 차단기의 접점 상태 혹은 산업용 장치들의 온-오프 신호를 포함하며, 이와 같은 온-오프 신호는 상기 차단기 혹은 산업용 장치를 사용하는 사용자이 상기 장치들을 관리하는데 많은 유익한 정보를 제공한다.
하지만 한정된 PCB 사이즈와 입력된 온-오프(on/off) 신호들은 이와 같은 다수의 신호를 처리하는 중앙처리장치(3)의 일반적인 포트의 개수에 제한이 있어 사용자가 특별히 요구하는 정보나 장치를 개발하는 개발자에 의해 입력 신호를 제한 하게 된다.
그러므로, 종래의 다수의 디지털 신호를 처리하는 방법은 주로 입력 신호의 on/off시 발생하는 노이즈의 영향을 감쇠하기 위해 중앙처리부분과 디지털 on/off 신호를 입력 받는 부분은 전원 분리를 통해 구현된다.
따라서, 종래의 다수의 디지털 신호를 처리하는 방법은 정보를 처리하기 위해선 입력 신호 개수만큼 포토 커플러, 중앙처리장치의 입출력 포트, 이로 인하여 증가된 면적의 PCB가 필요하다.
본 발명은 다수의 여러 개의 디지털 입력 신호를 처리하는 장치 및 방법에 관한 것으로써, 보다 상세하게는 다수 차단기에서 출력되는 다수의 디지털 신호를 병렬로 입력받아 직렬 디지털 데이터로 변환 및 출력하고, 출력되는 직렬 디지털 데이터의 노이즈의 영향을 감쇠하기 위해 전원 노이즈와 디지털 데이터의 분리를 통해 신호를 처리하는 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법에 관한 것이다.
또한, 본 발명은 다수의 병렬 입력된 디지털 입력 신호를 4개의 신호선을 통하여 중앙 처리장치로 전송함으로써, 중앙처리장치의 입력포트 수와 상기 데이터의 노이즈 제거 장치의 수와 이로 인하여 PCB 사이즈를 줄 일 수 있는 적은 소자로 다수의 디지털 입력신호를 처리하는 의 일실시예에 따른 차단기용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법에 관한 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 차단기용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치는 차단기로부터 발생되는 다수의 디지털 신호를 입력받는 복수의 신호 입력부와; 상기 복수의 신호 입력부로부터 병렬로 입력받은 다수의 디지털 신호를 직렬 디지털 신호로 변환하고, 제어신호에 따라 상기 변환된 직렬 디지털 신호를 출력하는 디지털 신호 직렬화 유닛과; 상기 직렬 디지털 신호를 수신하고, 상기 제어신호를 전송하는 제어부를 포함한다.
상기 변환 장치는 상기 디지털 신호 직렬화 유닛과 상기 제어부 사이에 구비되어 송수신되는 데이터와 제어신호에서 전원 노이즈를 제거하는 노이즈 제거부를 더 포함하는 것이 바람직하다.
상기 디지털 신호 직렬화 유닛은, 상기 병렬 디지털 신호를 입력받아 직렬 디지털 신호로 변환하고, 상기 제어신호에 따라 상위 쉬프트 레지스터로 출력하는 적어도 하나의 쉬프트 레지스터와; 상기 다수의 디지털 신호를 병렬로 입력받아 직렬 디지털 신호로 변환하고, 이 변환된 직렬 디지털 신호 및 상기 적어도 하나의 쉬프트 레지스터에서 입력받은 직렬 디지털 신호를 상기 제어부로 출력하는 메인 쉬프트 레지스터를 포함한다.
상기 적어도 하나의 쉬트프 레지스터는 상기 제어신호에 따라 상기 메인 쉬프트 레지스터와 직렬로 데이터를 통신하는 것을 특징으로 한다.
상기 쉬프트 레지스터의 각각은 상기 병렬로 입력된 다수의 디지털 데이터를 입력받아 저장하는 데이터 저장부와; 상기 저장된 병렬 입력된 다수의 디지털 데이터를 직렬 디지털 데이터로 변환하여 출력하는 직렬 전환부를 포함한다.
상기 목적을 달성하기 위한 본 발명에 따른 차단기용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 방법은 다수의 디지털 신호 입력 장치로부터 디지털 데이터를 병렬로 입력하는 단계와; 상기 입력된 병렬 디지털 데이터를 그룹화된 직렬 디지털 데이터로 변환한 후 상기 입력된 디지털 데이터의 전부를 직렬 디지털 데이터로 출력하는 단계와; 상기 렬 디지털 데이터로부터 전원 노이즈를 제거하는 단계를 포함한다.
상기 직렬 디지털 데이터를 출력하는 단계는, 별개의 쉬프트 레지스터에 의하여 상기 입력된 병렬 디지털 데이트를 그룹화된 직렬 데이터로 변화하는 단계와; 제어신호에 따라 상기 별개의 쉬프트 레지스터의 각각은 상기 변환된 그룹화된 직렬 디지털 데이터를 상위 쉬프트 레지스터로 전송하는 단계와; 상기 제어신호에 따라 최상위 쉬프트 레지스터는 상기 그룹화된 직렬 디지털 데이터의 전부를 상기 제어부로 순차적으로 전송하는 단계를 포함한다.
본 발명의 일실시예에 따른 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법은 다수의 디지털 입력 신호를 3개의 제어 선과 하나의 데이터 선으로 중앙 처리장치로 상기 다수의 디지털 입력 신호를 직렬로 전송할 수 있다.
본 발명의 일실시예에 따른 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법은 다수의 병렬 입력된 디지털 입력 신호를 4개의 신호선을 통하여 중앙 처리장치로 전송함으로써, 중앙처리장치의 입력포트 수와 상기 데이터의 노이즈 제거 장치의 수를 줄일 수 있고, 이로 인하여 PCB 사이즈를 줄 일 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 다수 디지털 신호의 입력을 처리하는 장치 의 블록도이고, 도 3은 도 2의 쉬프트 레지스터의 내부 구성을 상세히 도시한 쉬프트 레지스터의 상세도이며, 도 4는 도 2의 다수 디지털 신호의 입력 처리 장치를 구비한 차단기를 포함하는 다수 디지털 신호의 입력에 대한 직렬화 시스템의 블록도이다.
이하 도 2 내지 도 4를 참조하여 본 발명의 실시예들이 적용되는 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치(100)를 설명하겠다.
도 2에 도시된 바와 같이, 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치(100)는 다수의 디지털 신호를 입력받는 복수의 신호 입력부(10)와, 병렬로 입력받은 상기 다수의 디지털 신호를 병렬로 입력받아 직렬로 변환하고, 제어신호에 따라 상기 직렬 디지털 신호를 출력하는 디지털 신호 직렬화 유닛(20)과, 상기 직렬 디지털 신호를 수신하고, 상기 제어신호를 전송하는 제어부(40)를 포함한다.
상기 변환 장치(100)는 상기 디지털 신호 직렬화 유닛(20)과 상기 제어부(40) 사이에 구비되어 송수신되는 데이터로부터 전원 노이즈를 제거하는 노이즈 제거부(30))를 더 포함하는 것이 바람직하다.
본 실시예들에서는, 상기 디지털 신호 직렬화 유닛(20)은 적어도 2개의 쉬프트 레지스터로 구현되고, 상기 노이즈 제거 유닛(30)은 4개의 포토 커플러로 구현된다. 즉, 상기 디지털 신호 직렬화 유닛(20)에서 직렬화 데이터는 4개의 포토 커플러(30)를 통해 중앙처리장치(40)로 입력된다.
상기 4개의 포토 커플러(30) 가운데 3개의 포토 커플러는 다수의 쉬프트 레 지스터(20)를 제어하기 위하여 제어신호와 관련되고, 나머지 하나의 포토 커를러는 직렬화된 디지털 데이터를 제어부(40)로 출력하는 직렬화된 데이터와 관련되어 있다.
상기 디지털 신호 직렬화 유닛(20)은, 상기 병렬 디지털 신호를 입력받아 직렬 디지털 신호로 변환하고, 상기 제어신호에 따라 상위 쉬프트 레지스터로 출력하는 적어도 하나의 쉬프트 레지스터(20)와; 상기 다수의 디지털 신호를 병렬로 입력받아 직렬 디지털 신호로 변환하고, 이 변환된 직렬 디지털 신호 및 상기 적어도 하나의 쉬프트 레지스터에서 입력받은 직렬 디지털 신호를 상기 제어부로 출력하는 메인 쉬프트 레지스터(20)를 포함한다.
도 2를 참조하면, 상기 메인 쉬프트 레지스터는 도 2의 상측의 쉬프트 레지스터로서, 입력 #1 ~ 입력 #8을 입력받고, 상기 적어도 하나의 레지스트는 도 2의 하측 쉬프트 레지스터로서, 입력 #9 ~ 입력 #16를 입력받는다. 본 실시예에서, 상기 적어도 하나의 레지스터는 8개의 입력을 받아들이는 하나의 쉬프트 레지스터로 구현되고 있으나, 입력 신호를 출력하는 차단기의 수에 따라 즉, 상기 입력 신호가 24개 이상인 경우에는 둘이 상으로 구현되는 것이 가능하다.
상기 적어도 하나의 쉬트프 레지스터는 상기 제어신호에 따라 상기 메인 쉬프트 레지스터와 직렬로 데이터를 통신한다.
도 3을 참조하면, 상기 쉬프트 레지스터(20)의 각각은 상기 병렬로 입력된 다수의 디지털 데이터를 입력받아 저장하는 데이터 저장부(21)와; 상기 저장된 병렬 입력된 다수의 디지털 데이터를 직렬 디지털 데이터로 변환하여 출력하는 직렬 전환부(22)를 포함하여 구성된다.
즉, 상기 데이터 저장부(21)는 다수의 디지털 신호 입력부(10)로부터 "0"과 "1"로 구성된 8개의 디지털 신호를 병렬적으로 동시에 입력받는다. 상기 직렬 전환부(21)에서는 데이터 저장부(21)로부터 동시에 입력받은 8개의 디지털 신호를 입력 #8부터 순서대로 저장하여 입력 #8부터 입력 #1까지 역순으로 직렬 데이터로 변환하여 출력합니다.
도 2와 도 4를 참조하면, 본 실시예에서는 병렬로 연결된 다수의 차단기(110)로부터 입력된 디지털 신호를 직렬 디지털 신호로의 변환 장치(100)로 전송하고, 직렬 디지털 신호로의 변환 장치(100)에서 병렬로 입력받은 입력 신호를 직렬화 하여 상위 시스템(120) 즉, 사용자 감시 시스템으로 출력한다.
도 5는 본 발명의 실시예에 따른 다수 디지털 신호의 입력을 처리하는 방법의 순서도이고, 도 6은 도 5의 병렬 디지털 신호를 직렬 디지털 신호로 변환하는 과정에 대한 상세 순서도이다.
이하 도 5 내지 도 6을 참조하여 본 발명의 실시예들이 적용되는 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 방법을 설명하겠다.
도 5 내지 도 6을 참조하면, 본 발명의 실시예들이 적용되는 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 방법은 다수의 디지털 신호 입력 장치로부터 디지털 데이터를 병렬로 입력하는 단계(S10)와; 상기 입력된 병렬 디지털 데이터를 그룹화된 직렬 디지털 데이터로 변환한 후 상기 입력된 디지털 데이터의 전부를 직렬 디지털 데이터로 출력하는 단계(S20)와; 상기 직렬 디지털 데 이터로부터 전원 노이즈를 제거하는 단계(S30)를 포함한다.
상기 직렬 디지털 데이터를 출력하는 단계(S20)는, 별개의 쉬프트 레지스터에 의하여 상기 입력된 병렬 디지털 데이트를 그룹화된 직렬 데이터로 변화하는 단계(S21)와; 제어신호에 따라 상기 별개의 쉬프트 레지스터의 각각은 상기 변환된 그룹화된 직렬 디지털 데이터를 상위 쉬프트 레지스터로 전송하는 단계(S22)와; 상기 제어신호에 따라 최상위 쉬프트 레지스터는 상기 그룹화된 직렬 디지털 데이터의 전부를 상기 제어부로 순차적으로 전송하는 단계(S23)를 포함한다.
보다 상세하게 설명하면, 다수의 차단기(111~113)에서 온-오프(ON/OFF), 트립(Trip) 상태 신호를 보내는 방법은 상기 차단기 내부에 구비된 릴레이(미도시)를 개폐함으로써 상태 신호를 보냅니다. 상기 릴레이가 개폐할 때 발생하는 서지 성분의 EMC가 발생하는데 상태 정보를 받는 장치는 드라이(Dry) 접점으로서 내부에 전원과 그라운드를 평소에는 개방되어 있지만 상기 릴레이가 동작을 하면 상태 정보를 받는 부분이 순간적으로 전원과 그라운드가 단락되면서 상태 정보를 인지하게 됩니다.
만약 상태 정보를 받는 부분을 상기 포토 커플러로 분리를 하지 않으면 순간적으로 차단기의 릴레이에 의해 발생한 서지 성분이 회로 내부에 영향을 끼쳐서 중앙처리 장치(40)라던가 내부 부품에 고장을 일으켜 이상 동작을 하게 되거나 심하면 동작 불능 상태가 됩니다. 따라서 이런 서지 성분이 회로로 들어와도 상기 중앙처리장치에는 영향을 끼치지 못하도록 전원분리를 하는 것입니다.
상기 제어부(40)는 CLK(클럭) 신호와 함께, 상기 제어신호를 구성하는 제1 제어신호인 Ctr1 신호와 제2 제어신호 Ctr2 신호를 출력한다. 상기 CLK(클럭) 신호는 주기적으로 상기 메인 쉬프트 레지스트로 입력되고, 전체의 쉬프트 레지스트로 입력되는 상기 제1 제어신호는 로우(Low) 상태이고, 상기 제2 제어신호는 하이 에지(HIGH edge) 상태일때, 상기 입력된 병렬 데이터가 위에서부터 순차적으로 직렬로 출력됩니다.
상기에서 본 발명은 특정한 실시예에 관하여 도시되고 설명되었지만, 당업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 알 수 있을 것이다. 그렇지만 이러한 수정 및 변형 구조들은 모두 본 발명의 권리범위 내에 포함되는 것임을 분명하게 밝혀두고자 한다.
도 1은 종래 기술에 따른 다수 디지털 신호의 입력을 처리하는 장치의 블록도이다.
도 2는 본 발명의 실시예에 따른 다수 디지털 신호의 입력을 처리하는 장치의 블록도이다.
도 3은 도 2의 쉬프트 레지스터의 내부 구성을 상세히 도시한 쉬프트 레지스터의 상세도이다.
도 4는 도 2의 다수 디지털 신호의 입력 처리 장치를 구비한 차단기를 포함하는 다수 디지털 신호의 입력에 대한 직렬화 시스템의 블록도이다.
도 5는 본 발명의 실시예에 따른 다수 디지털 신호의 입력을 처리하는 장치의 순서도이다.
도 6은 도 5의 병렬 디지털 신호를 직렬 디지털 신호로 변화하는 과정에 대한 상세 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 디지털 신호의 f입력단자 20: shift register
21: 병렬 입력 데이터 저장부 21: 병렬 입력 데이터의 직렬 전환부
30: 포토커플러 40: 중앙처리장치
100: 직렬화 장치 111: 차단기
120: 상위 시스템

Claims (7)

  1. 차단기로부터 발생되는 다수의 디지털 신호를 입력받는 복수의 신호 입력부와
    상기 복수의 신호 입력부로부터 병렬로 입력받은 다수의 디지털 신호를 직렬 디지털 신호로 변환하고, 제어신호에 따라 상기 변환된 직렬 디지털 신호를 출력하는 디지털 신호 직렬화 유닛과
    상기 직렬 디지털 신호를 수신하고, 상기 제어신호를 전송하는 제어부를 포함하고,
    상기 제어부는 클럭 신호와, 상기 제어신호를 구성하는 제 1 제어신호 및 제 2 제어신호를 출력하게 구성되며,
    상기 디지털 신호 직렬화 유닛은,
    상기 병렬 디지털 신호를 입력받아 그룹화된 직렬 디지털 신호로 변환하고, 상기 제어신호에 따라 상기 그룹화된 직렬 디지털 신호를 상위 쉬프트 레지스터로 출력하는 적어도 하나의 쉬프트 레지스터와;
    상기 클럭 신호를 주기적으로 입력받으며,
    상기 다수의 디지털 신호를 병렬로 입력받아 그룹화된 직렬 디지털 신호로 변환하고, 이 변환되고 그룹화된 직렬 디지털 신호 및 상기 적어도 하나의 쉬프트 레지스터에서 입력받은 그룹화된 직렬 디지털 신호의 전부를 상기 제 1 제어신호 및 제 2 제어신호에 따라 상기 제어부로 출력하는 메인 쉬프트 레지스터;를 포함하는 것을 특징으로 하는 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치.
  2. 제 1 항에 있어서,
    상기 디지털 신호 직렬화 유닛과 상기 제어부 사이에 구비되어 송수신되는 데이터와 제어신호에서 전원 노이즈를 제거하는 노이즈 제거부를 더 포함하는 것을 특징으로 하는 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 적어도 하나의 쉬트프 레지스터는 상기 제어신호에 따라 상기 메인 쉬프트 레지스터와 직렬로 데이터를 통신하는 것을 특징으로 하는 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치.
  5. 제 1 항에 있어서,
    상기 쉬프트 레지스터의 각각은
    상기 병렬로 입력된 다수의 디지털 데이터를 입력받아 저장하는 데이터 저장부와;
    상기 저장된 병렬 입력된 다수의 디지털 데이터를 직렬 디지털 데이터로 변환하여 출력하는 직렬 전환부를 포함하는 것을 특징으로 하는 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치.
  6. 다수의 디지털 신호 입력 장치로부터 디지털 데이터를 병렬로 입력하는 단계와;
    상기 입력된 병렬 디지털 데이터를 그룹화된 직렬 디지털 데이터로 변환한 후 상기 입력된 디지털 데이터의 전부를 직렬 디지털 데이터로 출력하는 단계와;
    상기 직렬 디지털 데이터로부터 전원 노이즈를 제거하는 단계를 포함하고,
    상기 병렬 디지털 데이터를 그룹화된 직렬 디지털 데이터로 변환하고 변환된 직렬 디지털 데이터를 출력하는 단계는,
    상기 입력된 병렬 디지털 데이터를 적어도 하나의 시프트 레지시터와 하나의 메인 레지스터에 의해서 복수의 그룹화된 직렬 디지털 데이터로 변환하는 단계;
    상기 그룹화된 직렬 디지털 데이터를 상기 메인 레지스터로 전송하는 단계; 및
    상기 메인 레지스터에서 상기 그룹화된 직렬 디지털 데이터의 전부를 출력하는 단계;를 포함하는 것을 특징으로 하는 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 방법.
  7. 제 6 항에 있어서,
    상기 직렬 디지털 데이터를 출력하는 단계는,
    별개의 쉬프트 레지스터에 의하여 상기 입력된 병렬 디지털 데이트를 그룹화된 직렬 데이터로 변화하는 단계와;
    제어신호에 따라 상기 별개의 쉬프트 레지스터의 각각은 상기 변환된 그룹화된 직렬 디지털 데이터를 상위 쉬프트 레지스터로 전송하는 단계와;
    상기 제어신호에 따라 최상위 쉬프트 레지스터는 상기 그룹화된 직렬 디지털 데이터의 전부를 제어부로 순차적으로 전송하는 단계를 포함하는 것을 특징으로 하는 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 방법.
KR1020090048772A 2009-06-02 2009-06-02 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법 KR101594866B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090048772A KR101594866B1 (ko) 2009-06-02 2009-06-02 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법
US12/783,628 US8169346B2 (en) 2009-06-02 2010-05-20 Apparatus and method for processing parallel digital input signals from plurality of circuit breakers
JP2010124434A JP5324523B2 (ja) 2009-06-02 2010-05-31 複数の回路遮断器からのデジタル入力信号の処理装置及び方法
EP10164540A EP2259433A1 (en) 2009-06-02 2010-06-01 Apparatus and method for processing parallel digital input signals from plurality of circuit breakers
CN2010101932965A CN101908029B (zh) 2009-06-02 2010-06-01 用于处理来自多个断路器的并行数字输入信号的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090048772A KR101594866B1 (ko) 2009-06-02 2009-06-02 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100130100A KR20100130100A (ko) 2010-12-10
KR101594866B1 true KR101594866B1 (ko) 2016-02-26

Family

ID=42735745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048772A KR101594866B1 (ko) 2009-06-02 2009-06-02 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법

Country Status (5)

Country Link
US (1) US8169346B2 (ko)
EP (1) EP2259433A1 (ko)
JP (1) JP5324523B2 (ko)
KR (1) KR101594866B1 (ko)
CN (1) CN101908029B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193098A (ja) * 2010-03-12 2011-09-29 Koyo Electronics Ind Co Ltd バス絶縁型ｐｌｃ
KR101643268B1 (ko) * 2012-06-11 2016-07-29 엘에스산전 주식회사 다 회로 부하개폐기의 제어장치
US10783298B2 (en) * 2017-10-13 2020-09-22 Bank Of America Corporation Computer architecture for emulating a binary correlithm object logic gate
US10783297B2 (en) * 2017-10-13 2020-09-22 Bank Of America Corporation Computer architecture for emulating a unary correlithm object logic gate
CN111897248A (zh) * 2019-05-06 2020-11-06 北京国电智深控制技术有限公司 一种多通道数字量采集板卡
CN118140419A (zh) * 2021-12-10 2024-06-04 上海艾为电子技术股份有限公司 全极性霍尔传感器件及其控制方法、电子设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53113401A (en) 1977-03-16 1978-10-03 Hitachi Ltd Light communication system
JPS58146129A (ja) * 1982-02-24 1983-08-31 Usac Electronics Ind Co Ltd 並列・直列変換回路
JPS6171735A (ja) 1984-09-14 1986-04-12 Fuji Electric Co Ltd アナログデ−タのデジタル伝送装置
US4588986A (en) * 1984-09-28 1986-05-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method and apparatus for operating on companded PCM voice data
US5016011A (en) * 1988-06-10 1991-05-14 General Electric Company Increased performance of digital integrated circuits by processing with multiple-bit-width digits
DE3935157C2 (de) 1989-10-21 1994-05-05 Ruhrtal Gmbh Rechnergesteuerte Leittechnik für Schaltanlagen mit zwei Sammelschienensystemen
JPH0467826A (ja) 1990-07-05 1992-03-03 Toto Ltd シャワー装置
JPH0467826U (ko) * 1990-10-23 1992-06-16
US5455760A (en) * 1991-06-28 1995-10-03 Square D Company Computer-controlled circuit breaker arrangement with circuit breaker having identification circuit
FR2692085B1 (fr) * 1992-06-09 1997-04-04 Alsthom Gec Systeme de commande et d'autosurveillance, en particulier pour un appareil electrique multipolaire tel qu'un disjoncteur a haute tension.
JP3249671B2 (ja) * 1993-12-17 2002-01-21 ソニー・テクトロニクス株式会社 任意長データ列発生装置
US5651193A (en) * 1994-02-09 1997-07-29 The Gsi Group, Inc. Grain dryer and control system therefor
KR20000045958A (ko) * 1998-12-30 2000-07-25 장근호 직렬신호 통신장치
JP2000354339A (ja) 1999-06-10 2000-12-19 Fuji Electric Co Ltd 遠方監視制御装置
KR100330745B1 (ko) * 1999-08-05 2002-04-03 이창근 디지털 재폐로 계전기
SE522440C2 (sv) * 2000-01-31 2004-02-10 Ericsson Telefon Ab L M Omvandlare
US6950044B1 (en) * 2004-03-31 2005-09-27 Silicon Labs Cp, Inc. Mixed signal processor with noise management
JP2005304149A (ja) * 2004-04-09 2005-10-27 Meidensha Corp ディジタル保護制御装置の信号入出力方式
JP2006094256A (ja) * 2004-09-27 2006-04-06 Nec Electronics Corp パラレル／シリアル変換回路及び電子機器
US7057538B1 (en) * 2005-01-10 2006-06-06 Northrop Grumman Corporation 1/N-rate encoder circuit topology
KR100615580B1 (ko) * 2005-07-05 2006-08-25 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 입출력 방법과이를 구비한 메모리 시스템
US7180437B1 (en) * 2005-08-03 2007-02-20 The Boeing Company Parallel-to-serial converter
US7453288B2 (en) * 2006-02-16 2008-11-18 Sigmatel, Inc. Clock translator and parallel to serial converter
JP4165587B2 (ja) * 2006-08-03 2008-10-15 ソニー株式会社 信号処理装置及び信号処理方法
JP2010093683A (ja) * 2008-10-10 2010-04-22 Nec Electronics Corp デジタルアナログ変換回路とその出力データの補正方法
US8223056B2 (en) * 2009-05-06 2012-07-17 Atmel Corporation Cyclic digital to analog converter

Also Published As

Publication number Publication date
CN101908029A (zh) 2010-12-08
JP5324523B2 (ja) 2013-10-23
CN101908029B (zh) 2013-08-21
EP2259433A1 (en) 2010-12-08
US8169346B2 (en) 2012-05-01
US20100302080A1 (en) 2010-12-02
JP2010284072A (ja) 2010-12-16
KR20100130100A (ko) 2010-12-10

Similar Documents

Publication Publication Date Title
KR101594866B1 (ko) 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법
US8558579B2 (en) Digital glitch filter
WO2012029602A1 (ja) シリアルデータ通信方法及びシリアルデータ通信装置
CN102340137B (zh) 用于保护模拟输入模块免受过压的装置
JP2018189466A (ja) 半導体装置、電池監視システム、および半導体装置の起動方法
CN108885573B (zh) 安全装置
KR100835645B1 (ko) 원자력 발전소 제어계통에 사용되는 리드 스위치 위치전송모듈
EP1744252A3 (en) Reconfigurable LSI
CN104301631A (zh) 不同类型信号自适应接入电路及其使用方法
CN101887402B (zh) 一种微型电信计算架构热插拔控制系统及方法
CN204652544U (zh) 不同类型信号自适应接入电路
CN103152671A (zh) 音频输入输出电路
CN103634075B (zh) 高速数据传输方法和装置
CN220553816U (zh) 一种互连保护电路和互连系统
JP7651078B1 (ja) 回路基板、イメージセンサ及びイメージセンサの製造方法
CN202815174U (zh) 一种测试机控制箱
US5663987A (en) Digital signal receiver device comprising filtering means
KR100835646B1 (ko) 원자력 발전소의 제어계통에 사용되는 주파수 전압변환모듈
KR0183197B1 (ko) 전자교환기에서의 보드 실탈장 감지장치
JP2005304149A (ja) ディジタル保護制御装置の信号入出力方式
JP2005006385A (ja) ディジタル保護継電器
KR100713069B1 (ko) 포토커플러를 이용한 버퍼 보드
JP2019213352A (ja) 保護制御装置
KR20080009863A (ko) 원자력 발전소 안전 계통에 사용되는 브이엠이버스 기반의디지털 신호 입력장치및 방법
CN116579281A (zh) 一种6-输入查找表、现场可编程门阵列和电子设备

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090602

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140110

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090602

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150701

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160125

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160211

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160212

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190121

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190121

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20200102

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20221226

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20231226

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20241224

Start annual number: 10

End annual number: 10