[go: up one dir, main page]

CN103634075B - 高速数据传输方法和装置 - Google Patents

高速数据传输方法和装置 Download PDF

Info

Publication number
CN103634075B
CN103634075B CN201210381846.5A CN201210381846A CN103634075B CN 103634075 B CN103634075 B CN 103634075B CN 201210381846 A CN201210381846 A CN 201210381846A CN 103634075 B CN103634075 B CN 103634075B
Authority
CN
China
Prior art keywords
signal
receiving device
data
receiving
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210381846.5A
Other languages
English (en)
Other versions
CN103634075A (zh
Inventor
J·冯
H·严
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to CN201210381846.5A priority Critical patent/CN103634075B/zh
Priority to US13/689,913 priority patent/US9396144B2/en
Publication of CN103634075A publication Critical patent/CN103634075A/zh
Application granted granted Critical
Publication of CN103634075B publication Critical patent/CN103634075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)

Abstract

数据接收电路除去对提供模拟逻辑处理的层叠式晶体管的依赖。第一触发元件响应于接收到接收设备接收数据信号的指示,输出上升信号,而不考虑来自接收设备的输出信号。第二触发元件响应于接收到接收设备接收数据信号的指示,输出下降信号,而不考虑来自接收设备的输出信号。开关响应于触发元件的输出,控制对接收设备的接收信号线路上的信号的提供。阻断反馈电路在接收设备正在从发送设备接收数据时,为接收设备提供阻断信号,从而实现阻止接收设备发送数据到发送设备。

Description

高速数据传输方法和装置
技术领域
本发明一般涉及设备之间的数据传输。
背景技术
不同类型的电子设备是众所周知的。例如移动电话或者笔记本电脑等电子设备越来越多地被设计为与其它电子设备通信以交换信息。一种这样的方法包括将两个设备通过诸如通用串行总线(USB)的连接器连接到一起。与此同时,越来越多的系统是多电源系统。系统中的设备必须彼此之间相互通信。例如在同一系统中,具有一个电源的CPU与具有另一电源的外围设备通信。
当两个可移动的或者基于电池的电子设备被连接到一起用以通信时,需要缓冲器以便考虑每个设备基于各自设备的电池电荷而潜在地工作在不同电压水平上。为了允许两个这样的设备之间的数据传输,使用电路将发送设备的数据信号转换为由接收设备安全接收的数据信号。这样的转换设备通常还感测数据传输,以在接收设备接收数据期间阻止从接收设备到发送设备的冲突流量。
图1示出处理这种应用的一种已知方法,其示出电路100,该电路100连接在通信设备B上,而通信设备B连接至独立通信设备A。电路100在连接至通信设备A的输入线路105上接收信号。电平变换器107输出信号A1至模拟逻辑设备110和112。模拟逻辑设备110和112也经由线路115从通信设备B接收关于出站(outbound)数据通信的反馈。模拟逻辑设备110和112响应于在线路105上接收的来自通信设备A的信号以及在线路115上接收的来自通信设备B的信号而操作,从而提供输出信号(TRIGGER_U和TRIGGER_D)至触发元件120和125。触发元件120和125还从另一组模拟逻辑设备130和132接收信号。第二组模拟逻辑设备130和132接收来自通信设备A的反馈线路135的信号以及来自通信设备B的反馈线路137的信号。第二组模拟逻辑设备130和132处理来自反馈线路的信号并提供输出(CANCEL_U和CANCEL_D)至触发元件120和125。触发元件120和125提供上升和下降信号至开关140和142。开关140和142又为电容器150充电或者放电,其对连接至接收设备B的线路160充电。接收设备B读取线路160上的信号,以确定正在从发送设备A接收的数据。
在两个通信设备通过线连接从而通信的应用中,有利的是具有简单电路,该简单电路可以操作和处理高电源和低数据速率要求的情况下的通信,其涉及由于电路元件操作而造成的信号损耗。虽然图1的电路主要实现在具有不同电源的两个设备之间进行通信的目的,但是电路100是通过使用一组层叠式晶体管来实现模拟逻辑电路元件110、112、130和132的操作而实现该目的。由于在输入侧和输出侧之间的不同数据的需要,电路100中的层叠式晶体管元件在低电源情况下导致通信设备A至通信设备B的数据传输的大的延迟,在低温情况或者发送的数据中不包括特别尖角的信号的情况下,这是特别困难的。该延迟导致低数据速率。电路整体上必须考虑该延迟,因为在处理信号期间的数据变化可能导致数据错误,并且由于在数据速率高的情况下在之前信号处理中的数据变化期间在电路中产生的潜在大电流而有可能损坏电路。
发明内容
一般而言,按照这些不同的实施例,提供的数据接收电路很大程度上减少了对提供模拟逻辑处理的层叠式晶体管的依赖。在一个示例中,第一触发元件响应于接收到接收设备从发送设备接收到高数据信号的指示,输出上升信号,而不考虑来自接收设备的输出信号。第二触发元件响应于接收到取消触发信号的指示,输出下降信号,而不考虑来自接收设备的输出信号,该取消触发信号的指示基于关于来自接收设备的高数据信号接收完成的反馈。开关响应于第一触发元件和第二触发元件的输出而控制对接收设备的接收信号线路提供信号。此外,在一个方法中,阻断反馈电路在接收设备正在从发送设备接收数据时为接收设备提供阻断信号,以实现阻止接收设备发送数据至发送设备。
经这样配置,图1所示的现有方法的逻辑电路从数据路径中去除。通过去除这些逻辑电路,由于消除了由这些元件引起的延迟,因此数据以增加的速度被转换至接收设备。其能够操作于低功率情况,并具有低泄漏的低损耗。而且,阻断反馈电路能够在从发送设备接收数据期间,阻止接收设备发送信号,而不需要考虑输入数据和输出数据之间的交叠,从而避免数据错误和对设备的损坏。通过详尽的浏览以及对接下来的详细说明的研究,这些和其它的益处将变得清楚。
附图说明
以上的需求至少部分地通过提供高速数据传输来满足,该高速数据传输在以下详细说明中描述,特别是结合以下附图进行研究,其中:
图1包括示例现有技术数据转换器设备的电路图;
图2包括根据本发明不同实施例配置的示例数据转换器设备的电路图;
图3包括信号图,其示出响应于来自设备A的信号传输(signaling)而用于图1电路的信号传输的示例;
图4包括信号图,其示出响应于来自设备A的信号传输而用于图2电路的信号传输的示例;
图5包括根据本发明不同实施例的操作方法的流程图;
图6A-6F包括电路图,其示出根据本发明各种实施例制造的示例电路;
本领域技术人员将认识到,图中的元件为了简单和清楚而被图示,不必按照比例绘制。例如,图中一些元件的尺寸和/或相关位置相对于其它元件被扩大,从而有助于提高对本发明不同实施例的理解。而且,在商业可行的实施例中有用或者必要的常见但众所周知的元件通常不描述,以便对这些不同实施例不受干扰的观察。还将进一步认识到,某些行为和/或步骤可以以特定发生顺序被说明或描述,然而本领域技术人员将理解的是,实际上不要求这些特殊的次序。还将理解的是,这里使用的术语和表述具有普通的技术含义,与以上所提出的本领域技术人员理解的这些术语和表述一致,不包括本文所述的那些具有其它的特定含义。
具体实施方式
现在参考附图,特别是图2,现在提出与许多这些教导兼容的示意性装置200。在图2的示例中,装置200被设置有接收设备B,以从发送设备A接收数据。第一触发元件205被配置成响应于接收到接收设备B接收来自发送设备A的例如高数据信号的数据信号(TRIGGER_U)的指示,输出上升(UP)信号,而不考虑来自接收设备B的输出信号。第一触发元件205进一步被配置成响应于接收到取消上升触发信号(CANCEL_U)的指示,停止输出上升信号,而不考虑来自接收设备B的输出信号,所述取消上升触发信号的指示基于来自接收设备B的关于高数据信号接收完成的反馈。在这个示例中,在电平变换器210的输入线路207上接收来自发送设备A的数据信号,以确保来自发送设备A的数据信号的电压与接收设备B的工作电压相匹配。电平变换器210输出变换的数据信号A1,变换的数据信号A1在提供给第一触发元件205之前通过“非(NOT)”电路元件212。
第二触发元件215被配置成响应于接收到接收设备B接收来自发送设备A的低数据信号(TRIGGER_D)的指示,输出下降(DOWN)信号,而不考虑来自接收设备B的输出信号。此外,第二触发元件215进一步被配置成响应于接收到取消下降触发信号(CANCEL_D)的指示,停止输出下降信号,而不考虑来自接收设备B的输出信号,所述取消下降触发信号的指示基于来自接收设备B的关于低数据信号接收完成的反馈。
开关220和225被配置成接收上升信号和下降信号,并且响应于上升信号和下降信号来控制接收设备B的接收信号线路230上的信号提供。在图2的示例中,开关包括第一开关220(显示为PMOS晶体管),该第一开关220配置成响应于第一触发元件205输出上升信号而被触发,从而将接收设备B的接收信号线路230拉高。
开关还包括第二开关225(显示为NMOS晶体管),第二开关225配置成响应于第二触发元件215输出下降信号而被触发,从而将接收设备B的接收信号线路230拉低。在说明的示例中,上升信号和下降信号在提供给开关220和225之前,通过各自的“非(NOT)”电路232和234处理。开关220和225通过将线路230连接到系统电压以对电容器238充电,作为将线路230拉高的一部分,来实现对接收信号线路230的控制。接收信号线路230可操作地连接至接收设备B的接收设备控制器240,从而使得控制器240能够确定从发送设备A接收到数据。
接收设备反馈线路242提供关于接收设备B接收到数据信号的反馈至装置200。在这个示例中,接收设备反馈线路242从连接到接收信号线路230的放大器244输出,尽管其它的配置也是可能的。接收设备反馈线路242上的信号通过“非”电路246、上升沿检测器元件252和下降沿检测器元件254来处理,上升沿检测器元件252提供取消信号至第一触发元件205,下降沿检测器元件254提供取消信号至第二触发元件215。第一触发设备205又被配置成响应于接收到基于来自接收设备B的反馈的取消信号而取消上升信号,例如通过上述的示例配置。第二触发设备215进一步被配置成响应于接收到取消下降信号而取消该下降信号,该取消下降信号基于关于准备好从接收设备A接收新数据信号的反馈。经这样配置,该装置200与图1中的装置形成对比,图1中的装置是对称设计的,因此需要至模拟逻辑电路110、112、130和132的输入,以助于考虑来自接收设备B的输出信号。
装置200通过包括阻断反馈电路260而不考虑来自接收设备B的输出数据,该阻断反馈电路260配置成在接收设备B正在从发送设备A接收数据时,为接收设备B提供阻断信号,从而实现阻止接收设备B发送数据到发送设备A。在图2的示例中,承载来自第一触发元件205的上升信号的线路连接至“非”电路262,该电路的输出被提供到“与非”门电路元件264。“与非”门电路元件264的第二输入连接至承载来自第二触发元件215的下降信号的线路。“与非”门电路元件264的输出被提供到接收设备控制器240。接收设备控制器240被配置成接收来自接收信号线路230的信号和来自阻断反馈电路260的信号,其中接收设备控制器240被配置成响应于接收来自阻断反馈电路260的阻断信号,控制接收设备B不发送数据至发送设备A。接收设备控制器240被示为两个独立的元件,但可能是仅仅具有如图2所示的到电连接的路径的同一电路。本领域技术人员将认识和理解的是,这样的控制器可以包括固定用途的硬线平台或可以包括部分地或者全部可编程的平台。所有这些结构选择都是本领域公知和了解的,在此不需要进一步说明。
图2示出一个示例配置,其中第一触发元件被配置成接收数据信号的接收指示,而不使用具有除来自发送设备的数据信号的接收指示之外的其他输入的模拟逻辑电路元件。这样的装置能够达到比之前的结构更高的数据速率。例如,如果用于接收设备的电源(例如电池)为高(导致比平均工作电压例如1.2伏更高),(例如在接收信号线路230上的)充电信号的宽度由输入信号上升沿和输出信号上升沿之间的差所确定。放电信号的宽度由输入信号下降沿和输出信号下降沿之间的差所确定。在图1的旧电路中,这可能导致5千万比特每秒(Mbps)或更高的数据速率。然而,如果电源为低,(导致工作电压约0.9伏或者更低),充电信号的宽度和放电信号的宽度由单触发数据转换器生成器中的RC常量所确定,导致数据速率低于15Mbps。该RC常量部分地由模拟逻辑电路所确定;因此,由于在数据路径和反馈路径中移除了例如NOR(或非)和NAND(与非)电路元件的逻辑电路,所以图2的装置减少了数据传送的总延迟。
图3和图4的信号时序图中图示了数据速率的提高。图3示出在接收设备B从发送设备A接收数据的情况下,图1电路的指示部分上的示例理想矩形波或信号。以t1至t18标记的垂直线指示任意时间标记,以表明传播通过电路的信号的相对时序。图4示出了在接收设备B像图3那样从发送设备A接收相同信号的情况下,图2的装置200的指示部分上的示例理想矩形波或信号。尽管时序看起来是一样的,但是由于图2的装置在不包括图1的模拟逻辑元件的情况下运行,图4的时序单元t1至t18比图3的相同的时序单元t1至t18花费更少的时间。也就是说,图4的t1至t18的每一个比图3的对应时隙t1至t18时间短。
更具体地说,当接收设备以低电源运行时,例如0.9伏,t2是比特1的主导时间,t11是比特0的主导时间。对于图3和4,T_bit_1出现于时间区间t1至t5,T_bit_0出现于时间区间t10至t14。因为在图1的现有技术方法中有层叠式晶体管来提供“或非NOR”和“与非NAND”模拟逻辑电路,所以对于弱角信号(其中,图中的理想矩形波由明显圆角信号代替)和低温工作环境来说数据传输延迟较大,其中的每个情况都增加不同电路元件的充电和放电时间。因此在该电路中,数据速率为DateRate<=1/max(T_bit_1,T_bit_0)。相比较,由于去除了模拟逻辑电路元件,图2的装置200的数据速率由第一开关140上的充电信号(GP)的宽度所确定,或者由第二开关142上的放电信号(GN)的宽度所确定,DateRate<=1/max(GP的宽度,GN的宽度)。
此外,当使用图1的电路时,输入的数据在T_bit_1和T_bit_0期间不能改变。例如,如果当为T_bit_1时输入从1变成0,并且数据转换方向是从发送设备A至接收设备B,那么接收设备无法辨别数据是从发送设备A至接收设备B的(其中输入为来自发送设备A的“0”)还是从接收设备B发送给发送设备A的(输入为来自接收设备B的“1”)。电路的完全对称性导致了该辨别缺失。在这种情况下,图1的电路将会触发输入侧的单触发信号并引起数据错误和由于大的电流的芯片损坏。阻断反馈电路260的操作防止图2的装置200发生这种情况。
如图2的装置的操作方法500参考图5进行说明。接收设备在输入线路上接收来自发送设备的数据信号505。本方法还包括响应于接收到接收设备接收高数据信号的指示,从第一触发元件输出上升信号510,而不考虑来自接收设备的输出信号。本方法进一步包括响应于接收到接收设备从发送设备接收低数据信号的指示,从第二触发元件输出下降信号515,而不考虑来自接收设备的输出信号。
为接收设备提供关于数据信号的信号525。该信号根据多种条件而被提供。在一个方面,第一开关响应于第一触发元件输出上升信号,将接收设备的接收信号线路拉高。在另一个方面,第二开关响应于第二触发元件输出下降信号,将接收设备的接收信号线路拉低。上升和下降信号同样也可以被取消。举例来说,上升信号可以响应于接收到取消信号而被取消,该取消信号是基于来自接收设备的反馈,下降信号可以响应于接收到取消下降信号而被取消,该取消下降信号是基于关于准备好从接收设备接收新数据信号的反馈。
经这样配置,尽管现有电路使用输入信号和输出信号之间的差来产生充电或放电信号,用以提供关于接收数据的信号给接收设备,然后使用该差来取消充电或放电信号,但新方法使用输入信号的上升沿来产生充电信号并使用输出信号的上升沿来取消充电信号。新方法还使用输入信号的下降沿来产生放电信号并使用输出信号的下降沿来取消放电信号。
继续参考图5。阻断反馈电路在接收设备正从发送设备接收数据时为接收设备提供阻断信号520,以实现阻止接收设备发送数据到发送设备。在一个示例中,阻断反馈电路基于由第一触发元件和第二触发元件提供的信号而提供阻断信号,其不依赖于关于来自接收设备的出站数据信号的反馈。
尽管图5的流程图示出执行的具体顺序,但需要理解的是顺序依赖于各种因素,可以不同于所描述顺序。这些因素是例如不同电路完成不同任务的时间等。例如,两个或更多个模块的顺序可以相对于所示的顺序被打乱。而且,连续示出的两个或更多个模块可以并发或者部分并发执行。可以理解的是所有这些变化都在本发明的范围之内。
图6A-6F示出根据本公开的不同教导而操作的电路的示例详细电路图。图6A、6B和6D部分标记的“上升和下降信号发生器”大体与图2中的第一触发元件205、第二触发元件215和“非”电路232、234对应。图6C电路部分标记的“上升和下降信号取消”大体与图2的反馈部分对应,图2的反馈部分包括“非”电路246、上升沿检测器元件252、下降沿检测器元件254。图6E和6F的电路部分标记的“方向感测和阻断电路”大体与图2的阻断反馈电路260对应。本领域技术人员将认识到有很多方式来设计电路的特定实施,以实现本公开的教导。
本发明的方法能够应用于不同的背景。例如,移动电话可以通过有线连接以便与很多设备通信,例如电脑、视频播放器、平板电脑等。在这种情况下,移动电话可以发送数据至这些其它设备,并且移动电话可以从这些设备任一个接收数据。在这样的环境下,用户将感觉到快速数据交换,例如当多媒体文件交换时。由于新方法实现提高的增长的数据速率,所以本公开的各种教导的应用在这样的环境中有帮助。而且,新方法的电路由于移除了模拟逻辑元件而大体变得更简单。另外,该新方法由于减少了电路元件因此以更低的电消耗运行。该新方法还因为减少了低电压晶体管的使用因此减少了电流泄漏。
本领域技术人员将认识到,可以根据上述实施例作出大量的各种修改、改变和组合,而不脱离本发明的范围。例如,尽管提到“高”数据信号和“低”数据信号,它们可以被翻转,并且电路可以被配置成翻转这样的信号。因此,“高”和“低”数据信号表示仅仅涉及不同的数据信号。这种修改、改变和组合被视为落入本发明原理的范围之内。

Claims (12)

1.一种用于从一个设备转换数据到另一个设备的装置,该装置包括:
第一触发元件,其被配置成响应于接收到接收设备从发射设备接收高数据信号的指示,输出上升信号,而不考虑来自所述接收设备的输出信号;
第二触发元件,其被配置成响应于接收到所述接收设备从所述发射设备接收低数据信号的指示,输出下降信号,而不考虑来自所述接收设备的输出信号;
开关,其被配置成接收所述上升信号和所述下降信号,并且响应于所述上升信号和所述下降信号,控制在所述接收设备的接收信号线路上的信号的提供,
其中所述开关包括:
第一开关,其被配置成响应于所述第一触发元件输出所述上升信号而被触发从而将所述接收设备的所述接收信号线路拉高;以及
第二开关,其被配置成响应于所述第二触发元件输出所述下降信号而被触发从而将所述接收设备的所述接收信号线路拉低。
2.如权利要求1所述的装置,其中:
所述第一触发元件进一步被配置成响应于接收到取消上升触发信号的指示停止输出所述上升信号,而不考虑来自所述接收设备的输出信号,所述取消上升触发信号的指示基于来自所述接收设备的关于所述高数据信号接收完成的反馈;
所述第二触发元件进一步被配置成响应于接收到取消下降触发信号的指示停止输出所述下降信号,而不考虑来自所述接收设备的输出信号,所述取消下降触发信号的指示基于来自所述接收设备的关于低数据信号接收完成的反馈。
3.如权利要求1所述的装置,进一步包括阻断反馈电路,其被配置成当所述接收设备正在从所述发射设备接收数据时,为所述接收设备提供阻断信号,从而实现阻止所述接收设备发送数据至所述发射设备。
4.如权利要求3所述的装置,进一步包括接收设备控制器,其被配置成接收来自所述接收信号线路和所述阻断反馈电路的信号,其中所述接收设备控制器被配置成响应于接收到来自所述阻断反馈电路的所述阻断信号,而控制所述接收设备不发送数据给所述发射设备。
5.如权利要求1所述的装置,其中所述第一触发元件被配置成接收所述高数据信号的接收指示,而不使用具有除来自所述发射设备的所述高数据信号的接收指示之外的其他输入的模拟逻辑电路元件。
6.如权利要求1所述的装置,其中所述第一触发设备进一步被配置成响应于接收到基于来自所述接收设备的反馈的取消信号而取消所述上升信号。
7.如权利要求1所述的装置,其中所述第二触发设备进一步被配置成响应于接收到取消下降信号而取消所述下降信号,所述取消下降信号基于关于准备好从接收设备接收新数据信号的反馈。
8.一种用于从一个设备转换数据到另一个设备的方法,包括:
接收设备在输入线路上接收来自发射设备的数据信号;
响应于接收到接收设备接收高数据信号的指示,从第一触发元件输出上升信号,而不考虑来自所述接收设备的输出信号;
第一开关响应于所述第一触发元件输出所述上升信号,将所述接收设备的接收信号线路拉高;
响应于接收到所述接收设备从所述发射设备接收低数据信号的指示,从第二触发元件输出下降信号,而不考虑来自所述接收设备的输出信号;
第二开关响应于所述第二触发元件输出所述下降信号,将所述接收设备的所述接收信号线路拉低。
9.如权利要求8所述的方法,进一步包括响应于接收到取消上升信号而取消所述上升信号,所述取消上升信号基于来自所述接收设备的关于准备好从所述发射设备接收新数据信号的反馈。
10.如权利要求8所述的方法,进一步包括响应于接收到取消下降信号而取消所述下降信号,所述取消下降信号基于关于准备好从所述发射设备接收新数据信号的反馈。
11.如权利要求8所述的方法,进一步包括阻断反馈电路在所述接收设备正在从所述发射设备接收数据时,为所述接收设备提供阻断信号,从而实现阻止所述接收设备发送数据至所述发射设备。
12.一种用于从一个设备转换数据到另一个设备的装置,该装置包括:
第一触发元件,其被配置成:
接收来自发射设备的高数据信号的接收指示,而不使用具有除来自所述发射设备的所述高数据信号的接收指示之外的其他输入的模拟逻辑电路元件;
响应于接收到接收设备从所述发射设备接收所述高数据信号的指示,输出上升信号,而不考虑来自所述接收设备的输出信号;和
响应于接收到基于来自所述接收设备的反馈的取消上升信号,取消所述上升信号;
第二触发元件,其被配置成:
接收来自发射设备的低数据信号的接收指示,而不使用具有除来自所述发射设备的所述低数据信号的接收指示之外的其他输入的模拟逻辑电路元件;
响应于接收到所述接收设备从所述发射设备接收所述低数据信号的指示,输出下降信号,而不考虑来自所述接收设备的输出信号;和
响应于接收到取消下降信号而取消所述下降信号,所述取消下降信号基于关于准备好从接收设备接收新数据信号的反馈;
第一开关,其被配置成响应于所述第一触发元件输出所述上升信号而被触发从而将所述接收设备的接收信号线路拉高;
第二开关,其被配置成响应于所述第二触发元件输出所述下降信号而被触发从而将所述接收设备的所述接收信号线路拉低;
阻断反馈电路,被配置成当所述接收设备正在从所述发射设备接收数据时,为所述接收设备提供阻断信号,从而实现阻止所述接收设备发送数据至所述发射设备;
接收设备控制器,其被配置成接收来自所述接收信号线路和所述阻断反馈电路的信号,其中所述接收设备控制器被配置成响应于接收到来自所述阻断反馈电路的所述阻断信号而控制所述接收设备不发送数据至所述发射设备。
CN201210381846.5A 2012-08-20 2012-08-20 高速数据传输方法和装置 Active CN103634075B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210381846.5A CN103634075B (zh) 2012-08-20 2012-08-20 高速数据传输方法和装置
US13/689,913 US9396144B2 (en) 2012-08-20 2012-11-30 High speed data transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210381846.5A CN103634075B (zh) 2012-08-20 2012-08-20 高速数据传输方法和装置

Publications (2)

Publication Number Publication Date
CN103634075A CN103634075A (zh) 2014-03-12
CN103634075B true CN103634075B (zh) 2019-07-16

Family

ID=50100897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210381846.5A Active CN103634075B (zh) 2012-08-20 2012-08-20 高速数据传输方法和装置

Country Status (2)

Country Link
US (1) US9396144B2 (zh)
CN (1) CN103634075B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6921488B2 (ja) * 2016-06-09 2021-08-18 キヤノン株式会社 信号伝送装置、信号伝送システム及び機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101346864A (zh) * 2005-10-19 2009-01-14 力特保险丝有限公司 线性低电容过电压保护电路
CN101636909A (zh) * 2007-03-19 2010-01-27 Nxp股份有限公司 用于将输入信号转换成不同电压范围的输出信号的装置
CN102089748A (zh) * 2008-07-29 2011-06-08 高通股份有限公司 顺应高信号电平的输入/输出电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078176B2 (en) * 2008-01-29 2011-12-13 Kyocera Corporation Radio communication apparatus and radio communication method
JP2011198046A (ja) * 2010-03-19 2011-10-06 Kddi Corp 中継装置及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101346864A (zh) * 2005-10-19 2009-01-14 力特保险丝有限公司 线性低电容过电压保护电路
CN101636909A (zh) * 2007-03-19 2010-01-27 Nxp股份有限公司 用于将输入信号转换成不同电压范围的输出信号的装置
CN102089748A (zh) * 2008-07-29 2011-06-08 高通股份有限公司 顺应高信号电平的输入/输出电路

Also Published As

Publication number Publication date
CN103634075A (zh) 2014-03-12
US20140052890A1 (en) 2014-02-20
US9396144B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
US10353853B1 (en) USB type-C sideband signal interface circuit
US11416054B2 (en) USB type-C signal interface circuit
EP2899556B1 (en) Semiconductor device and battery voltage monitoring device
US8200852B2 (en) Multi-mode dongle for peripheral devices and associated methods
CN103237189B (zh) 电子设备、mhl连接器、mhl系统和连接器检测方法
US9898060B2 (en) System and method for wireless power transfer using automatic power supply selection
JP2020504421A (ja) バッテリー管理ユニット及びこれを含むバッテリーパック
US9690641B2 (en) Clearing a watchdog timer every time a processor instructs a transmission of a ping message to a power receiving device
US9236912B2 (en) Dual input single output power multiplexer for near field communication application
JP7006876B2 (ja) 半導体装置、電池監視システム、および半導体装置の起動方法
US9891684B2 (en) USB type-C dual-role power ports
EP3541030B1 (en) Isolation circuit
JP2018011442A (ja) 受電装置およびその制御回路、電子機器、給電システムの動作方法
CN110622011B (zh) 用于开漏通信系统的中继器
US20160225559A1 (en) Power supply system
JP2008131670A (ja) 電池電圧監視装置
CN104052445A (zh) 减少串扰的装置
CN103634075B (zh) 高速数据传输方法和装置
CN117477898A (zh) 电源管理集成电路、具有其的电子设备以及其操作方法
CN103425220B (zh) 一种电能控制模块、装置及设备
KR20100130100A (ko) 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법
US20200379860A1 (en) Debugging device and electronic device having the debugging device
US9378074B2 (en) Server system
US9438038B1 (en) Power supply fast turn-on and increased hold-up time within an electrical device
US9846671B2 (en) Bidirectional data transmission system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant