[go: up one dir, main page]

KR101542399B1 - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101542399B1
KR101542399B1 KR1020080083421A KR20080083421A KR101542399B1 KR 101542399 B1 KR101542399 B1 KR 101542399B1 KR 1020080083421 A KR1020080083421 A KR 1020080083421A KR 20080083421 A KR20080083421 A KR 20080083421A KR 101542399 B1 KR101542399 B1 KR 101542399B1
Authority
KR
South Korea
Prior art keywords
delete delete
forming
color filter
thin film
barrier ribs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080083421A
Other languages
English (en)
Other versions
KR20100024731A (ko
Inventor
이광호
김장수
유홍석
김상수
김시열
윤재형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080083421A priority Critical patent/KR101542399B1/ko
Priority to US12/414,932 priority patent/US9046727B2/en
Publication of KR20100024731A publication Critical patent/KR20100024731A/ko
Priority to US14/727,286 priority patent/US9269729B2/en
Application granted granted Critical
Publication of KR101542399B1 publication Critical patent/KR101542399B1/ko
Priority to US15/041,746 priority patent/US9570477B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 잉크젯 방식으로 색필터를 박막 트랜지스터 표시판에 형성함에 있어서 유기 물질로 형성된 격벽을 사용하여 색필터를 형성할 공간을 구획한다. 유기 물질로 형성된 격벽은 테이퍼 각도가 크며, 그 두께도 커서 색필터가 안정적으로 구획된 영역 안에 매입된다. 또한, 격벽을 화소 전극과 드레인 전극이 전기적으로 연결되는 영역에도 형성하여 접촉 구멍이 양호하게 형성되도록 한다.
유기 격벽, COA, 색필터, 차광 부재, 잉크젯, 금속 패턴, 테이퍼

Description

박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전기장 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 하나의 표시판(이하 '박막 트랜지스터 표시판'이라 한다)에는 복수의 박막 트랜지스터와 화소 전극이 행렬의 형태로 배열되어 있고, 다른 표시판(이하 '공통 전극 표시판'이라 한다)에는 적색, 녹색 및 청색의 색필터가 형성되어 있고 그 전면을 공통 전극이 덮고 있는 구조가 주류이다.
그러나, 이러한 액정 표시 장치는 화소 전극과 색필터가 다른 표시판에 형성되므로 화소 전극과 색필터 사이에 정확한 정렬(align)이 곤란하여 정렬 오차가 발 생할 수 있다.
이를 해결하기 위하여, 색필터와 화소 전극을 동일한 표시판에 형성하는 구조(color filter on array, CoA) 구조가 제안되었다. 이때, 일반적으로 색필터뿐만 아니라 차광 부재도 화소 전극과 동일한 표시판에 형성하게 된다.
화소 전극과 동일한 표시판에 색필터를 형성하는 경우, 제조 공정을 단순화하여 제조 시간 및 비용을 감소하기 위하여, 색필터를 잉크젯 인쇄 방법으로 형성한다. 잉크젯 방법을 사용하기 위하여 차광 부재로 격벽을 형성하게 된다.
그런데 차광 부재로 형성된 격벽은 그 높이가 낮아 잉크젯으로 형성된 색필터를 충분히 구분시키기 부족한 단점이 있다. 또한, 차광 부재로 형성된 격벽은 측벽이 테이퍼 형상을 이루지만, 그 각도가 작아 색필터가 안정적으로 매입되기 어렵다.
또한, CoA 구조에서 화소 전극과 드레인 전극 간의 전기적 접속을 위한 접촉 구멍의 형성이 용이하지 않다는 문제점이 있다. 이는 색필터 또는 블랙 매트릭스가 화소 전극과 드레인 전극 사이에 위치하여 이를 제거하여야 하는데, 이를 제거하는 것이 용이하지 않기 때문이다.
따라서 본 발명이 이루고자 하는 기술적 과제는 색필터를 잉크젯 인쇄 방법으로 형성할 때 차광 부재를 포함하지 않는 다른 구조의 격벽을 사용하여 색필터가 보다 충실하게 형성되도록 하며, 드레인 전극을 노출시키는 접촉 구멍을 용이하게 형성하여 화소 전극과 드레인 전극간의 전기적 접촉에 문제가 발생하지 않도록 한다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되며, 드레인 전극을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터를 덮는 보호막, 상기 보호막 위에 유기 물질로 형성되며, 세로부, 가로부 및 상기 드레인 전극의 상부에 위치하는 콘택부를 포함하는 격벽, 상기 보호막 위에 형성되며, 상기 격벽에 의하여 구획된 영역에 형성된 색필터, 상기 격벽 및 상기 색필터위에 형성된 유기 캐핑막, 및 상기 유기 캐핑막 위에 형성되며, 상기 보호막, 상기 격벽의 상기 콘택부 및 상기 유기 캐핑막에 형성된 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
상기 화소 전극 위에 형성된 차광 부재, 및 상기 화소 전극의 위이며, 상기 차광 부재와 동일한 물질로 형성되며, 상기 차광 부재보다 높이가 높은 스페이서를 더 포함할 수 있다.
상기 차광 부재는 상기 격벽의 가로부와 중첩하는 가로부를 가지며, 상기 격벽의 세로부와 중첩하는 세로부를 가질 수 있다.
상기 차광 부재의 가로부 및 세로부는 상기 격벽의 가로부 및 세로부에 비하여 폭이 넓을 수 있다.
상기 차광 부재 및 상기 스페이서는 일체로 형성되어 있으며, 그 중 높이가 높은 부분이 스페이서로 역할을 할 수 있다.
상기 스페이서의 하부에는 상기 격벽이 형성되어 있을 수 있다.
상기 격벽은 2㎛ 이상 10㎛ 이하의 두께로 형성되어 있을 수 있다.
상기 격벽은 상기 절연 기판 면에 대하여 경사져 있으며, 그 경사각은 50° 내지 약 120°일 수 있다.
상기 격벽을 형성하는 유기 물질은 유전율 4 이하의 저유전율 유기 물질을 사용하거나 계면 활성제(surfactant), 규소(Si) 계열, 불소(F) 계열 중 한가지 이상의 물질을 첨가하고 있는 유기 물질일 수 있다.
상기 보호막의 아래이며, 상기 격벽의 콘택부와 중첩하는 영역에 형성된 금속 패턴을 더 포함할 수 있다.
하나의 화소에는 2개의 제1 및 제2 박막 트랜지스터를 포함하며, 상기 제1 박막 트랜지스터는 게이트선 및 제1 데이터선에 연결되며, 상기 제2 박막 트랜지스터는 상기 게이트선 및 제2 데이터선에 연결되며, 상기 화소 전극은 상기 제1 박막 트랜지스터와 연결되는 제1 부화소 전극 및 상기 제2 박막 트랜지스터와 연결되는 제2 부화소 전극을 포함할 수 있다.
상기 제1 및 제2 부화소 전극은 각각 슬릿 패턴을 포함할 수 있다.
상기 격벽의 세로부는 인접하는 상기 제1 및 제2 데이터선 사이의 영역을 중심으로 형성되며, 상기 제1 및 제2 데이터선과 일부 중첩할 수 있다.
상기 격벽의 가로부는 상기 게이트선과 중첩하여 형성되어 있을 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스 터 및 상기 기판 위에 보호막을 형성하는 단계, 상기 보호막 위에 유기 물질을 적층하고 사진 공정으로 패터닝하여 세로부, 가로부 및 상기 드레인 전극의 상부에 위치하는 콘택부를 포함하는 격벽을 형성하는 단계, 상기 격벽으로 구획된 영역에 잉크젯 방식으로 색필터를 형성하는 단계, 상기 격벽 및 상기 색필터를 덮는 유기 캐핑막을 형성하면서 사진 공정으로 상기 드레인 전극의 상부에 상기 유기 캐핑막을 제거하는 단계, 상기 격벽의 콘택부 및 상기 보호막의 일부를 건식 식각방식으로 제거하여 상기 드레인 전극을 노출시키는 접촉 구멍을 형성하는 단계, 및 상기 접촉 구멍을 통하여 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 유기 캐핑막위에 상기 격벽과 중첩하는 차광 부재 및 스페이서를 함께 형성하는 단계를 더 포함할 수 있다.
상기 차광 부재 및 상기 스페이서를 함께 형성하는 단계는 상기 유기 캐핑막 전면에 흑색 안료를 분산시킨 감광성 레지스트를 도포하고, 투명 영역, 반투명 영역 및 차광 영역을 가지는 노광 마스크를 이용하여 노광 및 현상하여 흑색 감광성 레지스트가 위치에 따라 서로 다른 두께를 가지도록 하여 형성할 수 있다.
상기 격벽을 형성하는 단계는 상기 격벽을 형성한 후 상기 격벽의 표면에 불소를 결합시키거나 표면처리를 추가적으로 진행하는 단계를 더 포함할 수 있다.
상기 격벽은 2㎛ 이상 10㎛ 이하의 두께로 형성할 수 있다.
상기 격벽은 상기 절연 기판 면에 대하여 경사지도록 형성하며, 그 경사각은 50° 내지 약 120°일 수 있다.
상기 격벽의 세로부 및 가로부는 각각 상기 박막 트랜지스터와 연결된 데이터선 및 게이트선과적어도 일부 중첩하도록 형성할 수 있다.
이상과 같이 본 발명의 실시예에 따르면, 유기막으로 형성된 격벽을 이용하여 격벽을 높게 형성한 후 색필터를 잉크젯 공정으로 형성함으로써 색필터의 색감을 향상시키고, 인접한 색필터간의 혼색을 방지할 수 있고, 드레인 전극을 노출시키는 접촉 구멍도 용이하게 형성할 수 있다. 한편, 대향 기판에는 공통 전극 이외에 추가적으로 형성하는 것이 없을 수 있어 대향 기판의 제조 공정이 간략해지고, 양 기판을 잘못 정렬할 우려가 적다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1을 참조하면, 본 실시예에 따른 액정 표시 장치는 복수의 게이트선(GL), 복수 쌍의 데이터선(DLa, DLb) 및 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)를 포함한다. 액정 표시 장치를 구조적으로 보면 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 그 사이에 들어 있는 액정층(3)을 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 부화소(PXa, PXb)는 스위칭 소자(Qa, Qb)와 액정 축전기(Clca, Clcb) 및 유지 축전기(storage capacitor)(Csta, Cstb)를 포함한다.
스위칭 소자(Qa, Qb)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DLa, DLb)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca, Clcb) 및 유지 축전기(Csta, Cstb)와 연결되어 있다.
액정 축전기(Clca, Clcb)는 부화소 전극(191a, 191b)과 공통 전극(270)을 두 단자로 하고, 두 단자 사이의 액정층(3) 부분을 유전체로 하여 형성된다.
액정 축전기(Clca, Clcb)의 보조적인 역할을 하는 유지 축전기(Csta, Cstb)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 부화소 전극(191a, 191b)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다.
두 액정 축전기(Clca, Clcb)에 충전되는 전압은 서로 약간의 차이가 나도록 설정되어 있다. 예를 들면, 액정 축전기(Clca)에 인가되는 데이터 전압이 액정 축전기(Clcb)에 인가되는 데이터 전압에 비하여 항상 낮거나 높도록 설정한다. 이렇게 두 액정 축전기(Clca, Clcb)의 전압을 적절하게 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 할 수 있어 액정 표시 장치의 측면 시인성을 향상할 수 있다.
그러면 도 2 및 도 3을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대해서 더욱 상세히 설명한다.
도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 3은 도 2의 III-III선을 따라 잘라 도시한 단면도이다.
도 2 및 도 3을 참고하면, 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131, 135)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 제1 및 제2 게이트 전극(gate electrode)(124a, 124b)을 포함한다.
유지 전극선은 게이트선(121)과 실질적으로 나란하게 뻗은 줄기선(stem)(131)과 이로부터 뻗어 나온 복수의 유지 전극(135)을 포함한다. 유지 전극선(131, 135)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131, 135) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있으며, 게이트 절연막(140) 위에는 비정질 또는 결정질 규소 등으로 만들어진 복수의 반도체(154a, 154b)가 형성되어 있다.
반도체(154a, 154b) 위에는 각각 복수 쌍의 저항성 접촉 부재(ohmic contact)(161a, 161b, 163b, 165b, 165a, 165b)가 형성되어 있으며, 저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b)는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
저항성 접촉 부재(161a, 161b, 163b, 165b, 165a, 165b) 및 게이트 절연막(140) 위에는 복수 쌍의 데이터선(data line)(171a, 171b)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다.
데이터선(171a, 171b)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선의 줄기선(131)과 교차한다. 데이터선(171a, 171b)은 제1, 제2 게이트 전극(124a, 124b)을 향하여 뻗어 U자형으로 굽은 제1 및 제2 소스 전극(source electrode)(173a, 173b)을 포함하며, 제1 및 제2 소스 전극(173a, 173b)은 제1, 제2 게이트 전극(124a, 124b)을 중심으로 제1 및 제2 드레인 전극(175a, 175b)과 마주한다.
제1 및 제2 드레인 전극(175a, 175b)은 제1 소스 전극(173a)으로 일부 둘러싸인 한 쪽 끝에서부터 위로 뻗어 있으며 반대쪽 끝은 다른 층과의 접속을 위해 면적이 넓을 수 있다.
그러나 제1 및 제2 드레인 전극(175a, 175b)을 비롯한 데이터선(171a, 171b) 의 모양 및 배치는 여러 형태로 변형될 수 있다.
제1 및 제2 게이트 전극(124a, 124b), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)은 제1 및 제2 반도체(154a, 154b)와 함께 제1 및 제2 박막 트랜지스터(thin film transistor, TFT)(Qa, Qb)를 이루며, 제1 및 제2 박막 트랜지스터(Qa, Qb)의 채널(channel)은 제1 및 제2 소스 전극(173a, 173b)과 제1 및 제2 드레인 전극(175a, 175b) 사이의 제1 및 제2 반도체(154a, 154b)에 형성된다.
저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터선(171a, 171b) 및 드레인 전극(175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154a, 154b)에는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터선(171a, 171b) 및 드레인 전극(175a, 175b)으로 가리지 않고 노출된 부분이 있다.
저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b)와 데이터선(171a, 171b, 173a, 173b) 및 드레인 전극(175a, 175b)은 동일한 평면 패턴을 가지고, 드레인 전극(175a, 175b)과 소스 전극(173a, 173b) 사이의 노출된 부분을 제외하고 반도체(154a, 154b)와 실질적으로 동일한 평면 패턴을 가질 수 있다.
데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 질화규소 또는 산화규소 따위로 만들어진 보호막(180)이 형성되어 있다.
보호막(180) 위에는 유기 물질로 형성된 격벽(215) 및 격벽(215)에 의하여 구획된 영역내에서 잉크젯 방식으로 형성된 색필터(230)가 형성되어 있다.
먼저 격벽(215)은 게이트선(121)을 따라서 게이트선(121)과 평행하게 형성된 가로부와 인접한 2개의 데이터선(171a, 171b) 및 그 사이 영역을 따라서 데이터선과 평행하게 형성된 세로부 및 화소 전극과 드레인 전극이 연결되는 위치에 형성된 콘택부를 포함하며, 색필터가 형성될 영역을 구획한다. 격벽(215)을 형성하는 유기 물질은 유전율 4 이하의 저유전율 유기 물질로 형성된다. 또한, 격벽(215)은 2㎛ 이상 10㎛ 이하의 두께로 형성되며, 기판(110) 면에 대하여 경사져 있으며, 그 경사각은 50° 내지 약 120°이다. 여기서 90°를 넘는 각도는 역테이퍼 구조인 경우를 나타낸다.
격벽(215)이 형성되어 있지 않은 영역에는 잉크젯 방식으로 색필터(230R, 230G, 230B)가 형성되어 있다. 이때, 격벽(215)의 높이가 높고, 테이퍼 각도도 커서 색필터(230R, 230G, 230B)가 안정적으로 고르게 채워진다.
격벽(215) 및 색필터(230R, 230G, 230B)의 위에는 유기 캐핑막(225)가 형성된다. 유기 캐핑막(225)은 감광성을 가지는 유기 물질로 형성할 수 있으며, 유전율 4이하의 저유전율을 가지는 유기 물질로 형성할 수 있다. 유기 캐핑막(225)은 색필터(230)가 들뜨는 것을 방지하고 색필터(230)로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층(3)의 오염을 억제하여 화면 구동 시 초래할 수 있는 잔상과 같은 불량을 방지한다.
보호막(180), 격벽(215) 및 유기 캐핑막(225)는 드레인 전극(175a, 175b)을 드러내는 접촉 구멍(185a, 185b)을 가진다.
유기 캐핑막(225) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다.
각 화소 전극(191)은 간극(91)을 사이에 두고 서로 분리되어 있는 제1 및 제2 부화소 전극(191a, 191b)을 포함한다.
제1 및 제2 부화소 전극(191a, 191b)의 전체적인 모양은 사각형이며 가로 줄기부 및 이와 직교하는 세로 줄기부로 이루어진 십자형 줄기부를 포함한다. 또한 가로 줄기부와 세로 줄기부에 의해 네 개의 부영역으로 나뉘어지며 각 부영역은 복수의 미세 가지부를 포함한다.
미세 가지부 중 하나는 가로 줄기부 또는 세로 줄기부에서부터 왼쪽 위 방향으로 비스듬하게 뻗어 있으며, 다른 하나의 미세 가지부는 가로 줄기부 또는 세로 줄기부에서부터 오른쪽 위 방향으로 비스듬하게 뻗어 있다. 또한 다른 하나의 미세 가지부는 가로 줄기부 또는 세로 줄기부에서부터 왼쪽 아래 방향으로 뻗어 있으며, 나머지 하나의 미세 가지부는 가로 줄기부 또는 세로 줄기부에서부터 오른쪽 아래 방향으로 비스듬하게 뻗어 있다.
각 미세 가지부는 게이트선(121) 또는 가로 줄기부와 대략 45도 또는 135도의 각을 이룬다. 또한 이웃하는 두 부영역의 미세 가지부는 서로 직교할 수 있다.
도시하지 않았으나 미세 가지부의 폭은 가로 줄기부 또는 세로 줄기부에 가까울수록 넓어질 수 있다.
화소 전극(191) 전체에서 제2 부화소 전극(191b)이 차지하는 면적이 제1 부화소 전극(191a)이 차지하는 면적보다 클 수 있으며, 제2 부화소 전극(191b)은 제1 부화소 전극(191a)의 면적보다 1.0배에서 2.2배 정도 클 수 있다. 그러나, 제1 및 제2 부화소 전극(191a, 191b)의 형태나 면적 비는 다양하게 변형 가능하다.
제1 및 제2 부화소 전극(191a, 191b)은 접촉 구멍(185a, 185b)을 통하여 제1 및 제2 드레인 전극(175a, 175b)과 물리적, 전기적으로 연결되어 있으며, 제1 및 제2 드레인 전극(175a, 175b)으로부터 데이터 전압을 인가 받는다.
이러한 화소 전극(191)의 평면 패턴은 다양한 패턴으로 형성될 수 있다. 본 실시예에서는 화소 전극(191)이 제1 및 제2 부화소 전극(191a, 191b)을 포함하고, 제1 및 제2 부화소 전극(191a, 191b)은 각기 제1 및 제2 드레인 전극(175a, 175b)에 연결되어 있으나, 다른 실시예에서는 화소 전극(191)은 하나의 전극으로 이루어질 수 있으며, 하나의 드레인 전극에 연결될 수 있다.
도시하지는 않았지만, 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 경우, 박막 트랜지스터 표시판과 마주보는 상부 표시판(도시하지 않음)을 포함한다.
상부 표시판은 절연 기판 위에 형성되어 있는 공통 전극(도시하지 않음)과 그 위에 형성되어 있는 배향막(도시하지 않음)을 포함할 수 있다.
그리고 하부 박막 트랜지스터 표시판 및 상부 공통 전극 표시판의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있을 수 있다.
하부 박막 트랜지스터 표시판 및 상부 공통 전극 표시판 사이에는 액정층(도시하지 않음)이 들어있다.
이상 설명한 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 도 4 내지 도 8 및 도 2 및 도 3을 참조하여 설명한다.
도 4 내지 도 8은 도 2의 III-III선을 따라 자른 도 3의 형성순서를 각 공정별로 구분하여 도시하는 단면도이다.
도 4에서는 게이트선 및 일부 층상 구조는 도시되어 있지 않지만, 이 부분은 일반적인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법과 동일하므로 간략하게 설명한다. 도 4에서 도시하고 있는 구조는 보호막(180)을 형성한 단계까지 도시하고 있으며, 이를 설명하면 다음과 같다.
절연 기판(110) 위에 게이트 전극(124a, 124b)을 포함하는 게이트선(121)을 형성하고, 게이트선(121)을 포함하는 기판(110) 위에 게이트 절연막, 불순물이 도핑되지 않은 비정질 규소층, 불순물이 도핑된 비정질 규소층 및 데이터 도전층을 차례로 적층한다. 이어서 데이터 도전층 위에 감광막(도시하지 않음)을 도포하고 슬릿 마스크 따위를 사용하여 두께가 다른 감광 패턴을 형성한다. 그리고 감광 패턴을 마스크로하여 데이터 도전층, 불순물이 도핑된 비정질 규소층 및 불순물이 도핑되지 않은 비정질 규소층을 1차 식각하여 반도체(154a, 154b)를 형성한 후 데이터 도전층을 2차 식각하여 소스 전극(173a, 173b)을 포함하는 데이터선(171a, 171b) 및 드레인 전극(175a, 175b)를 형성한다.
이후 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b)을 마스크로 이들 사이에 노출되어 있는 비정질 규소층을 제거하여 저항성 접촉층(161a, 161b, 163a, 163b, 165a, 165b)을 형성한다. 이어서, 데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 게이트 절연막(140) 위에 보호막(180)을 형성한다.
다음, 도 5에 도시한 바와 같이, 유기 물질로 2㎛ 이상 10㎛ 이하의 두께의 격벽(215)을 형성한다. 격벽(215)이 형성되는 위치는 인접한 데이터선(171a, 171b)의 사이를 중심으로 양 데이터선(171a, 171b)과 일부 중첩하도록 형성하고, 게이트선(121)을 따라서 형성되도록 하여 하나의 화소 영역을 둘러싸도록 형성한다. 또한, 드레인 전극(175a, 175b)이 화소 전극과 연결되는 위치에도 형성한다. 유기 물질은 유전율 4 이하의 저유전율 유기 물질로 형성될 수 있으며, 기판(110) 면에 대하여 경사져 있으며, 그 경사각은 50° 내지 약 120°이다. 여기서 90°를 넘는 각도는 역테이퍼 구조인 경우를 나타낸다.
격벽(215)을 형성하는 유기 물질로는 계면 활성제(surfactant), 규소(Si) 계열, 불소(F) 계열 중 한가지 이상의 물질을 첨가하고 있는 유기 물질을 사용할 수 있으며, 격벽(215)이 형성된 후 격벽(215)의 표면 특성을 향상시키기 위하여 격벽(215)의 표면에 불소를 결합시키거나 표면 처리할 수 있다.
다음, 도 6에 도시한 바와 같이, 잉크젯 방식으로 색필터(230R, 230G, 230B)를 형성한다. 격벽(215)이 테이퍼져 있으며, 그 높이도 높아 색필터(230R, 230G, 230B)가 안정적으로 격벽 내에 형성된다. 이에 대해서는 도 13이하에서 비교 설명한다.
다음, 도 7에 도시한 바와 같이, 격벽(215) 및 색필터(230R, 230G, 230B)의 상부에 유기 캐핑막(225)을 형성하면서 노광 및 현상 공정을 통하여 드레인 전극(175a, 175b)에 해당하는 부분에 유기 캐핑막(225)을 제거하여 오픈(185-1)시킨다.
다음, 도 8에 도시한 바와 같이, 건식 식각 방식으로 유기 캐핑막(225)이 오픈된 영역의 보호막(180)을 제거하여 접촉 구멍(185a, 185b)을 형성한다.
이상과 같이 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 경우 추가적으로 빛을 차단하는 차광부재가 필요하며, 이하 도 9 및 도 10에서는 차광부재에 대하여 살펴본다.
도 9는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에서 차광 부재의 형성 위치를 도시한 배치도이며, 도 10은 도 9의 스페이서 및 차광 부재를 따라 잘라 도시한 단면도이다.
도 9 및 도 10에 따르면, 차광 부재(220)는 인접한 2개의 데이터선(171a, 171b) 및 그 사이 영역을 따라서 세로 방향으로 형성된 세로부 및 세로부에서 게이트선(121)을 따라서 뻗어나온 가로부를 포함한다. 여기서, 차광 부재(220)의 가로부 및 세로부는 격벽(215)의 가로부 및 세로부와 중첩하며, 차광 부재(220)의 가로부 및 세로부의 폭이 격벽(215)의 가로부 및 세로부의 폭에 비하여 넓게 형성된다. 또한, 차광 부재(220)는 격벽(215)의 콘택부와 중첩하는 영역에도 형성될 수 있다. 한편, 차광 부재(220)를 형성할 때, 이와 동시에 스페이서(225)를 함께 형성한다. 본 발명의 실시예에 따른 스페이서(225)는 차광 부재(220)와 동일한 재료로 형성되어 빛을 투과시키지 않으며, 차광 부재(220)에 비하여 높이가 높아 상부 기판과 하부 기판 사이의 간격을 일정하게 유지시키는 역할을 수행한다.
차광 부재(220) 및 스페이서(225)를 함께 형성하는 방법은 기판 전면에 흑색 안료를 분산시킨 감광성 레지스트를 도포하고, 투명 영역, 반투명 영역 및 차광 영 역을 가지는 노광 마스크를 이용하여 노광 및 현상하여 흑색 감광성 레지스트가 위치에 따라 서로 다른 두께를 가지도록 하여 형성한다. 이때, 반투명 영역에는 슬릿 패턴, 격자 패턴 또는 투과율이 중간이거나 두께가 중간인 박막이 사용될 수 있다.
본 발명의 실시예에 따른 스페이서는(225) 게이트선(121)의 상이며, 인접한 2개의 차광 부재(220)로부터 일정 거리를 띄어 형성된다. 도 9 및 도 10과 달리 스페이서(225)가 형성되는 위치는 자유로울 수 있으며, 데이터선 및 게이트선의 상부뿐만 아니라, 기판의 외각부에도 형성될 수 있다.
한편, 도 11에서는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도를 도시하고 있다.
도 11은 도 6에 대응하는 단면도로, 도 6과 달리 게이트 금속 패턴(125)가 추가 형성되어 있다.
게이트 금속 패턴(125)은 게이트선(121)과 동일한 물질로 형성되며, 게이트선(121) 및 게이트 전극(124a, 124b)과 전기적으로 분리되어 있다. 또한, 격벽(215) 중 콘택부의 하부, 즉, 화소 전극과 드레인 전극이 전기적으로 연결되는 부분의 아래에 형성된다. 게이트 금속 패턴(125)을 형성하는 이유는 노광 및 현상을 통하여 제거하는 격벽(215)의 두께를 줄여 보다 용이하게 드레인 전극을 노출 시킬 수 있도록 하기 위한 것이다. 즉, 건식 식각 방식으로 식각할 보호막(180)의 두께는 동일하지만, 식각해야 할 격벽(215)의 두께가 줄어들므로 노광 및 현상에 시간이 줄어드는 장점이 있다. 도 6에서 식각해야 할 격벽(215)의 두께가 1.3㎛인 경우 게이트 금속 패턴(125)이 약 0.4㎛ 정도의 두께를 가지므로 0.9㎛ 정도만 식각하면 보호막(180)이 노출된다. 실시예에 따라서는 게이트 금속 패턴(125)이 게이트선(121)과 다른 층에 형성될 수 도 있지만, 보호막(180)하부에 형성되는 것이 바람직하다.
한편, 도 12에서는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도로, 표시판의 외각부의 단면 구조를 도시하는 단면도이다.
도 12는 도 10에 대응하는 도면으로 차광 부재(220) 및 스페이서(235)를 형성할 때, 표시 기판의 외각부에도 빛을 차단하는 물질로 외각부 차광 부재(226)를 형성하여야 하며, 외각부 차광 부재(226)는 표시 영역의 차광 부재(220)와 높이가 다를 수 있다. 또한, 외각부 차광 부재(226)는 2 이상의 높이를 가질 수 있으며, 그 중 가장 높은 높이를 가지는 부분은 외각부에서 상하 기판의 간격을 지지하는 외각부 스페이서(227)의 역할을 수행할 수 있다. 또한, 외각부에는 색필터를 잉크젯 방식으로 형성하지 않음에도 불구하고 외각부 격벽(215-1)이 형성된다.
상부 기판과 접촉하면서 상하 기판의 간격을 유지하는 것은 외각부 스페이서(227)만의 역할로 보이지만, 실제로는 그 하부에 위치하고 있는 외각부 격벽(215-1)이 일정 수준이상의 높이를 책임지고 있기 때문이다.
한편, 차광 부재(220), 스페이서(235), 외각부 차광 부재(226) 및 외각부 스페이서(227)는 모두 하나의 마스크를 사용하여 한번의 노광 및 현상 공정으로 형성한다. 마스크에는 반투과 영역 또는 슬릿 패턴을 포함하여, 노광양을 조절하여 각 패턴의 높이를 조절할 수 있다.
외각부 차광 부재(226)가 가리는 부분은 기판상에 집적한 구동회로 따위이다.
이하에서는 본 발명으로 인한 특성 향상을 살펴본다.
우선, 테이퍼 구조에 대하여 살펴본다.
도 13은 차광 부재를 이용하여 격벽을 형성한 경우 격벽의 단면 프로파일을 보여주는 도면이고, 도 14는 본 발명의 한 실시예에 따라서 유기물질로 격벽을 형성한 경우 격벽의 단면 프로파일을 보여주는 도면이고, 도 15는 도 13과 도 14를 비교한 도면이다.
우선, 도 13과 같이 차광 부재를 이용하여 격벽을 형성한 경우 격벽의 높이가 낮고 테이퍼 각도가 작은 것을 확인할 수 있다. 차광 부재용으로 카파 블랙(copper black) 등의 물질을 사용하여 빛이 투과하지 못하도록 하는데, 이러한 물질들은 두껍게 형성하는 경우 패터닝이 어려워 두께가 일정 수준을 넘을 수 없다. 또한, 식각시 테이퍼 각도가 작게 형성되는 특징을 가진다.
이에 반하여, 도 14와 같이 유기 물질을 이용하여 격벽을 형성하는 경우에는 격벽의 높이가 높을 수 있으며, 도 14에서는 4.77㎛로 기재되어 있지만, 이보다 더 두껍게도 형성할 수 있다. 또한, 격벽의 측면은 테이퍼 구조를 가지며, 그 각도가 큰 것이 특징이며, 도 14에서는 거의 90도에 가까운 각도를 가지는 실시예가 도시되어 있다. 유기 물질은 식각이 용이하여 두꺼운 구조도 용이하게 식각할 수 있고, 테이퍼 각도도 큰 장점이 있다.
도 15에서는 테이퍼 각도와 이에 따라 채워지는 효과의 차이를 보여주고 있 다. 즉, 도 13과 같이 차광 부재를 사용하여 테이퍼 각도가 작은 격벽을 사용하는 경우 잉크젯 방식으로 색필터를 형성할 때, 도 14에 비하여 코너 영역에서의 모세관 힘(capillary force)가 적어 해당 코너 영역에서 색필터가 잘 채워지지 않는다. 이는 반경이 작은 모세관을 이용하면, 물기둥이 더 높이 솟아 오르도록 할 수 있는 점과 동일하며, 모세관 힘은 아래의 식으로 계산될 수 있다.
모세관 힘(Capillary force) = 표면 장력(surface tension) * 곡률(curvature)
즉, 모세관 힘은 곡률(curvature)에 비례하며, 도 14의 경우가 곡률이 커 모서리 부분에도 색필터가 고르게 형성되는 장점이 있다는 것을 알 수 있다.
한편, 이하에서는 색 재현성과 관련한 마진에 대하여 살펴본다.
액정 표시 장치에서 색필터는 각 색의 색 재현성을 고려하여 색 좌표상의 일정 위치를 표시하기 위하여 색필터의 양이 조절하여야 한다. 색필터의 양은 잉크젯 방식에서는 잉크젯 방식으로 분사하는 드롭(drop)의 양을 통하여 조절한다.
도 16은 차광 부재를 격벽으로 사용한 경우 색 재현성을 고려한 필요 드롭수와 색필터 형성 마진 드롭수를 비교한 표이며, 도 17은 3.5㎛ 유기막을 격벽으로 사용한 경우 색 재현성을 고려한 필요 드롭수와 색필터 형성 마진 드롭수를 비교한 표이며, 도 18은 2㎛ 유기막을 격벽으로 사용한 경우 색 재현성을 고려한 필요 드롭수와 색필터 형성 마진 드롭수를 비교한 표이다.
우선, 도 16을 살펴보면 다음과 같다.
적색 색필터의 경우 잉크젯으로 35 드롭까지는 화소 영역이 정상적으로 채워지지 않으며, 83 드롭부터는 격벽을 넘어 인접 화소까지 침범하는 문제가 생기므로 38 드롭에서 80 드롭까지를 적정한 드롭수로 파악한다. 이때, 색 재현성을 고려한 적색 필요 드롭수는 70 드롭이므로 마진 범위내로 적색 색필터를 형성하는데는 큰 문제가 없다는 것을 확인할 수 있다.
그러나 녹색 및 청색 색필터는 마진이 거의 없다. 즉, 녹색의 경우에 43 드롭 에서 68드롭까지는 마진 범위내로 파악하고 있지만, 녹색 색 재현성을 고려할 때 필요 드롭수는 68 드롭으로 마진의 최상 드롭과 같다. 또한, 청색도 청색 필요 드롭수가 마진 범위 드롭수의 최상 드롭과 같다. 그 결과 액정 표시 장치를 형성할 수 있지만, 공정상의 오차등으로 인하여 불량(인접화소로 색필터가 넘어감)이 발생할 우려가 있다.
이에 반하여 도 17 및 도 18을 참고하면 마진에 여유가 있음을 확인할 수 있다. 우선, 도 17의 3.5㎛ 유기막 격벽의 경우를 살펴본다.
적색 색필터의 마진 범위는 10 드롭에서 120드롭이며, 녹색 색필터의 마진 범위는 13 드롭에서 105드롭이며, 청색 색필터의 마진 범위는 13 드롭에서 105드롭임을 확인할 수 있다. 또한, 각 색필터의 필요 드롭수가 68드롭이므로 마진 범위가 매우 커 불량이 발생할 우려가 없다는 것을 알 수 있다.
한편, 도 18의 2㎛ 유기막 격벽의 경우를 살펴보면 다음과 같다.
적색 색필터의 마진 범위는 13 드롭에서 100드롭이며, 녹색 색필터의 마진 범위는 18 드롭에서 98드롭이며, 청색 색필터의 마진 범위는 13 드롭에서 103드롭 임을 확인할 수 있다. 각 색필터의 필요 드롭수(68드롭)와 비교할 때 마진 범위가 큰 것을 확인할 수 있다. 물론, 도 17에 비하여 마진 범위가 작지만, 충분한 마진을 가지고 있어 불량이 발생할 우려가 없다.
이상과 달리 차광 부재를 격벽으로 사용하는 경우에는 아래와 같은 문제점도 있으며, 유기 격벽을 사용하면 이를 제거할 수 있다.
도 19는 차광 부재를 격벽으로 사용하는 경우 화소 영역의 외각 부분에서 발생하는 얼룩 현상을 보여주는 도면이며, 도 20은 유기 물질로 격벽을 형성한 경우 화소 영역의 외각 부분에서 얼룩 현상이 없어진 것을 보여주는 도면이다.
도 19에서 도시하고 있는 바와 같이 차광 부재로 형성된 격벽의 측면 프로파일로 인하여 색필터가 균일하게 매입되지 않으며, 그 결과 화소 영역의 주변에서는 색감이 약한 영역이 존재하며, (도 19 상에서는 특히 청색 화소에서 용이하게 시인됨) 이로 인하여 화질이 떨어지는 문제가 있다.
이에 반하여 유기 물질로 격벽을 형성하는 경우에는 격벽의 측면 프로파일이 좋아 색필터가 안정적으로 고르게 매입되며, 그 결과 화소 영역의 주변에서 색감이 떨어지는 현상이 발생하지 않는다. (도 20 참고)
도 2 내지 도 8에서는 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조를 기술하고 설명하였지만, 본 발명이 이에 한정되지 않는다. 특히 도 2 내지 도 8에서는 하나의 화소마다 2개의 데이터선, 2개의 박막 트랜지스터 및 2개의 부화소 전극을 포함하지만, 본 발명이 이에 한정되지 않는다. 또한, 격벽(215)이 형성되는 위치도 도 2 내지 도 8에서는 하나의 화소마다 격벽(215)이 형성되어 있지 만, 반드시 이에 한정되지 않는다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 3은 도 2의 III-III선을 따라 잘라 도시한 단면도이다.
도 4 내지 도 8은 도 2의 III-III선을 따라 자른 도 3의 형성순서를 각 공정 별로 구분하여 도시하는 단면도이다.
도 9는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에서 차광 부재의 형성 위치를 도시한 배치도이다.
도 10은 도 9의 스페이서 및 차광 부재를 따라 잘라 도시한 단면도이다.
도 11에서는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도를 도시하고 있다.
도 12에서는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도로 표시판의 외각부의 단면 구조를 도시하는 단면도이다.
도 13은 차광 부재를 이용하여 격벽을 형성한 경우 격벽의 단면 프로파일을 보여주는 도면이다.
도 14는 본 발명의 한 실시예에 따라서 유기물질로 격벽을 형성한 경우 격벽의 단면 프로파일을 보여주는 도면이다.
도 15는 테이퍼 각도와 이에 따라 채워지는 효과의 차이를 보여주는 도면이다.
도 16은 차광 부재를 격벽으로 사용한 경우 색 재현성을 고려한 필요 드롭수와 색필터 형성 마진 드롭수를 비교한 표이다.
도 17은 3.5㎛ 유기막을 격벽으로 사용한 경우 색 재현성을 고려한 필요 드롭수와 색필터 형성 마진 드롭수를 비교한 표이다.
도 18은 2㎛ 유기막을 격벽으로 사용한 경우 색 재현성을 고려한 필요 드롭수와 색필터 형성 마진 드롭수를 비교한 표이다.
도 19는 차광 부재를 격벽으로 사용하는 경우 화소 영역의 외각 부분에서 발생하는 얼룩 현상을 보여주는 도면이다.
도 20은 유기 물질로 격벽을 형성한 경우 화소 영역의 외각 부분에서 얼룩 현상이 없어진 것을 보여주는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
3: 액정층 11: 배향막
110: 절연 기판 121: 게이트선
124a, 124b: 게이트 전극 131: 유지 전극선
135: 유지 전극 140: 게이트 절연막
154a, 154b: 반도체 171a, 171b: 데이터선
173a, 173b: 소스 전극 175a, 175b: 드레인 전극
180: 보호막 185a 185b: 접촉 구멍
191: 화소 전극 191a, 191b: 부화소 전극
215: 격벽 225: 유기 캐핑막
220: 차광 부재 230: 색필터

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기판 위에 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터 및 상기 기판 위에 보호막을 형성하는 단계,
    상기 보호막 위에 유기 물질을 적층하고 사진 공정으로 패터닝하여 세로부, 가로부 및 상기 드레인 전극의 상부에 위치하는 콘택부를 포함하는 격벽을 형성하는 단계,
    상기 격벽으로 구획된 영역에 잉크젯 방식으로 색필터를 형성하는 단계,
    상기 격벽 및 상기 색필터를 덮는 유기 캐핑막을 형성하면서 사진 공정으로 상기 드레인 전극의 상부에 상기 유기 캐핑막을 제거하는 단계,
    상기 격벽의 콘택부 및 상기 보호막의 일부를 건식 식각방식으로 제거하여 상기 드레인 전극을 노출시키는 접촉 구멍을 형성하는 단계, 및
    상기 접촉 구멍을 통하여 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하고,
    상기 격벽의 높이는 상기 색필터의 높이보다 높도록 형성하고,
    상기 격벽을 형성하는 단계는 상기 격벽을 형성한 후 상기 격벽의 표면에 불소를 결합시키거나 표면처리를 추가적으로 진행하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 화소 전극 위에 상기 격벽과 중첩하는 차광 부재 및 스페이서를 함께 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서,
    상기 차광 부재 및 상기 스페이서를 함께 형성하는 단계는
    상기 유기 캐핑막 전면에 흑색 안료를 분산시킨 감광성 레지스트를 도포하고, 투명 영역, 반투명 영역 및 차광 영역을 가지는 노광 마스크를 이용하여 노광 및 현상하여 흑색 감광성 레지스트가 위치에 따라 서로 다른 두께를 가지도록 하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  18. 삭제
  19. 제15항에서,
    상기 격벽은 2㎛ 이상 10㎛ 이하의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제15항에서,
    상기 격벽은 상기 절연 기판 면에 대하여 경사지도록 형성하며, 그 경사각은 50° 내지 120°인 박막 트랜지스터 표시판의 제조 방법.
  21. 제15항에서,
    상기 격벽의 세로부 및 가로부는 각각 상기 박막 트랜지스터와 연결된 데이터선 및 게이트선과적어도 일부 중첩하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020080083421A 2008-08-26 2008-08-26 박막 트랜지스터 기판 및 그 제조 방법 Active KR101542399B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080083421A KR101542399B1 (ko) 2008-08-26 2008-08-26 박막 트랜지스터 기판 및 그 제조 방법
US12/414,932 US9046727B2 (en) 2008-08-26 2009-03-31 Thin film transistor array panel and manufacturing method of the same
US14/727,286 US9269729B2 (en) 2008-08-26 2015-06-01 Thin film transistor array panel and manufacturing method of the same
US15/041,746 US9570477B2 (en) 2008-08-26 2016-02-11 Thin film transistor array panel and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080083421A KR101542399B1 (ko) 2008-08-26 2008-08-26 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100024731A KR20100024731A (ko) 2010-03-08
KR101542399B1 true KR101542399B1 (ko) 2015-08-07

Family

ID=41723957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083421A Active KR101542399B1 (ko) 2008-08-26 2008-08-26 박막 트랜지스터 기판 및 그 제조 방법

Country Status (2)

Country Link
US (3) US9046727B2 (ko)
KR (1) KR101542399B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101542399B1 (ko) 2008-08-26 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20100069934A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 몰드의 제조 방법 및 이를 이용한 액정 표시 장치의 제조 방법
KR20110018775A (ko) 2009-08-18 2011-02-24 삼성전자주식회사 컬러 필터 박리용 조성물 및 이를 이용한 컬러 필터 재생 방법
KR101859483B1 (ko) * 2012-03-06 2018-06-27 엘지디스플레이 주식회사 입체 영상 표시 장치 및 그 제조 방법
CN102830531B (zh) * 2012-07-27 2015-03-11 京东方科技集团股份有限公司 Tft阵列基板、制造方法及液晶显示装置
KR20140048731A (ko) 2012-10-16 2014-04-24 삼성디스플레이 주식회사 나노 크리스탈 디스플레이
KR20140110563A (ko) 2013-03-08 2014-09-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
EP2790058B1 (en) * 2013-04-10 2019-06-12 Samsung Display Co., Ltd. Horizontal-electric-field type active matrix liquid crystal display with reduced parasitic pixel capacitance
KR102079253B1 (ko) * 2013-06-26 2020-02-20 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR20150019323A (ko) * 2013-08-13 2015-02-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101803320B1 (ko) * 2014-05-12 2017-12-05 한국전자통신연구원 복소 공간 광 변조기의 제조 방법
KR102289839B1 (ko) * 2015-01-23 2021-08-13 삼성디스플레이 주식회사 액정 표시 장치
JP6531313B2 (ja) * 2015-05-01 2019-06-19 凸版印刷株式会社 液晶表示装置
KR102459575B1 (ko) * 2016-01-06 2022-10-27 삼성디스플레이 주식회사 표시 장치
CN106547139B (zh) * 2016-12-12 2019-11-15 深圳市华星光电技术有限公司 一种液晶显示面板及液晶显示装置
TWI638451B (zh) * 2017-12-20 2018-10-11 友達光電股份有限公司 畫素陣列基板
CN114835207B (zh) * 2022-05-12 2023-06-06 中国科学院生态环境研究中心 一种用于缓解电絮凝中极板钝化的极板修饰方法及应用

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3738530B2 (ja) * 1997-06-30 2006-01-25 ソニー株式会社 カラー表示装置
JP3085530B2 (ja) 1998-11-18 2000-09-11 日本電気株式会社 液晶表示装置及びその製造方法
KR100565738B1 (ko) 1999-01-29 2006-03-29 엘지.필립스 엘시디 주식회사 잉크젯 컬러필터 액정표시소자 및 그 제조 방법
JP2001066617A (ja) 1999-08-27 2001-03-16 Nec Corp 液晶表示装置およびその製造方法
KR100628679B1 (ko) * 1999-11-15 2006-09-28 엘지.필립스 엘시디 주식회사 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치
KR100397671B1 (ko) 2001-03-07 2003-09-17 엘지.필립스 엘시디 주식회사 잉크젯 방식 컬러필터를 가지는 액정표시장치 및 그의제조방법
JP2002350887A (ja) 2001-05-28 2002-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法および液晶表示装置
JP3812935B2 (ja) 2001-10-22 2006-08-23 シャープ株式会社 液晶表示装置
KR100857133B1 (ko) * 2002-06-28 2008-09-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
JP4417072B2 (ja) 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
KR100943264B1 (ko) 2003-04-01 2010-02-23 삼성전자주식회사 액정표시장치 및 이의 제조방법
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR100752950B1 (ko) 2004-04-30 2007-08-30 엘지.필립스 엘시디 주식회사 씨오티구조 액정표시장치 및 그 제조방법
US7612373B2 (en) 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
KR101107696B1 (ko) 2005-01-27 2012-01-25 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR20060100872A (ko) * 2005-03-18 2006-09-21 삼성전자주식회사 반투과 액정 표시 장치 패널 및 그 제조 방법
KR101273890B1 (ko) 2006-02-28 2013-06-14 엘지디스플레이 주식회사 씨오티 구조의 액정표시장치와 그 제조방법
KR101308589B1 (ko) * 2006-11-09 2013-09-13 삼성디스플레이 주식회사 표시패널 및 이의 제조 방법
KR20080076496A (ko) 2007-02-16 2008-08-20 삼성전자주식회사 액정 표시 장치
TWI332593B (en) * 2008-06-02 2010-11-01 Au Optronics Corp Method for fabricating pixel structure
KR101542399B1 (ko) * 2008-08-26 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US9269729B2 (en) 2016-02-23
US9570477B2 (en) 2017-02-14
US20150270296A1 (en) 2015-09-24
US20100051951A1 (en) 2010-03-04
US20160181283A1 (en) 2016-06-23
US9046727B2 (en) 2015-06-02
KR20100024731A (ko) 2010-03-08

Similar Documents

Publication Publication Date Title
KR101542399B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101490480B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101490489B1 (ko) 액정 표시 장치
KR100808466B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP5599988B2 (ja) 薄膜トランジスタ基板及びその製造方法
US8218111B2 (en) Display device and method for manufacturing the same
KR101595818B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101525801B1 (ko) 어레이 기판 및 그 제조 방법
EP2733523A1 (en) Liquid crystal display
KR20140055848A (ko) 액정 표시 장치 및 그 제조 방법
KR101549963B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090034579A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101542396B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101557817B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9494838B2 (en) Liquid crystal display device
JP5486285B2 (ja) 表示装置及びその製造方法
KR101592017B1 (ko) 표시 장치 및 그 제조 방법
KR101490486B1 (ko) 표시 장치 및 그 제조 방법
US20170168346A1 (en) Display device and manufacturing method thereof
KR101635528B1 (ko) 박막 트랜지스터 기판
KR20100081504A (ko) 액정 표시 장치
KR20100047564A (ko) 액정 표시 장치 및 그 제조 방법
KR20100076654A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080077475A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100095929A (ko) 색필터를 포함하는 표시판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080826

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130823

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080826

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140807

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150312

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140807

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20150413

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20150312

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20150526

Appeal identifier: 2015101002025

Request date: 20150413

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20150413

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20150413

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20141107

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20150526

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20150518

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150731

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150731

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180702

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190701

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200701

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210701

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220620

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240625

Start annual number: 10

End annual number: 10