[go: up one dir, main page]

KR101557817B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101557817B1
KR101557817B1 KR1020080127359A KR20080127359A KR101557817B1 KR 101557817 B1 KR101557817 B1 KR 101557817B1 KR 1020080127359 A KR1020080127359 A KR 1020080127359A KR 20080127359 A KR20080127359 A KR 20080127359A KR 101557817 B1 KR101557817 B1 KR 101557817B1
Authority
KR
South Korea
Prior art keywords
drain electrode
forming
semiconductor
electrode
color filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080127359A
Other languages
English (en)
Other versions
KR20100068860A (ko
Inventor
손지현
김장일
허승현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080127359A priority Critical patent/KR101557817B1/ko
Priority to US12/480,121 priority patent/US8035104B2/en
Publication of KR20100068860A publication Critical patent/KR20100068860A/ko
Application granted granted Critical
Publication of KR101557817B1 publication Critical patent/KR101557817B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/13356—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements
    • G02F1/133565—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements inside the LC elements, i.e. between the cell substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/13356—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements
    • G02F1/133567—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements on the back side
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 색필터 위에서 색필터의 일부와 중첩하는 드레인 전극을 포함한다. 따라서, 드레인 전극의 일부와 데이터선의 일부의 접촉 구멍 주위에 유기막이 유사한 두께로 형성됨으로써, 접촉 구멍에서 유기막의 불균일한 식각을 방지하고, 박막 트랜지스터 표시판의 불량을 방지할 수 있다.
색필터, 유기막, 접촉 구멍, 식각

Description

박막 트랜지스터 표시판 및 그 제조 방법{Thin Film Transistor Display Panel and Manufacturing Method thereof}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 또한 화소 전극에 연결되어 있는 박막 트랜지스터, 이를 제어하기 위한 복수의 신호선, 색상 표시를 구현하기 위한 색필터 등을 포함한다. 색필터는 안료가 포함된 유기 물질 등으로 만들며 근래 들어 박막 트랜지스터와 같은 표시판에 형성하는 경우가 많아지고 있다. 이 경우, 박막 트랜지스터 표시판의 평탄화를 위하여 유기막을 전면에 도포하는 공정이 진행되기도 한다. 다음, 박막 트랜지스터 전극의 접촉 구멍이나 패드부의 접촉 구멍을 형성하기 위하여 유기막을 식각하는 공정이 진행될 수 있다.
본 발명에 따른 한 실시예는 접촉 구멍에서 유기막의 불균일한 식각을 방지함으로써, 박막 트랜지스터 표시판의 불량을 방지하기 위한 것이다.
본 발명은 상기 과제 이외에도 구체적으로 언급되지 않은 다른 기술적 과제를 달성하는 데 사용될 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체, 상기 반도체 위에 위치하는 색필터, 상기 반도체 위에 위치하고, 소스 전극을 포함하는 데이터선, 그리고 상기 색필터 위에 위치하고, 상기 색필터의 일부와 중첩하는 제1 드레인 전극부와 상기 소스 전극과 마주하는 제2 드레인 전극부를 포함하는 드레인 전극을 포함한다.
상기 반도체는 상기 게이트 전극과 중첩하는 반도체부를 포함하고, 상기 색필터는 상기 반도체부의 적어도 일부를 노출할 수 있다.
상기 드레인 전극 및 상기 데이터선 위에 위치하는 유기막을 더 포함하고, 상기 유기막은 상기 제1 드레인 전극부의 일부를 노출하고 있는 개구부를 포함할 수 있다.
상기 개구부 주위와 상기 데이터선의 말단 주위에서의 상기 유기막의 두께의 차이는 1 ㎛ 보다 작을 수 있다.
상기 유기막 위에 위치하고, 상기 개구부를 통하여 상기 드레인 전극의 일부와 연결되어 있는 화소 전극을 더 포함할 수 있다.
상기 화소 전극 위에 위치하는 간격재를 더 포함할 수 있다.
상기 데이터선 위에 차광 부재를 더 포함할 수 있다.
상기 반도체와 상기 드레인 전극의 사이에 위치하는 둑을 더 포함할 수 있다. 상기 둑은 상기 반도체부를 노출할 수 있다. 상기 둑은 상기 색필터의 경계부와 접촉할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 상기 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체를 형성하는 단계, 상기 반도체 위에 색필터를 형성하는 단계, 그리고 상기 색필터 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계를 포함하고, 상기 드레인 전극은 상기 색필터의 일부와 중첩하는 제1 드레인 전극부와 상기 소스 전극과 마주하는 제2 드레인 전극부를 포함한다.
상기 데이터선 및 상기 드레인 전극을 형성한 후, 상기 제1 드레인 전극부의 일부를 노출하고 있는 개구부를 포함하는 유기막을 형성하는 단계를 더 포함할 수 있다.
상기 유기막을 형성한 후, 상기 개구부를 통하여 상기 드레인 전극의 일부와 연결되는 화소 전극을 형성하는 단계를 더 포함할 수 있다.
상기 화소 전극을 형성한 후, 간격재를 형성하는 단계를 더 포함할 수 있다. 상기 간격재를 형성하는 단계에서 차광 부재를 동시에 형성할 수 있다.
상기 반도체를 형성한 후 상기 색필터를 형성하기 전에, 둑을 형성하는 단계를 더 포함할 수 있다. 상기 색필터를 형성하는 단계는 잉크젯 인쇄 방식으로 수행할 수 있다.
본 발명에 따른 한 실시예는 색필터 위에서 색필터의 일부와 중첩하는 드레인 전극을 포함함으로써, 드레인 전극의 일부와 데이터선의 일부의 접촉 구멍 주위에 유기막이 유사한 두께로 형성되고, 접촉 구멍에서 유기막의 불균일한 식각을 방지하고, 박막 트랜지스터 표시판의 불량을 방지할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면부호가 사용되었다. 또한 널리 알려져 있는 공지기술의 경우 그 구체적인 설명은 생략한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다 른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 및 도 2를 참고하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이며, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 자른 단면도이다.
유리, 플라스틱 등으로 만들어진 절연성 기판(110) 위에 게이트선(121, 129), 게이트 전극(124), 유지 전극선(storage electrode line)(131) 및 유지 전극(137)을 형성되어 있다. 각 게이트선(121)은 게이트 신호를 전달하며, 대략 행 방향으로 뻗어 있고, 위로 돌출된 복수의 게이트 전극(124)을 포함하며, 게이트 선(121)의 끝부분(129)을 포함한다. 그러나, 게이트 전극의 끝부분(129)은 생략될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 실질적으로 평행하게 뻗어 있으며, 거의 사각형인 유지 전극(137)을 포함한다. 이때, 유지 전극선(131)과 유지 전극(137)의 모양과 배치는 다양하게 변형될 수 있다. 그러나, 유지 전극선(131)과 유지 전극(137)은 생략될 수 있다.
게이트선(121) 및 유지 전극선(131) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 질화규소(SiNx), 산화규소(SiOx) 등을 포함할 수 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 섬형 반도체(semiconductor island)(154)가 형성되어 있다. 섬형 반도체(154)는 게이트 전극(124) 위에 위치한다.
게이트 절연막(140) 위에는 청색 색필터(230B), 녹색 색필터(230G) 및 적색 색필터(도시하지 않음)가 형성되어 있다. 청색 색필터(230B)는 유지 전극선(131)과 유지 전극(137)을 덮고 있지만, 반도체(154)를 덮고 있지는 않다. 청색 색필터(230B)는 2 개의 게이트선(121)과 2 개의 데이터선(171)으로 정의되는 1 개의 화소 영역에 위치할 수 있다. 또는 청색 색필터(230B)는 대략 열 방향으로 길게 뻗어 여러 개의 화소 영역에 위치할 수 있으며, 이 경우 청색 색필터(230B)는 띠(stripe) 모양이 될 수 있다. 청색 색필터(230B)는 청색 안료를 포함하는 감광성 유기물로 만들어질 수 있다. 상술한 청색 색필터(230B)에 대한 설명은 녹색 색필터(230G) 및 적색 색필터(도시하지 않음)에도 유사하게 적용될 수 있다.
색필터(230B, 230G)와 반도체(154) 위에는 데이터선(171, 179)과 드레인 전극(drain electrode)(175)가 형성되어 있다. 데이터선(171)은 데이터 전압을 전달하며 대략 열 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)은 데이터선(171)의 끝부분(179)을 포함하며, 게이트 전극(124) 위에서 U 자형으로 굽은 소 스 전극(173)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며, 가는 부분(narrow portion)과 넓은 부분(wide portion)(177)을 포함한다. 가는 부분은 소스 전극(173)으로 일부 둘러싸인 끝 부분을 포함하며, 넓은 부분(177)은 거의 사각형이고 유지 전극(137)과 중첩한다. 드레인 전극(175)의 넓은 부분(177)은 유지 전극(137)과 거의 동일한 면적을 차지하지만 유지 전극(137)을 벗어나지 않는다.
한편, 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성되어 있다. 드레인 전극(175)은 액정 표시 장치의 화소 전극(도시하지 않음)과 연결되어 구동 전압을 인가할 수 있다.
데이터선(171, 179)과 드레인 전극(175) 위에는 유기막(180)이 형성되어 있다. 유기막(180)은 감광성 유기 물질을 포함할 수 있으며, 하부 여러 층의 막들을 평탄화하는 역할을 한다. 유기막(180)은 대략 2-3 ㎛의 두께로 전면 도포된 후, 식각 공정에 의하여 드레인 전극(175), 데이터선(171)의 끝부분(179), 게이트선(121)의 끝부분(129)의 각각의 일부분 위에 개구부(185, 182, 181)가 형성된다. 데이터선(171)의 끝부분(179)과 게이트선(121)의 끝부분(129) 중 어느 하나는 생략될 수 있다. 각 색필터(230B, 230G) 위에 드레인 전극(175)이 위치하고 있기 때문에, 드레인 전극(175) 위에 위치하는 유기막(180)의 두께는 대략 2-3 ㎛로서, 데이터선(171)의 끝부분(179)과 게이트선(121)의 끝부분(129) 위에 위치하는 유기 막(180)의 두께와 유사하며, 그 두께의 차이가 대략 1 ㎛ 이하이다. 즉, 따라서, 식각 공정에 의하여 개구부(185, 182, 181)를 형성할 때, 각 개구부(185, 182, 181) 주위의 유기막(180) 두께가 유사하기 때문에, 유기막(180)이 균일하게 식각되고, 박막 트랜지스터 표시판의 불량이 방지된다.
반면, 종래의 박막 트랜지스터 표시판처럼, 색필터 아래에 드레인 전극이 위치하는 경우, 드레인 전극을 노출하고 있는 색필터의 개구부가 있기 때문에, 색필터 위에 대략 2-3 ㎛의 두께로 유기막을 전면 도포하면 드레인 전극 위에는 대략 5-6 ㎛ 정도의 두께로 유기막이 형성된다. 따라서, 대략 5-6 ㎛의 두께를 기준으로 유기막을 식각하는 경우, 과식각(overetch)이 발생하여 평탄화 역할을 수행하지 못할 수 있고, 게이트선이나 데이터선의 끝부분이 손상될 수 있다. 또한 대략 2-3 ㎛의 두께를 기준으로 유기막을 식각하는 경우, 드레인 전극 위의 유기막이 충분히 식각되지 않아 드레인 전극이 노출되지 않을 수도 있다.
다음, 도 1 내지 도 2의 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다.
기판(110) 위에 게이트선(121, 129), 게이트 전극(124), 유지 전극선(131) 및 유지 전극(137)을 형성한다.
다음, 게이트선(121)과 유지 전극선(131) 위에 게이트 절연막(140)을 형성한다.
다음, 게이트 절연막(140) 위에 반도체(154)를 형성한다.
다음, 게이트 절연막(140)과 반도체(154) 위에 색필터(230B, 230G)를 적층한 후, 반도체(154)를 노출하도록 개구부를 형성한다. 이때, 색필터(230B, 230G)가 감광성 유기물을 포함하는 경우, 사진 식각 공정의 적용 없이, 노출 및 현상 공정만으로 개구부의 형성이 가능하다.
다음, 색필터(230B, 230G) 위에 데이터선(171, 179)과 드레인 전극(175)을 형성한다.
다음, 드레인 전극(175), 데이터선(171, 179) 및 색필터(230B, 230G) 위에 유기막(180)을 형성한다. 유기막(180)에는 사진 식각 공정으로 접촉 구멍(185, 182)이 형성될 수도 있으며, 감광성 유기 물질을 포함하는 경우 노광 및 현상 공정만으로 접촉 구멍(185, 182)이 형성될 수도 있다.
박막 트랜지스터와 전극을 형성하는 방법은 통상적인 박막 형성 방법인 박막 증착, 사진 식각에 의한 패터닝 등의 방법을 사용할 수 있다.
그러면 도3 내지 도 5를 참고로 하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다. 도 1 내지 도 2의 박막 트랜지스터 표시판과 중복되는 설명은 생략하기로 한다.
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시장치의 한 화소에 대한 등가회로도이다.
도 3을 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 박막 트랜지스터 표시판(100)과 대향 기판(200) 및 그 사이에 들어 있는 액정층(3)을 포함한다. 박막 트랜지스터 표시판(100)은 복수의 게이트선(GL), 복수 쌍의 데이터 선(DLa, DLb) 및 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)를 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 부화소(PXa, PXb)는 스위칭 소자(Qa, Qb)와 액정 축전기(Clca, Clcb) 및 유지 축전기(storage capacitor)(Csta, Cstb)를 포함한다.
스위칭 소자(Qa, Qb)는 박막 트랜지스터 표시판(100)에 구비되어 있는 박막 트랜지스터로서, 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DLa, DLb)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca, Clcb) 및 유지 축전기(Csta, Cstb)와 연결되어 있다.
액정 축전기(Clca, Clcb)는 부화소 전극(191a, 191b)과 공통 전극(270)을 두 단자로 하고, 두 단자 사이의 액정층(3) 부분을 유전체로 하여 형성된다.
액정 축전기(Clca, Clcb)의 보조적인 역할을 하는 유지 축전기(Csta, Cstb)는 박막 트랜지스터 표시판(100)에 구비된 유지 전극선(SL)과 부화소 전극(191a, 191b)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다.
도 4는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 5는 도 4의 박막 트랜지스터 표시판의 V-V 선을 따라 잘라 도시한 단면도이다.
도 4 내지 도 5를 참고하면, 복수의 게이트선(121) 및 복수의 유지 전극선(131, 135)이 형성되어 있다. 각 게이트선(121)은 위로 돌출한 복수의 제1 및 제2 게이트 전극(124a, 124b)을 포함한다.
유지 전극선(131, 135)은 게이트선(121)과 실질적으로 나란하게 뻗은 줄기선(131)과 이로부터 뻗어 나온복수의 유지 전극(135)을 포함한다.
게이트선(121) 및 유지 전극선(131, 135) 위에는 게이트 절연막 (140)이 형성되어 있으며, 게이트 절연막(140) 위에는 비정질 또는 결정질 규소 등을 포함하는 복수의 반도체(154a, 154b)가 형성되어 있다.
반도체(154a, 154b) 위에는 각각 복수 쌍의저항성 접촉 부재(161a, 161b, 163b, 163b, 165a, 165b)가 형성되어 있으며, 저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b)는 금속 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질을 포함할 수 있다.
저항성 접촉 부재(161a, 161b, 163b, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 색필터(230B, 230G)가 형성되어 있다. 각 색필터(230B, 230G)는 게이트 전극(124a, 124b)과 중첩되는 위치에는 형성되어 있지 않다. 따라서, 저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b)를 덮고 있지만, 각 색필터(230B, 230G)는 게이트 전극(124a, 124b)과 중첩되는 위치에 형성되어 있는 저항성 접촉 부재(161a, 161b, 163b, 163b, 165a, 165b) 부분을 노출하고 있다.
색필터(230B, 230G) 위에는 복수 쌍의 데이터 선(171a, 171b)과 복수 쌍의 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. 또한, 주변 영역에는 데이터선(171a, 171b)과 동일한 층에 유지전압 공급선(도시하지 않음)이 형성되어 있다. 유지 전압 공급선은 대략 열 방향으로 형성되어 있으며, 복수의 유지 전극선(131)을 전기적으로 연결한다.
데이터선(171a, 171b)은 열 방향으로 뻗어 게이트선(121) 및 유지 전극선의 줄기선(131)과 교차한다. 데이터선(171a, 171b)은 제1, 제2 게이트 전극(124a, 124b)을 향하여 뻗어 U자형으로 굽은 제1 및 제2 소스 전극(173a, 173b)을 포함하며, 제1 및 제2 소스 전극(173a, 173b)은 제1, 제2 게이트 전극(124a, 124b)을 중심으로 제1 및 제2 드레인 전극(175a, 175b)과 마주한다.
제1 및 제2 게이트 전극(124a, 124b), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)은 제1 및 제2 반도체(154a, 154b)와 함께 제1 및 제2 박막 트랜지스터(Qa, Qb)를 이룬다.
저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터선(171a, 171b) 및 드레인 전극(175a, 175b) 사이에 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 질화 규소, 산화 규소 등을 포함하는 하부 보호막(180p)이 형성되어 있다.
하부 보호막(180p) 위에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 데이터선(171a, 171b)과 나란하게 대략 열 방향으로 뻗어 있으며, 제1 및 제2 박막 트랜지스터(Qa, Qb)를 덮는 돌출부를 포함하고 있다. 또한 차광 부재(220)는 각 색필터(230B, 230G) 사이를 덮음으로써, 빛샘을 방지한다.
하부 보호막(180p)과 차광 부재(220) 위에는 유기막(180q)가 형성되어 있다. 유기막(180q)의 설명은 도 1 내지 도 2의 박막 트랜지스터 표시판의 유기막(180)에 대한 설명이 유사하게 적용될 수 있다. 따라서, 드레인 전극(175a, 175b)의 접촉 구멍(185a, 185b) 주위의 유기막(180q)의 두께는 대략 2-3 ㎛로서, 데이터선 끝 부분(179a, 179b)의 접촉 구멍(185) 주위의 유기막(180q)의 두께와 유사하기 때문에, 유기막(180)의 균일한 식각 공정을 통하여 박막 트랜지스터 표시판의 불량이 방지된다.
유기막(180q) 위에는 복수의 화소 전극(191)과 연결 부재(82)가 형성되어 있다. 복수의 화소 전극(191)과 연결 부재(82)는 ITO, IZO 등의 동일한 재료를 포함할 수 있으며, 동일한 공정에서 형성될 수있다.
도 4를 참고하면, 각 화소 전극(191)은 간극(91)을 사이에 두고 서로분리되어 있는 제1 및 제2 부화소 전극(191a, 191b)을 포함한다.
제1 및 제2 부화소 전극(191a, 191b)의 전체적인 모양은 사각형이다. 화소 전극(191) 전체에서 제2 부화소 전극(191b)이 차지하는 면적이 제1 부화소 전극(191a)이 차지하는 면적보다 클 수 있다.
제1 및 제2 부화소 전극(191a, 191b)은 접촉 구멍(185a, 185b)을 통하여 제1 및 제2 드레인 전극(175a, 175b)과 물리적, 전기적으로 연결되어 있으며, 제1 및 제2 드레인 전극(175a, 175b)으로부터 데이터 전압을 인가 받는다.
복수의 화소 전극(191)과 연결 부재(82) 위에는 하부 배향막(11)이 형성되어 있다.
하부 배향막(11) 위에는 간격재(320)이 형성될 수 있다. 간격재(320)는 액정층(3)의 갭을 유지하는 역할을 하며, 기둥형 간격재(columnar spacer)(320)일 수 있다. 기둥형 간격재(320)는 제1 및 제2 박막 트랜지스터(Qa, Qb)의 사이에 위치할 수 있다. 그러나, 간격재(320)는 차광 부재(220)와 동시에 형성될 수 있다. 이 경우 화소 전극(191)이 형성된 후에 차광 부재(220)와 기둥형 간격재(320)가 형성되며, 차광 부재(220)와 기둥형 간격재(320)는 동일한 재료를 포함하며, 하프톤 마스크(half-tone) 등을 사용하여 서로 다른 두께로 형성될 수 있다. 이외에도, 기둥형 간격재(320)의 배치와 모양은 다양하게 변형될 수 있다.
다음, 도 3 내지 도 5의 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다. 도 3 내지 도 5의 박막 트랜지스터 표시판과 중복되는 설명은 생략하기로 한다.
기판(110) 위에 게이트선(121), 유지 전극선(131, 135) 등을 형성한다.
다음, 게이트선(121)과 유지 전극선(131, 135) 위에 게이트 절연막(140)을 형성한다.
다음, 게이트 절연막(140) 위에 반도체(154)와 저항성 접촉 부재(161a, 161b, 163b, 163b, 165a, 165b)를 차례로 적층한 후, 사진 식각 공정을 통하여 형성한다.
저항성 접촉 부재(161a, 161b, 163b, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 색필터(230B, 230G)를 적층한다. 다음, 게이트 전극(124a, 124b)과 중첩되는 위치에 형성되어 있는 저항성 접촉 부재(161a, 161b, 163b, 163b, 165a, 165b)를 노출하도록 개구부를 형성한다. 이때, 색필터(230B, 230G)가 감광성 유기물을 포함하는 경우, 사진 식각 공정의 적용 없이, 노출 및 현상 공정만으로 개구부의 형성이 가능하다.
다음, 색필터(230B, 230G) 위에 데이터 선(171a, 171b)과 드레인 전극(175a, 175b)을 형성한다.
다음, 드레인 전극(175a, 175b), 데이터선(171a, 171b) 및 색필터(230B, 230G) 위에 하부막(180p)와 유기막(180q)을 차례로 적층한 후, 접촉 구멍(182, 185a, 185b)을 형성한다. 접촉 구멍(182, 185a, 185b)은 사진 식각 공정으로 형성될 수도 있으며, 하부막(180p)와 유기막(180q)이 감광성 유기 물질을 포함하는 경우 노광 및 현상 공정만으로 형성될 수도 있다. 또는 하부막(180p)와 유기막(180q) 사이에 차광 부재(220)를 형성할 수도 있다.
다음, 유기막(180q) 위에 화소 전극(191)과 연결 부재(82)를 형성한다.
다음, 화소 전극(191)과 연결 부재(82) 위에 하부 배향막(11)을 형성한다.
다음, 하부 배향막(11) 위에는 간격재(320)를 형성할 수 있다. 또는 화소 전극(191)을 형성한 후에, 차광 부재(220)와 간격재(320)를 동시에 형성할 수도 있다.
다음, 하부 배향막(11) 위에 액정층(3)을 형성한다.
그리고, 대향 기판(200) 위에 공통 전극(270)을 형성한다.
다음, 공통 전극(270) 위에 상부 배향막(도시하지 않음)을 형성한다.
다음, 대향 기판(200) 위에 형성되어 있는 공통 전극(270)이 액정층(3)과 접촉하도록 대향 기판(200)을 배치하고 박막 트랜지스터 표시판(100)과 대향 기판(200)을 결합한다.
그러나, 액정층(3)을 대향 기판(200)의 공통 전극(270) 위에 형성하는 경우, 박막 트랜지스터 표시판(100)에 형성되어 있는 간격재(320)가 액정층(3)과 접촉하도록 대향 기판(200)을 배치하고 박막 트랜지스터 표시판(100)과 대향 기판(200)을 결합한다.
박막 트랜지스터와 전극을 형성하는 방법은 통상적인 박막 형성 방법인 박막 증착, 사진 식각에 의한 패터닝 등의 방법을 사용할 수 있다.
그러면, 본 발명의 실시예에 따른 또 다른 박막 트랜지스터 표시판에 대하여 도 6 및 도 7을 참고하여 상세하게 설명한다. 도 4 내지 도 5의 박막 트랜지스터 표시판과 중복되는 설명은 생략하기로 한다.
도 6은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이며, 도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII 선을 따라 자른 단면도이다.
유기 물질을 포함하는 둑(bank)(180r)이 저항성 접촉 부재(161a, 161b, 163b, 163b, 165a, 165b) 위에 형성되어 있다. 둑(180r)은 대략 데이터선(171a, 171b)과 나란하게 열 방향으로 뻗어 있으며, 데이터선(171a, 171b) 및 그 사이를 모두 덮고 있다. 또한 둑(180r)은 제1 및 제2 박막 트랜지스터(Qa, Qb)를 도넛 모양으로 둘러 싸고 있다. 이에 따라, 각 색필터(230B, 230G)는 둑(180r) 사이에 잉크젯 공정으로 인쇄될 수 있다. 다음, 각 색필터(230B, 230G)와 둑(180r) 위에 데이터선(171a, 171b)과 드레인 전극(175a, 175b)가 형성되기 때문에 도 4 내지 도 5의 박막 트랜지스터 표시판처럼, 박막 트랜지스터 표시판의 불량이 방지된다.
다음, 도 6 내지 도 7의 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다. 도 4 내지 도 5의 박막 트랜지스터 표시판의 제조 방법과 중복되는 설명은 생략하기로 한다.
저항성 접촉 부재(161a, 161b, 163b, 163b, 165a, 165b)를 형성한 후에 둑(180r)을 형성한다. 다음, 둑(180r) 사이에 잉크젯 공정으로 색필터(230B, 230G)를 인쇄한 후, 제1 및 제2 박막 트랜지스터(Qa, Qb) 위치에 개구부를 형성한다. 다음, 색필터(230B, 230G)를 형성한 후, 데이터선(171a, 171b)과 드레인 전극(175a, 175b)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 자른 단면도이다.
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시장치의 한 화소에 대한 등가회로도이다.
도 4는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 5는 도 4의 박막 트랜지스터 표시판의 V-V 선을 따라 잘라 도시한 단면도이다.
도 6은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII 선을 따라 자른 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
124, 124a, 124b: 게이트 전극 140: 게이트 절연막
154, 154a, 154b: 반도체 171, 171a, 171b: 데이터선
173, 173a, 173b: 소스 전극 175, 175a, 175b: 드레인 전극
180, 180q: 유기막 180p: 하부막
180r: 둑 220: 차광 부재
230B, 230G: 색필터 320: 간격재
220

Claims (25)

  1. 기판,
    상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 반도체,
    상기 게이트 절연막 위에 위치하는 색필터,
    상기 게이트선과 교차하여 형성되는 데이터선 및 상기 데이터선으로부터 상기 반도체 위로 돌출되는 소스 전극, 그리고
    상기 색필터 위에 위치하고, 상기 색필터의 일부와 중첩하는 제1 드레인 전극부와 상기 소스 전극과 이격되어 상기 반도체 위로 돌출되도록 형성되는 제2 드레인 전극부를 포함하는 드레인 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 반도체는 상기 게이트 전극과 중첩하는 반도체부를 포함하고,
    상기 색필터는 상기 반도체부의 적어도 일부를 노출하고 있는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 드레인 전극 및 상기 데이터선 위에 위치하는 유기막을 더 포함하고, 상기 유기막은 상기 제1 드레인 전극부의 일부를 노출하고 있는 개구부를 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 개구부 주위와 상기 데이터선의 말단 주위에서의 상기 유기막의 두께의 차이는 1 ㎛ 보다 작은 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 개구부 주위와 상기 데이터선의 말단 주위에서 상기 유기막의 두께가 실질적으로 동일한 박막 트랜지스터 표시판.
  6. 제3항에서,
    상기 개구부 주위와 상기 데이터선의 말단 주위에서의 상기 유기막의 두께는 2-3 ㎛인 박막 트랜지스터 표시판.
  7. 제3항에서,
    상기 유기막 위에 위치하고, 상기 개구부를 통하여 상기 드레인 전극의 일부와 연결되어 있는 화소 전극을 더 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 화소 전극 위에 위치하는 간격재를 더 포함하는 박막 트랜지스터 표시 판.
  9. 제1항에서,
    상기 데이터선 위에 위치하는 차광 부재를 더 포함하는 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 반도체와 상기 드레인 전극의 사이에 위치하는 둑을 더 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 반도체는 상기 게이트 전극과 중첩하는 반도체부를 포함하고,
    상기 색필터는 상기 반도체부의 적어도 일부를 노출하고 있는 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 둑은 상기 반도체부를 노출하고 있는 박막 트랜지스터 표시판.
  13. 제10항에서,
    상기 드레인 전극 및 상기 데이터선 위에 위치하는 유기막을 더 포함하고, 상기 유기막은 상기 제1 드레인 전극부의 일부를 노출하고 있는 개구부를 포함하는 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 개구부 주위와 상기 데이터선의 말단 주위에서의 상기 유기막의 두께의 차이는 1 ㎛ 보다 작은 박막 트랜지스터 표시판.
  15. 제13항에서,
    상기 유기막 위에 위치하고, 상기 개구부를 통하여 상기 드레인 전극의 일부와 연결되어 있는 화소 전극을 더 포함하는 박막 트랜지스터 표시판.
  16. 제10항에서,
    상기 둑은 상기 색필터의 경계부와 접촉하고 있는 박막 트랜지스터 표시판.
  17. 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체를 형성하는 단계,
    상기 게이트 절연막 위에 색필터를 형성하는 단계, 그리고
    상기 게이트선과 교차하여 형성되는 데이터선을 형성하는 단계,
    상기 반도체 상에 드레인 전극 및 상기 데이터선으로부터 연결되는 소스 전극을 형성하는 단계를 포함하고,
    상기 드레인 전극은 상기 색필터 위에 위치하고, 상기 색필터 일부와 중첩하는 제1 드레인 전극부와 상기 소스 전극과 이격되어 상기 반도체 위로 돌출되도록 형성되는 제2 드레인 전극부를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 반도체는 상기 게이트 전극과 중첩하는 반도체부를 포함하고,
    상기 색필터는 상기 반도체부의 적어도 일부를 노출하고 있는 박막 트랜지스터 표시판의 제조 방법.
  19. 제17항에서,
    상기 데이터선 및 상기 드레인 전극을 형성한 후, 상기 제1 드레인 전극부의 일부를 노출하고 있는 개구부를 포함하는 유기막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제19항에서,
    상기 개구부 주위와 상기 데이터선의 말단 주위에서의 상기 유기막의 두께의 차이는 1 ㎛ 보다 작은 박막 트랜지스터 표시판의 제조 방법.
  21. 제19항에서,
    상기 유기막을 형성한 후, 상기 개구부를 통하여 상기 드레인 전극의 일부와 연결되는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  22. 제21항에서,
    상기 화소 전극을 형성한 후, 간격재를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  23. 제22항에서,
    상기 간격재를 형성하는 단계에서 차광 부재를 함께 형성하는 박막 트랜지스터 표시판의 제조 방법.
  24. 제17항에서,
    상기 반도체를 형성한 후 상기 색필터를 형성하기 전에, 둑을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  25. 제24항에서,
    상기 색필터를 형성하는 단계는 잉크젯 인쇄 방식으로 수행하는 박막 트랜지스터 표시판의 제조 방법.
KR1020080127359A 2008-12-15 2008-12-15 박막 트랜지스터 표시판 및 그 제조 방법 Active KR101557817B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080127359A KR101557817B1 (ko) 2008-12-15 2008-12-15 박막 트랜지스터 표시판 및 그 제조 방법
US12/480,121 US8035104B2 (en) 2008-12-15 2009-06-08 Thin film transistor display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080127359A KR101557817B1 (ko) 2008-12-15 2008-12-15 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100068860A KR20100068860A (ko) 2010-06-24
KR101557817B1 true KR101557817B1 (ko) 2015-10-07

Family

ID=42239433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127359A Active KR101557817B1 (ko) 2008-12-15 2008-12-15 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8035104B2 (ko)
KR (1) KR101557817B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101874038B1 (ko) 2011-10-07 2018-08-03 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR102101734B1 (ko) * 2013-12-13 2020-04-21 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102303605B1 (ko) * 2015-01-09 2021-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102488857B1 (ko) 2016-04-08 2023-01-13 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195573A1 (en) 2003-04-04 2004-10-07 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel therefor, and manufacturing method thereof
JP2008066358A (ja) 2006-09-05 2008-03-21 Future Vision:Kk 液晶表示パネルおよびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815727A (ja) 1994-06-29 1996-01-19 Toppan Printing Co Ltd 液晶表示装置用電極基板の製造方法
JP3543131B2 (ja) 1996-09-02 2004-07-14 カシオ計算機株式会社 アクティブマトリックスパネル及びその製造方法
JP2000098368A (ja) 1998-09-25 2000-04-07 Canon Inc アクティブマトリクス基板とその製造方法、該基板を用いた液晶素子
JP2000267132A (ja) 1999-03-16 2000-09-29 Toshiba Corp 電極基板及び液晶表示装置並びに電極基板の製造方法
KR100725425B1 (ko) 2000-07-19 2007-06-07 엘지.필립스 엘시디 주식회사 액정표시장치
TWI222546B (en) * 2003-05-28 2004-10-21 Au Optronics Corp TFT LCD and manufacturing method thereof
KR101003829B1 (ko) * 2004-04-30 2010-12-23 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조 방법
KR20060011585A (ko) 2004-07-30 2006-02-03 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
KR101080133B1 (ko) 2004-09-17 2011-11-04 엘지디스플레이 주식회사 플라스틱 기판을 이용한 씨오티구조 액정표시장치 및 그제조 방법
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20070075159A (ko) 2006-01-12 2007-07-18 삼성전자주식회사 표시장치 및 그 제조방법
KR101335276B1 (ko) * 2006-09-20 2013-11-29 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법
KR101297566B1 (ko) 2006-09-29 2013-08-20 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195573A1 (en) 2003-04-04 2004-10-07 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel therefor, and manufacturing method thereof
JP2008066358A (ja) 2006-09-05 2008-03-21 Future Vision:Kk 液晶表示パネルおよびその製造方法

Also Published As

Publication number Publication date
KR20100068860A (ko) 2010-06-24
US20100148176A1 (en) 2010-06-17
US8035104B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
CN102073171B (zh) 液晶显示器
KR101490489B1 (ko) 액정 표시 장치
KR101542399B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US8390753B2 (en) Thin film transistor array panel and liquid crystal display having the same
KR20100019666A (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치, 그리고 액정 표시 장치의 제조 방법
JP5511216B2 (ja) アレイ基板およびその製造方法
KR20100020140A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101549963B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5518463B2 (ja) 液晶表示装置及びその製造方法
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101557817B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100057256A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5486285B2 (ja) 表示装置及びその製造方法
KR101592017B1 (ko) 표시 장치 및 그 제조 방법
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
KR20080038593A (ko) 액정 표시 패널 및 이의 제조 방법
KR20100054000A (ko) 표시 장치 및 그 제조 방법
KR20100047564A (ko) 액정 표시 장치 및 그 제조 방법
KR20100076654A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20110045778A (ko) 박막 트랜지스터 기판
KR20080077475A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081215

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20131121

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20081215

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150202

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150701

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150930

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150930

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180829

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20190822

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200901

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210825

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220824

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240822

Start annual number: 10

End annual number: 10