[go: up one dir, main page]

KR101443057B1 - 미세 패턴 마스크 및 그 제조 방법, 및 그것을 사용한 미세 패턴의 형성 방법 - Google Patents

미세 패턴 마스크 및 그 제조 방법, 및 그것을 사용한 미세 패턴의 형성 방법 Download PDF

Info

Publication number
KR101443057B1
KR101443057B1 KR1020107018232A KR20107018232A KR101443057B1 KR 101443057 B1 KR101443057 B1 KR 101443057B1 KR 1020107018232 A KR1020107018232 A KR 1020107018232A KR 20107018232 A KR20107018232 A KR 20107018232A KR 101443057 B1 KR101443057 B1 KR 101443057B1
Authority
KR
South Korea
Prior art keywords
pattern
convex
convex pattern
substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020107018232A
Other languages
English (en)
Other versions
KR20100110366A (ko
Inventor
유스케 다카노
진 리
토모노리 이시카와
고 노야
Original Assignee
에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤 filed Critical 에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤
Publication of KR20100110366A publication Critical patent/KR20100110366A/ko
Application granted granted Critical
Publication of KR101443057B1 publication Critical patent/KR101443057B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 미세한 패턴을 간편하고 또한 높은 양산성으로 제조할 수 있는 미세 패턴 형성 방법을 제공하는 것이다. 본 발명의 방법에서는 피가공막 위에 제 1 볼록 패턴을 형성시키고, 그 볼록 패턴의 볼록부 측벽에 폴리실라잔을 포함하는 수지 조성물로 형성된 스페이서를 형성시키고, 그 스페이서, 또는 스페이서의 주위에 배치된 수지층을 마스크로 하여 미세한 패턴을 형성시킨다. 스페이서는 균일하게 도포된 수지 조성물을 제 1 볼록 패턴의 근접에서만 경화시킴으로써 형성되고, 통상의 패턴 형성 방법과 비교하여 상당히 미세한 사이즈의 패턴이 형성된다.

Description

미세 패턴 마스크 및 그 제조 방법, 및 그것을 사용한 미세 패턴의 형성 방법{FINE PATTERN MASK, METHOD FOR PRODUCING THE SAME, AND METHOD FOR FORMING FINE PATTERN USING THE MASK}
본 발명은, 패턴 형성 방법, 특히 반도체 디바이스의 제조에 있어서 기재 위에 패턴을 형성하는 방법, 및 그 패턴 형성에 사용하는 패턴 마스크의 방법에 관한 것이다.
일반적으로 반도체 디바이스를 제조하는 과정에서는, 기재 위에 피가공막(예:절연막, 도전막)을 형성시키고, 그 상층에 에칭 마스크를 형성시킨 후에, 에칭에 의해, 피가공막에 소정의 치수 및 형상의 패턴을 형성시키는 공정이 복수회 행하여진다.
피가공막에 패턴을 형성시키는 과정에서는, 일반적으로, 포토레지스트(이하, 「레지스트」라고 하는 경우가 있음)라고 불리는 감광성 재료를 사용하여, 소위, 노광 공정, 현상 처리 공정 등을 행하는 리소그래피 기술이 이용된다.
리소그래피 기술을 사용한 경우에는, 일반적으로 이하와 같은 순서로, 피가공막의 패턴을 형성시킨다. 즉, 우선, 피가공막 위에 레지스트막을 도포 형성시키고, 노광용 마스크(=레티클)를 개재하여, 레지스트막의 소정의 영역에 이미지 방식 노광을 실시한다. 다음에, 노광 후의 레지스트막에 현상 처리 공정을 실시하고, 노광부 또는 미노광부의 어느 것을 제거하여 레지스트 패턴을 형성한다. 다음에, 이 레지스트 패턴을 마스크로 하여, 드라이 에칭 기술 등을 사용하여, 피가공막의 패턴을 형성시킨다.
최근에는, 레지스트막에 노광을 실시하는 경우, 해상도의 향상, 스루풋 등의 관점에서, 단파장의 노광 광을 사용하는 것이 요구되고, 예를 들면, KrF 엑시머 레이저, 또는 ArF 엑시머 레이저 등의 자외광을 발하는 광원이 사용되고 있다.
하지만, 이러한 단파장 광을 이용하여 노광한 경우에도, 제작 가능한 선폭은 90nm 정도에 머무른다. 한편 패턴의 고해상도화의 요망은 높아지고 있어, 앞으로는 더욱 미세한 패턴 형성이 요구되는 것은 상상하기 어렵지 않다. 이러한 90nm보다 미세한 패턴의 형성을 가능하게 하기 위해서는, 노광장치와 그것에 대응하는 레지스트의 개발이 제 1 포인트가 된다. 노광장치에 있어서는, F2 엑시머 레이저, EUV(극단자외광), 전자선, X선, 연X선 등의 광원파장의 단파장화나 렌즈의 개구수(NA)의 증대 등이 개발 포인트로서는 일반적이다. 그렇지만, 광원파장의 단파장화는 고가의 새로운 노광장치가 필요하게 되고, 또한, 고NA화에서는, 해상도와 초점 심도폭이 트레이드 오프의 관계에 있기 때문에, 해상도를 올려도 초점 심도폭이 저하된다는 문제가 있다.
최근, 이러한 문제를 해결 가능하게 하는 리소그래피 기술로서, 액침 노광(리퀴드 이머전 리소그래피)법이라고 하는 방법이 보고되어 있다. 이 방법은, 노광시에, 렌즈와 기판 위의 레지스트막 사이의 적어도 상기 레지스트막 위에 소정 두께의 순수 또는 불소계 불활성 액체 등의 액상 굴절율 매체(굴절율 액체, 침지액)를 개재시키는 것이다. 이 방법에서는, 종래는 공기나 질소 등의 불활성 가스였던 노광 광로 공간을 굴절율(n)이 더욱 큰 액체, 예를 들면 순수 등으로 치환함으로써, 같은 노광 파장의 광원을 사용해도 더욱 단파장의 광원을 사용한 경우나 고NA렌즈를 사용한 경우와 마찬가지로, 고해상성이 달성되는 동시에 초점 심도폭의 저하도 없다. 이러한 액침 노광을 사용하면, 현존의 장치에 실장되어 있는 렌즈를 사용하여, 저가격이며, 또 고해상성이 우수하고, 또한 초점 심도도 우수한 레지스트 패턴 형성을 실현할 수 있기 때문에, 대단히 주목을 받았다. 그렇지만, 이들 액침 노광을 가져도, 해상 한계는 40nm를 밑도는 고해상도의 패턴은 달성할 수 없다. 이러한 배경으로부터, 더욱 고해상도의 패턴을 달성하기 위해서, 여러가지가 제안되었다.
비특허문헌 1에는, 2회 노광에 의한 패턴의 미세화가 개시되어 있다. 제 1 층의 하드 마스크상에서 포토레지스트 프로세스에 의해 레지스트 패턴을 형성시킨 후, 에칭에 의해 제 1 층의 하드 마스크에 레지스트 패턴을 전사하여, 레지스트를 박리한다. 또 제 2 포토레지스트 프로세스에 의해 레지스트 패턴을 형성한 후, 상기 전사 후의 제 1 층의 하드 마스크를 공용하여, 최하층의 하드 마스크에 대하여 에칭에 의해 패턴을 전사한다. 이 2회 노광법에 의해, 미세한 패턴이 전사 가능해진다. 하지만, 이 방법은 포토레지스트 프로세스를 2회 행하기 때문에, 공정시간이 장기화되어 가격적으로 불리하다. 또, 포토레지스트 프로세스에 따른 노광을 2회 행하기 위해서, 2종류의 레티클을 필요로 하고, 제 1 레티클상 전사상과 제 2 레티클상 전사상의 위치 맞춤에 정밀도가 요구되어, 간편성 또는 양산성의 관점에서는 개량의 여지가 있었다.
비특허문헌 2에는, 피가공막 위에 형성된 패턴화된 템플릿의 측벽에 케미칼 베이퍼 디포지션법(이하 CVD법이라고 함)에 의해 스페이서를 형성시키고, 그것을 마스크로 하여 에칭을 행함으로써 미세한 패턴을 얻는 방법이 개시되어 있다. 이 방법은 이하의 순서에 의해 행하여진다. 미리 형성되어 있는 템플릿층에 대하여, 포토레지스트 프로세스에 의해, 레지스트 패턴을 형성시킨다. 상기 레지스트 패턴을 마스크로 하여 상기 템플릿층에 상을 전사하고, 볼록(패턴화된 템플릿층)을 형성시킨다. 또, CVD법에 의해, 상기 볼록의 측벽에 스페이서를 형성시킨다. 그 후, 볼록을 박리함으로써, 스페이서가 패턴으로서 남는다. 이 때, 패턴화된 템플릿층이 라인형이면, 당초의 라인 1개에 대하여, 스페이서로 이루어지는 패턴은 2개 형성된다. 즉, 패턴의 이중화가 달성된다. 이들, 이중화된 패턴을 에칭 마스크로 하여 피가공막을 가공함으로써, 미세한 패턴이 형성된다. 비특허문헌 2에 있어서는, 이 방법에 의해 22nm의 미세 패턴의 형성에 성공하였다. 하지만, 이 방법을 달성하기 위한 CVD법은 그 공정에 상당한 시간을 요하고, 양산성의 관점에서는 개량의 필요성이 높다.
비특허문헌 1 : M.Dusa, et al., "Pitch doubling through dual patterning lithography challenges in integration and Lithography budgets", Proc. SPIE Vol 6520, 65200G,(2007) 비특허문헌 2 : Chris Bencher, Nanochip technology journal, issue of two 2007
본 발명의 목적은, 대단히 미세한 패턴을 단시간에 양산할 수 있는 패턴 형성 방법, 및 그것을 실현하는데 사용되는 미세 패턴 마스크의 형성방법을 제안하고자 하는 것이다.
본 발명에 의한 미세 패턴 마스크의 형성 방법은, 표면 위에 피가공막이 적층된 기재를 준비하는 공정, 상기 피가공막 위에 볼록부를 가지는 제 1 볼록 패턴을 형성시키는 공정, 상기 제 1 볼록 패턴 위에 실라잔 결합을 갖는 반복 단위를 포함하여 이루어지는 수지를 포함하여 이루어지는 수지 조성물을 도포하는 도포 공정, 상기 도포 공정 후의 기재를 가열하여, 상기 볼록부에 인접한 부분에 존재하는 상기 수지 조성물을 경화시키는 경화 공정, 상기 경화 공정 후의 기재를 린스 처리하여 미경화의 수지 조성물을 제거하는 공정, 상기 볼록부의 상측 표면에 형성된 경화층을 제거함으로써, 상기 볼록부의 측벽에 상기 제 1 볼록 패턴을 구성하는 물질과는 이종의 물질로 이루어지는 층을 형성시키는 공정, 및 상기 볼록부를 제거함으로써, 상기 이종의 물질로 이루어지는 미세한 제 2 볼록 패턴 마스크를 형성시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 것이다.
본 발명에 의한 다른 미세 패턴 마스크의 형성 방법은, 표면 위에 피가공막 및 가공 보조용 중간막이 차례로 적층된 기재를 준비하는 공정, 상기 가공 보조용 중간막 위에 볼록부를 가지는 제 1 볼록 패턴을 형성시키는 공정, 상기 제 1 볼록 패턴 위에 실라잔 결합을 가지는 반복 단위를 포함하여 이루어지는 수지를 포함하여 이루어지는 수지 조성물을 도포하는 도포 공정, 상기 도포 공정 후의 기재를 가열하여, 상기 볼록부에 인접한 부분에 존재하는 상기 수지 조성물을 경화시키는 경화 공정, 상기 경화 공정 후의 기재를 린스 처리하여 마경화의 수지 조성물을 제거하는 공정, 상기 볼록부의 상측 표면에 형성된 경화층을 제거함으로써, 상기 볼록부의 측벽에 상기 제 1 볼록 패턴을 구성하는 물질과는 이종의 물질로 이루어지는 층을 형성시키는 공정, 상기 제 1 볼록부를 제거함으로써, 상기 이종의 물질로 이루어지는 미세한 제 2 볼록 패턴 마스크를 형성시키는 공정, 및 상기 제 2 볼록 패턴 마스크를 개재하여 상기 가공 보조용 중간막을 에칭하고, 피가공막을 가공하기 위한 미세 패턴 마스크를 형성시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 것이다.
본 발명에 의한 다른 미세 패턴 마스크의 형성 방법은, 표면 위에 피가공막이 적층된 기재를 준비하는 공정, 상기 피가공막 위에 볼록부를 가지는 제 1 볼록 패턴을 형성시키는 공정, 상기 제 1 볼록 패턴 위에 실라잔 결합을 가지는 반복 단위를 포함하여 이루어지는 수지를 포함하여 이루어지는 수지 조성물을 도포하는 도포 공정, 상기 도포 공정 후의 기재를 가열하여, 상기 볼록부에 인접한 부분에 존재하는 상기 수지 조성물을 경화시키는 경화 공정, 상기 경화 공정 후의 기재를 린스 처리하여 미경화의 수지 조성물을 제거하는 공정, 상기 볼록부의 상측 표면에 형성된 경화층을 제거함으로써, 상기 볼록부의 측벽에 상기 제 1 볼록 패턴을 구성하는 물질과는 이종의 물질로 이루어지는 층을 형성시키는 공정, 상기 제 1 볼록 패턴과 동등한 재질을 스페이스부에 대하여 매립하여, 제 1 볼록 패턴에 대한 보전(補塡) 패턴을 형성시키는 공정, 및 상기 이종의 물질로 이루어지는 층을 제거함으로써, 상기 제 1 볼록 패턴과 상기 제 1 볼록 패턴에 대한 보전 패턴으로 이루어지는, 미세한 패턴 마스크를 형성시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 것이다.
본 발명에 의한 더욱 다른 미세 패턴 마스크의 형성 방법은, 표면 위에 피가공막 및 가공 보조용 중간막이 차례로 적층된 기재를 준비하는 공정, 상기 가공 보조용 중간막 위에 볼록부를 가지는 제 1 볼록 패턴을 형성시키는 공정, 상기 제 1 볼록 패턴 위에 실라잔 결합을 가지는 반복 단위를 포함하여 이루어지는 수지를 포함하여 이루어지는 수지 조성물을 도포하는 도포 공정, 상기 도포 공정 후의 기재를 가열하여, 상기 제 1 볼록 패턴에 인접한 부분에 존재하는 상기 수지 조성물을 경화시키는 경화 공정, 상기 경화 공정 후의 기재를 린스 처리하여 미경화의 수지 조성물을 제거하는 공정, 상기 볼록부의 상측 표면에 형성된 경화층을 제거함으로써, 상기 볼록부의 측벽에 상기 제 1 볼록 패턴을 구성하는 물질과는 이종의 물질로 이루어지는 층을 형성시키는 공정, 상기 제 1 볼록 패턴과 동등한 재질을 상기 볼록부의 사이의 스페이스부에 대하여 매립하여, 제 1 볼록 패턴에 대한 보전 패턴을 형성시키는 공정, 상기 이종의 물질로 이루어지는 층을 제거함으로써, 상기 제 1 볼록 패턴과 상기 제 1 볼록 패턴에 대한 보전 패턴으로 이루어지는, 미세한 패턴을 형성시키는 공정, 및 상기 제 1 볼록 패턴과 상기 제 1 볼록 패턴에 대한 보전 패턴을 개재하여 상기 가공 보조용 중간막을 에칭하여, 피가공막을 가공하기 위한 미세 패턴 마스크를 형성시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명에 의한 미세 패턴 마스크는, 상기한 어느 하나의 방법에 의해 형성된 것을 특징으로 하는 것이다.
또, 본 발명에 의한 미세 패턴의 형성 방법은, 상기한 미세 패턴 마스크를 에칭 마스크로 하여, 상기 피가공막을 에칭 가공하는 공정을 포함하여 이루어지는 것을 특징으로 하는 것이다.
본 발명에 의하면, 양산성이 우수한 미세한 패턴 형성 방법과 그것에 사용할 수 있는 미세한 패턴 마스크가 제공된다. 이 방법에 따르면, 통상의 방법에 의해 형성되는 패턴에 대하여, 2배의 수의 패턴을 미세한 사이즈로 형성할 수 있다. 또 종래 필요했던 번잡한 조작, 예를 들면 2회 노광에 의한 레티클 패턴 중첩 등도 필요없고, 간편하게 미세 패턴을 얻을 수 있다.
도 1은 본 발명에 의한 미세 패턴의 형성 방법의 제 1 실시 형태를 설명하는 모식도.
도 2는 본 발명에 의한 미세 패턴의 형성 방법의 제 2 실시 형태를 설명하는 모식도.
제 1 미세 패턴 형성 방법
이하, 도 1a 내지 1h를 참조하면서, 본 발명의 제 1 실시형태에 대해서 상세하게 설명하면 아래와 같다. 도 1a 내지 1h는, 각 패턴의 길이 방향에 수직인 방향의 단면도를 도시하는 것이다.
우선, 기재(101), 예를 들면 실리콘 기판이나 유리 기판 위에 최종적으로 가공되어 패턴이 되는 피가공막(102)을 형성시킨다. 이 때, 미리 기재의 표면 위에 피가공막(102)의 밀착성을 개량하는 것, 기판의 평면성을 개량하는 것, 에칭 처리 등에 있어서의 가공성을 개량하는 것을 목적으로, 전처리용 중간막(도시하지 않음)을 형성할 수도 있다. 이러한 경우에는, 피가공막(102)은 그러한 전처리용 중간막을 개재하여 기재(101) 위에 형성된다. 또한, 기재의 종류에 따라서는, 사용하는 기재가 지지체로서의 기능과, 피가공막으로서의 기능을 함께 가질 수 있다. 다시 말해, 기재의 표면을 피가공막으로 간주할 수 있고, 후술하는 바와 같은 패턴 마스크를 사용하여, 기재 표면을 가공할 수도 있다.
본 발명에 있어서, 최종적으로 가공되는 피가공막(102)은 목적에 따라서 임의의 것을 사용할 수 있고, 특별히 한정되는 것은 아니다. 피가공막의 재료로서는, (a) 도전성 재료, 예를 들면 알루미늄(Al), 알루미늄 실리사이드(AlSi), 구리(Cu), 텅스텐(W), 텅스텐 실리사이드(WSi), 티타늄(Ti), 또는 질화티타늄(TiN) 등, (b) 반도체재료, 예를 들면 게르마늄(Ge), 또는 실리콘(Si) 등, 또는 (c) 절연성 재료, 예를 들면 산화실리콘(SiO), 질화실리콘(SiN), 산화질화실리콘(SiON), 또는 유기 수지 등의 유기 재료를 들 수 있다.
이들의 재료는, 목적으로 하는 패턴의 용도에 따라서 선택된다. 즉, 최종적인 반도체 디바이스 등에 내장되는 패턴의 직접적인 원료가 되는 피가공막은, 예를 들면 금속 배선층이나, 층간 절연막에 가공되는 것이며, 거기에 따른 재료가 선택된다. 예를 들면, 패턴이 트렌치 아이설레이션 구조, 또는 저유전의 절연막 등으로서 이용되는 경우에는 무기 또는 유기의 절연성 재료가 사용되고, 또 배선 구조를 형성시키려고 하는 경우에는 도전성 재료가 사용된다. 유기 재료가 선택되는 경우에는, 예를 들면, 노볼락, 폴리비닐페놀, 폴리메타크릴레이트, 폴리아릴렌, 폴리이미드, 폴리아리렌에테르, 카본 등의 탄소원자를 포함하는 유기 재료가 사용된다.
계속해서, 피가공막(102) 위에 필요에 따라서 가공 보조용 중간막(103)을 형성시킨다. 이하, 가공 보조용 중간막을 형성시키는 경우에 대해서 주로 설명하지만, 그러한 층을 형성시키지 않는 경우에는, 이하의 설명에 있어서 가공 보조용 중간막을 피가공막이라고 할 수 있다. 그 이유는, 본 발명의 가장 중요한 특징의 하나는, 피가공막, 또는 존재하는 경우에는 가공 보조용 중간막의 직상에 미세한 패턴을 가지는 마스크를 형성시킬 때, 그 마스크를 이용하여 가공되는 것이 피가공막 또는 가공 보조용 중간막의 어디에도, 마스크 자체의 형성은 실질적으로 영향을 받지 않기 때문이다.
가공 보조용 중간막을 형성시키는 경우, 이 막은 기재 위(101)에 설치할 수 있는 것으로서 상기한 전처리용 중간막과 같은 것이어도 좋고, 다른 것이어도 좋다. 또한, 가공 보조용 중간막의 재료로서, 종래 알려져 있는 반사 방지막 등의 재료를 사용하여, 그 기능도 갖게 할 수 있다. 또한, 가공 보조용 중간막이 다층 레지스트법에 사용하는 하층 레지스트 등에 사용되는 경우에는, 예를 들면, 노볼락, 폴리비닐페놀, 폴리메타크릴레이트, 폴리아릴렌, 폴리이미드, 폴리아리렌에테르, 카본 등의 탄소원자를 포함하는 유기 재료를 사용할 수 있다.
가공 보조용 중간막의 재료로서 유기 재료를 사용하는 경우에는, 그 탄소 함유량은 10wt% 이상인 것이 바람직하다. 그 이유는, 탄소함유량이 10wt% 이상이면, 에칭을 행하는 과정에서, 후술하는 수지 조성물에 의해 형성되는 층과의 에칭 선택비, 다시 말하면 에칭 레이트의 차이가 커지고, 가공이 용이해지기 때문이다. 또, 용도에 따라 가공 보조용 막의 막 두께는 다르지만, 일반적으로 20 내지 10000nm의 범위에 있는 것이 바람직하다. 그 이유는, 20nm 이하에서는 가공 보조용 중간막에 유래하는 최종적인 패턴의 목적이 달성되지 않는 경우가 있고, 10000nm 이상에서는, 후술하는 스페이서 패턴을 피가공막에 전사하는 과정에서, 가공 변환차가 현저하게 발생하기 때문이다.
또, 피가공막이나 가공 보조용 중간막의 종류나 에칭의 조건에 따라, 가공 보조용 중간막을 복수 적층할 수도 있다. 또, 특히 피가공막(102) 위에 가공 보조용 중간막(103)을 형성하는 경우에는, 가공 보조용 중간막의 재료는 후술하는 수지 조성물에 의해 형성되는 스페이서부를 마스크로서 사용하여 에칭되고, 그 에칭 후에 하층인 피가공막을 더욱 에칭 처리할 때의 마스크로서 기능하는 것이 바람직하다. 이 경우에 있어서, 이 마스크 자체가 미세한 패턴을 가지는, 미세 패턴 마스크가 된다. 또한, 기재 위에 독립된 피가공막을 형성시키지 않고, 기재 표면에 가공 보조용 중간막(103)을 직접 형성시키고, 그것을 가공함으로써, 기재 표면을 피가공막으로서 가공하기 위한 미세 패턴 마스크가 형성된다.
다음에, 가공 보조용 중간막(103)이 존재하는 경우에는 그것을 개재하고, 존재하지 않는 경우에는 직접, 피가공막(102) 위에 볼록부를 가지는 제 1 볼록 패턴(104)을 형성시킨다(도 1a). 구체적으로는, 레지스트(예를 들면 포지티브형 화학 증폭 레지스트) 조성물 등을 도포하여, 통상의 방법으로 노광 및 현상하여, 레지스트 패턴(104)을 형성시킬 수 있다. 단, 볼록 패턴(104)의 형성 방법은 이것에 한정되지 않고, 그 밖의 방법으로 형성시킬 수도 있다. 예를 들면, 레지스트 조성물 이외의 재료로 이루어지는 층을 형성시키고, 그 층을 리소그래피 기술 등에 의해 볼록 패턴(104)을 형성시켜도 좋다.
상기 레지스트 패턴(104)을 형성시키기 위해서 사용할 수 있는 감방사선성 수지 조성물은, 종래 공지, 공용의 감방사선성 수지 조성물이면 어느 것이어도 좋다. 감방사선성 수지 조성물로서는, 예를 들면, 노볼락 수지, 하이드록시 스티렌계 수지, 아크릴계 수지 등의 알칼리 가용성 수지 및 퀴논디아지드 화합물을 포함하는 포지티브형 레지스트, 광 조사에 의해 산을 발생시키고 이 발생한 산의 촉매 작용을 이용하여 레지스트 패턴을 형성하는 화학 증폭형의 포지티브 또는 네거티브형 레지스트 등을 들 수 있지만, 광 조사에 의해 산을 발생시키고 이 발생한 산의 촉매 작용을 이용하여 레지스트 패턴을 형성하는 화학 증폭형의 포지티브형 레지스트가 바람직하다. 레지스트 재료로서는 이미 다수가 제안되고, 또 시판도 되고 있어, 이들 공지, 공용의 레지스트 재료는 어느 것이어도 좋다. 또, 감방사선성 수지 조성물을 사용한 레지스트 패턴 형성 방법은, 도포 방법, 노광 방법, 베이크 방법, 현상 방법, 현상제, 린스 방법 등을 포함하여 종래 알려진 어떤 방법을 사용할 수도 있다.
또, 최종적으로 미세한 패턴을 형성시키기 위해서는, 제 1 볼록 패턴이 더욱 미세한 것이 바람직하다. 이 때문에, 예를 들면 ArF나 KrF를 노광 광원으로서 사용하는 미세 패턴을 형성하는 방법을 사용하는 것이 바람직하다.
제 1 볼록 패턴의 막 두께는, 후술하는 스페이서부의 막 두께에 대응한다. 예를 들면, 가공 보조용 중간막(103)의 막 두께가 20 내지 10000nm의 범위에 있는 경우, 후술하는 스페이서부(401)의 막 두께는, 20 내지 5000nm의 범위에 있는 것이 바람직하므로, 제 1 볼록 패턴의 막 두께도 그것과 동등하게 해야 한다. 그 이유는, 스페이서부(401)의 막 두께가 20nm보다 얇은 경우, 가공 보조용 중간막(103)을 에칭하는 과정에서, 마스크가 되는 스페이서부(401)가 소비되어 버려, 가공 보조용 중간막(103)을 소정의 치수 및 형상으로 가공하는 것이 곤란해지기 때문이다. 한편, 제 1 볼록 패턴(104)의 막 두께를 얇게 하면, 그 만큼, 노광시의 노광량 여유도, 포커스 여유도, 또는 해상도를 향상시킬 수 있다. 또한, 스페이서부(401)의 막 두께가 5000nm보다 두꺼운 경우, 제 1 볼록 패턴으로서의 레지스트 패턴을 해상하는 것 자체가 곤란해질 뿐만 아니라, 수지 조성물 자체를 매립하는 것이 곤란해지는 경우가 있기 때문에 주의가 필요하다.
계속해서, 도 1b에 도시하는 바와 같이, 이 제 1 볼록 패턴(104)을 덮도록 수지 조성물을 도포하고, 피복층(201)을 형성시킨다.
여기서 사용되는 수지 조성물은, 실라잔 결합을 가지는 반복 단위를 포함하여 이루어지는 수지를 포함하여 이루어지는 것이다. 여기서 실라잔 결합이란 Si-N 결합을 의미하고, 다른 단위와 결합하기 위한 결합수를 가지고, 잔여의 결합수는 임의의 치환기로 치환되어 있다. 일반적으로는, 치환기는 수소나 탄화수소기이지만, 규소를 함유하는 기나, 하이드록실기, 카복실기, 아미노기 등의 관능기로 치환되어도 좋다. 또한, 반복 단위의 결합수는 2 이상이며, 결합수가 3 이상일 경우에는, 수지는 2차원 또는 3차원의 구조를 취할 수 있다.
이러한 실라잔 결합을 갖는 반복 단위는, 임의의 것으로부터 선택되지만, 바람직한 예로서, 하기 식 (I)로 나타내지는 것을 들 수 있다.
[화학식 1]
Figure 112010052777744-pct00001

식 중, R1, 및 R2는 각각 독립으로 수소원자, 알킬기, 알케닐기, 사이클로알킬기, 알릴기, 알킬시릴기, 알킬아미노기, 알콕시기, 또는 이들의 기 이외로 규소로 연결하는 원자가 탄소인 기이며, R3은 수소원자, 알킬기, 알케닐기, 사이클로 알킬기, 알릴기, 알킬시릴기, 알킬아미노기, 알콕시기, 또는 탄소수 1 내지 6의 포화 탄화수소기를 가지는 실라잔기이며, R1, R2 및 R3 중 적어도 하나는 수소원자다.
상기한 식 (I)로 나타내지는 수지는, 일반적으로 폴리실라잔이라고 불리는 것이다. 이 폴리실라잔은, R1 내지 R3은, 그 어느 하나가 식 (I)로 표현되는 실라잔기이며, 2차원 또는 3차원 구조를 취할 수 있다. 또한, 상기 식 (I)로 나타내지는 반복 단위는 2종류 이상을 조합할 수도 있다.
이러한 수지 중, 규소, 질소, 및 수소만으로 이루어지는 퍼하이드로폴리실라잔은 바람직한 것 중 하나이다. 그 중 하나는, 식 (I)에 있어서 R1 내지 R3의 모두가 수소인 것이다. 또한, 다른 퍼하이드로폴리실라잔은 반복 단위로서, ―(SiH2NH)-과 ―(SiH2N)<을 가지고, 말단이 수소 또는 ―SiH3인 것이다. 이 퍼하이드로보리실라잔은 반복 단위의 배합비로 여러가지 구조를 취할 수 있지만, 예를 들면 이하와 같은 구조를 예시할 수 있다.
[화학식 2]
Figure 112010052777744-pct00002

그 외에, 반복 단위로서, 그 밖의 탄화수소로 이루어지는 반복 단위, 실록산 결합을 가지는 반복 단위 등을 본 발명의 효과를 손상시키지 않는 범위에서 조합할 수도 있다.
이러한 수지의 분자량은, 적용하는 레지스트의 종류나, 목적으로 하는 패턴의 종류 등에 따라, 임의로 선택되지만, 중량 평균 분자량으로 500 내지 100,000인 것이 바람직하고, 600 내지 10,000인 것이 바람직하다.
본 발명에 있어서 사용되는 수지 조성물은, 일반적으로 용제를 포함하여 이루어진다. 이 용제는, 상기 수지를 용해할 수 있는 것일 필요가 있다. 즉, 제 1 볼록 패턴 위에 조성물을 도포할 때에는, 조성물이 균일한 것이 바람직하기 때문이다. 따라서, 용제에 대한 수지의 용해도는, 조성물이 균일해질 정도로 용해하면 좋다. 한편, 볼록 패턴이 유기 레지스트 패턴인 경우, 그 위에 도포했을 때에, 용제가 패턴을 용해해 버리면, 패턴의 미세화 전에 패턴이 파괴되어 버리기 때문에, 레지스트 패턴을 용해하지 않는 것일 필요가 있다. 또, 상기 수지와는 반응하지 않는 것이 바람직하다.
본 발명에 있어서 사용할 수 있는 용제는, 상기한 조건을 충족시키는 것이면 임의의 것을 선택할 수 있다. 또, 사용하는 수지의 종류나, 적용하는 레지스트의 재료 등에 따라서 선택할 수 있다. 이러한 용제로서는, (a) 에테르류, 예를 들면 디부틸에테르(DBE), 디프로필에테르, 디에틸에테르, 메틸-t-부틸에틸(MTBE), 및 아니솔 등, (b) 포화 탄화수소, 예를 들면 데카린, n-헵탄, 1-헵탄, n-헥산, i-헥산, n-헵탄, i-헵탄, n-옥탄, i-옥탄, n-노난, i-노난, n-데칸, i-데칸, 에틸사이클로헥산, 메틸사이클로헥산, 사이클로헥산, 및 P-메탄 등, (c) 불포화 탄화수소, 예를 들면 사이클로헥센, 및 디펜텐(리모넨) 등, (d) 케톤류, 예를 들면 메틸이소부틸케톤(MIBK), (e) 방향족 탄화수소, 예를 들면 벤젠, 톨루엔, 크실렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 및 트리에틸벤젠 등을 들 수 있다. 이들 중에서 바람직한 것은, (a) 에테르류 및 (b) 포화 탄화수소로 이루어지는 군으로부터 선택되는 용제이며, 더욱 구체적으로는 디부틸에테르, 및 데카린은 제 1 볼록 패턴이 유기 포토레지스트인 경우, 수지나 레지스트 재료의 종류가 변화되어도 광범위하게 적용 가능하여 바람직한 용제다. 이들의 용제는, 필요에 따라서 2종류 이상을 조합하여 사용할 수도 있다.
본 발명에 의한 수지 조성물은, 상기 수지를 상기 용제에 용해시킨 것이지만, 그 농도는 특별히 한정되지 않는다. 그렇지만, 제 1 볼록 패턴 표면에 대한 도포성이나, 원하는 패턴 피복 경화층 두께 등에 따라서 적당히 조정할 수 있다. 일반적으로는, 조성물의 전체 중량을 기준으로 하여, 상기 수지의 함유량이 0.01 내지 30%인 것이 바람직하고, 0.3 내지 20%인 것이 바람직하다.
본 발명에 의한 수지 조성물은, 필요에 따라서 그 외의 첨가제를 포함하여도 좋다. 그러한 첨가제로서는, 계면활성제, 레벨링제, 가소제 등을 들 수 있다.
피복층(201)을 형성시키기 위해서 수지 조성물을 도포하는 방법은, 예를 들면 감방사선성 수지 조성물을 도포할 때에 종래부터 사용되고 있는, 스핀코트법, 스프레이 코트법, 침지 도포법, 롤러 코트법 등 적당한 방법을 사용하면 좋다. 도포된 피복층은, 계속해서 가열되어, 제 1 볼록 패턴의 근방에 존재하는 수지 조성물이 경화된다.
수지 조성물층의 가열 처리의 조건은, 예를 들면 60 내지 250℃, 바람직하게는 80 내지 170℃의 온도이며, 10 내지 300초, 바람직하게는 60 내지 120초 정도이며, 레지스트 패턴과 수지 조성물층의 인터믹싱이 일어나는 온도인 것이 바람직하다. 형성되는 수지 조성물층의 막 두께는, 가열 처리의 온도와 시간, 사용하는 감방사선성 수지 조성물 및 수용성 수지 조성물 등에 의해 적당히 조정할 수 있다. 따라서, 레지스트 패턴을 어느 정도까지 미세화시킬지, 다시 말하면 레지스트 패턴의 폭을 어느 정도 넓히는 것이 필요하게 됨으로써, 이들 여러 조건을 설정하면 좋다. 하지만, 피복층의 두께는 레지스트 패턴의 표면으로부터의 두께로, 일반적으로 0.01 내지 100㎛로 하는 것이 일반적이다.
이와 같이, 기판 전체를 가열함으로써, 제 1 볼록 패턴의 볼록부의 근방에서 피복층(201)의 경화 반응이 일어난다. 이 후, 기판을 용제에 의해 린스 처리하여 미경화의 수지 조성물을 제거함으로써, 제 1 볼록 패턴이 경화층(301)에 의해 피복된 제 1 볼록 패턴을 미세화시킨 패턴을 얻을 수 있다(도 1c).
여기서, 가열에 의해 형성된 경화층(301)만을 남기고, 미반응의 수지 조성물을 제거하는 린스 처리를 위해서 사용되는 용제로서는, 경화층에 대해서는 용해성이 낮고, 수지 조성물에 대해서는 용해성이 높은 것이 선택된다. 더욱 바람직하게는, 수지 조성물에 사용되고 있는 용제를 린스 처리에 사용한다.
다음에, 제 1 볼록 패턴 위에 형성된 경화층을 가공하고, 제 1 볼록 패턴의 볼록부의 측벽에 제 1 볼록 패턴을 구성하는 물질과는 이종의 물질로 이루어지는 층을 형성시킨다. 이러한 층을 이하, 편의적으로 스페이서라고 부른다. 이 스페이서를 형성시키기 위해서는, 제 1 볼록 패턴 상면을 피복하는 경화층을 선택적으로 제거할 필요가 있다. 이 경우, 선택적 에칭의 방식으로서는, 스페이서를 최종적으로 형성하는 것이 가능한 것이면, 특별히 한정되지 않는다. 예를 들면, 경화층 측벽부를 어떠한 매립제로 보호한 후의 웨트 에칭 방법, 또는, 드라이 에칭 방법이면, 반응성 이온 에칭법, 마그네트론형 반응성 이온 에칭법, 전자 빔 이온 에칭법, ICP 에칭법, 또는 ECR 이온 에칭법 등의 드라이 에칭 방법을 들 수 있다. 상술한 바와 같이, 경화층은 Si를 중심으로 하여, 그 밖의 원소와의 화합물을 형성한다. 특히, 드라이 에칭 방법을 사용하는 경우에는, 불소원자(F)를 포함하는 소스 가스를 사용하는 것이 바람직하다.
또, 상기한 볼록 패턴 및 스페이서가 형성되어 있는 이외의 부분인 매립 저면, 즉 가공 보조용 중간막(103)이 존재하는 경우에는 가공 보조용 중간막(103)의 표면, 존재하지 않는 경우에는 피가공막(102)의 표면에도, 경화층이 형성되는 경우가 있다. 수지 조성물의 도포 방법이나, 경화 조건을 조정함으로써 매립 저면에 경화층을 형성시키지 않을 수도 있지만, 일반적으로는 매립 저면에도 경화층이 형성된다. 이러한 경우에는, 그것도 제거하는 것이 필요하다. 매립 저면의 경화층 제거는, 상기와 같이 볼록 패턴의 볼록부 상측의 경화층을 제거하는 것과 동시에 행하는 것이 비교적 간편하여 바람직하다. 이 경우에는 에칭 조건을 조정하는 것으로, 볼록부 상측과 매립 저면의 경화층을 동시에 제거한다. 그렇지만, 매립 저면에 형성된 경화층의 제거는, 미세한 패턴 마스크를 이용하여 피가공막을 에칭 가공하기 전까지의 임의의 단계, 구체적으로는, 제 1 볼록 패턴의 볼록부 상측의 경화층을 제거하기 전, 후술하는 제 1 볼록 패턴의 제거와 동시 등에 행할 수도 있다. 단, 가공 보조용 중간막(103)이 존재하는 경우에는, 그것을 에칭 가공하기 전에 경화막을 제거하는 것이 필요하다.
이러한 가공에 의해, 제 1 볼록 패턴의 볼록부의 측벽에 제 1 볼록 패턴을 구성하는 물질과는 이종의 물질로 이루어지는 층(401; 스페이서)을 형성시키고, 제 2 볼록 패턴(도 1d)을 형성시킨다.
다음에, 드라이 에칭법을 사용하여, 제 1 볼록 패턴(104)을 제거하여 스페이서(401)만으로 이루어지는 마스크층을 형성시키고(도시하지 않음), 또 에칭 처리에 의해, 가공 보조용 중간막(103; 존재하지 않는 경우에는 피가공막) 중 스페이서(401)에 피복되지 않은 부분을 제거한다. 즉 스페이서(401)로 이루어지는 제 2 볼록 패턴을 마스크로 하여, 가공 보조용 중간막(103)을 에칭하고, 가공 보조용 중간막에 유래하는 패턴(501)을 형성시킨다(도 1e). 여기에서, 제 1 볼록 패턴의 제거와, 가공 보조용 중간막 또는 피가공막의 제거는 에칭의 조건을 조정하는 등으로 하여 독립적으로 행할 수도 있고, 또한 단일한 조건으로 동시 또는 연속해서 행할 수도 있다. 여기서, 에칭의 조건을 조정하여, 제 1 볼록 패턴만을 제거한 단계에서 처리를 종료시키면, 스페이서(401)만으로 이루어지는 마스크층을 얻을 수 있다. 패턴(501)은, 초기에 형성시킨 제 1 볼록 패턴(104)이 라인 앤드 스페이스인 경우에는, 각 라인의 양측에 라인 패턴으로서 스페이서가 형성된다. 따라서, 라인 패턴의 수를 생각하면, 2배의 패턴이 형성되게 된다. 따라서, 이러한 방법은 패턴을 2배화시키는 방법이라고 할 수도 있다.
또, 패턴(501)을 형성시키는 에칭에 앞서, 제 1 볼록 패턴간의 스페이스부에 수지 등을 매립하는 것이 바람직하다. 다시 말해, 에칭처리에 있어서 제 2 볼록 패턴은 측면의 일부가 노출되어 있기 때문에, 에칭의 효과에 의해 폭이 좁아지는 경우가 있기 때문에, 수지의 매립에 의해 제 2 볼록 패턴을 보호하는 것이 바람직하다. 이러한 수지로서는 여러가지 것으로부터 임의로 선택할 수 있지만, 제 1 볼록 패턴과 동등한 에칭 선택비를 가지는 유기물이 바람직하다. 이러한 유기물로서는, 예를 들면 폴리비닐피롤리돈하이드록시에틸아크릴레이트 등을 용제에 용해시킨 것을 들 수 있다.
이 경우, 드라이 에칭의 방식으로서는, 가공 보조용 중간막(103)을 가공하는 것이 가능한 것이면, 특별히 한정되지 않는다. 예를 들면, 반응성 이온 에칭법, 마그네트론형 반응성 이온 에칭법, 전자 빔 이온 에칭법, ICP 에칭법, 또는 ECR 이온 에칭법 등, 미세가공이 가능한 것으로부터 적절하게 선택할 수 있다. 소스 가스로서는 산소원자(O), 질소원자(N), 염소원자(Cl), 브롬원자(Br)로 이루어지는 군 중 적어도 어느 하나를 포함하는 가스를 사용하는 것이 바람직하다. 이들의 원자를 포함하는 가스를 사용하여 방전시켜 얻어진 에천트에 대하여, 무기원소와 산소의 결합을 가진 화합물은 불활성이기 때문에 스페이서부에 대하여 적절하게 작용한다.
이 때문에, 가공 보조용 중간막(103)을 이방성 좋게 에칭 가공하는 것이 가능하게 된다. 산소원자를 포함하는 에칭 가스로서는, O2, CO, CO2, 질소원자를 포함하는 에칭 가스로서는, N2, NH3, 염소원자를 포함하는 에칭 가스로서는, Cl2, HCl, BCl3, 또한, 브롬원자를 포함하는 에칭 가스로서는 HBr, Br2를 들 수 있다. 이들의 에칭 가스는 혼합해서 사용해도 좋다. 또, 에칭 가스에는, 유황원자(S)를 포함하여도 좋고, 그 이유는 피가공막을 이방성 좋게 가공할 수 있기 때문이다. 이밖에, 아르곤(Ar), 헬륨(He) 등의 가스를 포함하여도 좋다.
패턴(501)이 형성된 후, 패턴(501) 위에 남은 스페이서(401)는 필요에 따라서 제거된다(도 1f). 이것에 의해 피가공막(102)을 가공하기 위한 마스크로서 이용할 수 있는 미세 패턴이 형성된다. 또한, 가공 보조용 중간막이 형성되지 않은 경우에는, 피가공막이 가공된 미세 패턴이 형성된다. 이 경우 예를 들면, 웨트 에칭 방법, 또는, 드라이 에칭 방법이면, 반응성 이온 에칭법, 마그네트론형 반응성 이온 에칭법, 전자 빔 이온 에칭법, ICP 에칭법, 또는 ECR 이온 에칭법 등의 드라이 에칭 방법을 들 수 있다. 상술한 바와 같이, 경화층은 Si를 중심으로 하여, 그 밖의 원소와의 화합물을 형성한다. 특히, 드라이 에칭 방법을 사용하는 경우에는, 불소원자(F)를 포함하는 소스 가스를 사용하는 것이 바람직하다. 그렇지만, 피가공막(102)이 공간 노출되어 있기 때문에, 피가공막을 손상시키지 않는 방법을 상술한 방법군으로부터 선택할 필요가 있다.
계속해서, 이 패턴(501)을 에칭 마스크로 하여 피가공막(102)을 가공한다. 이 피가공막의 가공 방법으로서는, 예를 들면, 웨트 에칭 방법, 또는 드라이 에칭 방법을 사용할 수 있고, 더욱 구체적으로는, 반응성 이온 에칭법, 마그네트론형 반응성 이온 에칭법, 전자 빔 이온 에칭법, ICP 에칭법, 또는 ECR 이온 에칭법 등의 드라이 에칭 방법을 들 수 있다. 피가공막의 재질에 따라서 에천트를 선택하는 것이 일반적이다.
이러한 피가공막의 가공에 의해, 피가공막으로 이루어지는 미세한 패턴(601)이 형성되고(도 1g), 또 필요에 따라서, 마스크로서 잔존하고 있는 패턴(501)이 제거된다.
상기한 설명에 있어서는, 기판 위에 피가공막 및 가공 보조용 중간막이 형성된 기재를 사용하고, 그 위에 직접 형성된 미세한 패턴 마스크를 사용하여 미세 패턴을 형성시키는 방법을 설명했다. 그러나, 본 발명에 의한 방법은 이것에 한정되지 않고, 기재로서 예를 들면, 베어(bare) 유리 기판 등의 투명 기재에 가공 보조용 중간막(103)을 형성시키고, 그것을 본 발명에 의한 방법에 의해 가공함으로써 독립된 미세 패턴 마스크를 형성시키고, 또 그것을 별도 준비된 절연 재료막이나 도전성 재료막 위에 형성된 레지스트막에 밀착시켜 노광하는 소위 콘택트 노광을 행함으로써 패턴을 형성시키거나, 기재 위에 상기한 방법에 따라서 형성된 미세한 패턴 마스크를, 별도 준비된 절연 재료막이나 도전성 재료막 위에 전사하고 나서, 그 패턴 마스크를 개재하여 에칭을 행하여 패턴을 형성시키거나 할 수도 있다. 또, 본 발명에 의해 얻어진 패턴은, 또 다음 공정에 있어서 이용하는 패턴 마스크로 할 수도 있다.
제 2 미세 패턴 형성 방법
제 1 미세 패턴 형성 방법이 제 1 볼록 패턴의 볼록부의 측벽에 형성된 스페이서를 마스크로 하여 패턴을 형성하는 것에 대해서, 제 2 미세 패턴 형성 방법은 스페이서 및 스페이서의 하층을 제거함으로써 패턴을 형성하는 것이다. 이러한 본 발명의 제 2 실시형태에 대해서, 도 2a 내지 2h를 참조하면서 상세하게 설명하면 아래와 같다.
우선, 제 1 미세 패턴의 형성 방법과 동일하게 하여, 제 1 볼록 패턴의 볼록부의 측벽에 스페이서를 형성시킨다(도 2a 내지 2d). 지금까지의 공정은, 제 1 미세 패턴 형성 방법과 같다.
계속해서, 제 1 볼록 패턴의 사이의 스페이스부에 제 1 볼록 패턴과 동등한 물질(104A)을 매립한다(도 2c). 제 1 볼록 패턴의 사이의 스페이스부는 스페이서(401)에 의해 미세화되어 있기 때문에, 실질적으로는 스페이서의 사이에 있는 공간이 스페이스부가 된다.
제 1 볼록 패턴의 사이의 스페이스부에 매립되는, 제 1 볼록 패턴과 동등한 물질은 제 1 패턴을 형성하는데 사용한 것과 같은 것이 바람직하다. 예를 들면 레지스트 수지 등으로 제 1 볼록 패턴을 형성시킨 경우에는, 제 1 볼록 패턴을 형성시키는데 사용한 레지스트 조성물을 스페이스부에 충전하고, 경화시키는 것이 바람직하다. 그렇지만, 이 스페이스부에 매립된 재료는, 뒤에 제 1 볼록 패턴에 대한 보전 패턴을 형성하는 것이다. 다시 말하면, 스페이스부에 매립된 재료가 제 1 볼록 패턴에 대하여, 추가의 볼록부를 형성한다. 즉, 최종적인 미세 패턴을 형성할 때에, 제 1 볼록 패턴과 같은 마스크 재료로서 기능하는 것이 필요한 것이다. 따라서, 여기에서 제 1 볼록 패턴과 동등한 물질이란, 제 1 볼록 패턴을 형성하는데 사용된 물질과 동일한 것은 필수적이지 않고, 제 1 볼록 패턴과 같은 마스크 재료로서 기능하고, 또 제 1 볼록 패턴과 마찬가지로 에칭이나 제거를 할 수 있는 것이면 좋다.
또, 최종적인 미세 패턴을 형성시키는 마스크 재료로서 기능시키기 위해서는, 스페이스부에 매립하는 재료층의 두께는 제 1 볼록 패턴과 동등한 두께를 가지는 것이 바람직하다. 이 때문에, 매립을 행할 때는, 제 1 볼록 패턴과 동등한 높이까지 매립하는 것이 바람직하다. 또, 제 1 볼록 패턴 이상의 높이까지 매립을 한 후, 제 1 볼록 패턴과 동등한 높이가 될 때까지 에칭 처리 등을 행함으로써 평탄화시킬 수도 있다. 도 2e에 있어서는, 매립된 재료(104A)의 높이는, 제 1 볼록 패턴(104)과 구별하기 위해서 다른 높이로 기재되어 있지만, 이 높이의 차이가 적은 것이 바람직하다.
계속해서, 제 1 미세 패턴 형성 방법의 항에서 설명한 것과 같은 방법에 의해, 스페이서(401)를 제거한다(도 2f). 이것에 의해, 피가공막(102) 또는 가공 보조용 중간막(103)을 에칭 처리하기 위한 마스크가 형성된다. 이 마스크는, 제 1 볼록 패턴(104)과, 그것에 대한 보전 패턴(104A)으로 이루어지는 것이다.
제 1 볼록 패턴(104)과, 그것에 대한 보전 패턴(104A)으로 이루어지는 마스크를 이용하여 가공 보조용 중간막(103)을 가공하고(도 2(g)), 피가공막(102)을 가공하기 위한 미세 패턴 마스크를 형성한다. 또 그 패턴화된 가공 보조용 중간막(103)을 마스크로 하여 피가공막(102)을 가공한다(도 2h). 이것에 의해, 스페이서(401)에 대응하는 홈을 가지는 미세한 패턴을 얻을 수 있다.
이상 설명한 바와 같이, 본 발명의 미세 패턴의 형성 방법은, 본 발명에 있어서 특정된 공정을 포함하는 것을 필수로 하지만, 그 이외에는 종래 공지의 방법을 조합할 수 있다. 따라서, 제 1 볼록 패턴에 레지스트 패턴을 사용하는 경우, 레지스트 패턴을 형성하기 위해서 사용되는 포토레지스트, 및 이것을 사용한 레지스트의 형성 방법은 종래 공지의 포토레지스트 및 종래 공지의 레지스트 형성법 중 어느 것이어도 좋다. 또, 레지스트 패턴은, 일반적으로 사용되고 있는 임의의 것을 사용할 수 있다. 한편, 제 1 볼록 패턴은 상기 미세 패턴 형성 후의 포토레지스트를 에칭 마스크로 하여 하층을 에칭한 후의 볼록 패턴도 사용 가능하다.
실시예
본 발명을 여러 예를 참조하면서 설명하면 아래와 같다.
[실시예 1]
실리콘 기판 위에 AZ 일렉트로닉스 머티리얼즈가부시키가이샤(이하, AZ-EM K.K.라고 함)제 AZ KrF-17B를 도포하고, 180℃에서 60초간 가열함으로써 보텀 반사 방지막을 형성시켰다. 이 보텀 반사 방지막은 후술하는 바와 같이, SiO2막을 에칭할 때의 카본 하드 마스크로 하여도 유효하게 작용한다. 막 두께는 60nm이었다. 다음에, AZ-EM K.K.제 ArF 포토레지스트 AZ AX1120을 도쿄일렉트론가부시키가이샤제 스핀 코터(ACT12(상품명))로 도포하고, 120℃에서 90초간 가열하여, 210nm의 레지스트막을 얻어질 수 있도록 조정한다. 계속해서, ArF선(193nm)의 노광 파장을 갖는 노광장치(가부시키가이샤니콘제 S306D)를 사용하여, 이미지 방식 노광하고, 120℃, 90초간 핫플레이트에서 포스트 익스포저 베이크(이하, PEB라고 함)를 행한 후, AZ-EM K.K.제 알칼리 현상액(AZ 300MIF 디벨로퍼, 2.38중량% 수산화테트라메틸암모늄 수용액)으로 23℃의 조건하에서 1분간 스프레이 퍼들 현상하여 선폭 170nm 피치 340nm의 라인 앤드 스페이스 패턴(제 1 볼록 패턴)을 얻었다.
다음에, AZ-EM K.K.제 폴리실라잔(일반식 (I)로 나타내지는 반복 단위를 가지는 것)을 디부틸에테르 중에 폴리머가 약10%의 농도가 되도록 용해시켜, 0.05㎛의 필터로 여과한 용액을 조제하여, 수지 조성물로 했다. 다음에 상기 라인 앤드 스페이스 패턴이 프린트된 기판에 상기 수지 조성물의 용액을 도포하고, 90℃에서 60초 가열했다. 이때 도포 조건은, 베어 실리콘 기판 위에 회전 도포한 경우에 막 두께가 약120nm가 되는 조건으로 했다. 그 후, 수지 조성물과 같은 용제인 디부틸에테르로 미경화부를 린스 처리로 제거하여 경화층을 얻었다.
이렇게 해서 얻어진 라인 패턴 폭을 측정한 바, 186nm이었다.
다음에, 에칭장치에서 처리를 행하였다. 여기에서는, 에칭 장치에 플라즈마 에칭 장치(가부시키가이샤알박제 NE5000(상품명))를 사용하여, 경화층 중, 제 1 볼록 패턴의 상부와, 제 1 볼록 패턴의 사이에 있는 하층부를 제거하여, 제 1 볼록 패턴의 측벽에 제 2 볼록 패턴을 형성시켰다. 또, 에칭은 CF4/O2(각 성분의 유량비:20/20sccm)의 혼합 가스를 사용하여, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정하여 행한다. 에칭 시간은 20초로 했다.
제 2 볼록 패턴을 형성한 후, 다시 동장치에서 산소 플라즈마 에칭에 의해, 레지스트부 및 카본 하드 마스크부를 제거하였다. 여기에서, 에칭은 O2(각 성분의 유량비:20sccm)의 혼합 가스를 사용하여, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정하여 행하였다. 에칭 시간은 20초로 했다.
상기 에칭 후의 패턴을 주사 전자현미경(가부시키가이샤 히타치세이사쿠쇼제 S4700(상품명))으로 관찰했다. 관찰에 의하면, 제 1 볼록 패턴수에 대하여 2배의 수의 패턴이 관찰되었다. 라인 폭은 20nm이었다. 동시에, 형성된 미세 패턴 이외의 부분의 카본 하드 마스크는 제거된 것이 확인되었다.
[실시예 2]
실리콘 기판 위에 AZ-EM K.K.제 AZ KrF-17B를 도포하고, 180℃에서 60초간 가열함으로써 카본 하드 마스크를 형성시켰다. 막 두께는 60nm이었다. 다음에, AZ-EM K.K.제 ArF 포토레지스트 AZ AX1120을 도쿄일렉트론가부시키가이샤제 스핀 코터(ACT12(상품명))로 도포하고, 120℃에서 90초간 가열하여, 210nm의 레지스트막이 얻을 수 있도록 조정했다. 이어서, ArF선(193nm)의 노광 파장을 가지는 노광장치(가부시키가이샤니콘제 S306D(상품명))를 사용하여 노광하고, 120℃, 90초간 핫플레이트에서 PEB를 행한 후, 실시예 1과 같은 방법으로 현상하여 선폭 170nm, 피치 340nm의 라인 앤드 스페이스 패턴(제 1 볼록 패턴)을 얻었다.
다음에 상기 라인 앤드 스페이스 패턴이 프린트된 기판에 실시예 1과 동일하게 하여 조제한 수지 조성물의 용액을 도포하고, 90℃에서 60초 가열했다. 이 때 도포 조건은, 베어(bare) 실리콘 기판 위에 회전 도포한 경우에 막 두께가 약120nm가 되는 조건으로 했다. 그 후, 수지 조성물과 같은 용제인 디부틸에테르로 미경화부를 린스 처리로 제거하여 경화층을 얻었다.
이렇게 해서 얻어진 라인 패턴 폭을 측정한 바, 180nm이었다.
그 후, 매립 재료로서, 폴리비닐피롤리돈하이드록시에테르아크릴레이트를 10% 용해된 수용액을 0.05㎛의 필터로 여과한 용액을 준비했다. 상기 조성물을 평탄부에서 270nm가 되도록 도포를 행하였다. 여기에서, 매립제는 경화층보다도 위까지 오버코트되어 있는 것을 확인했다.
다음에, 에칭 장치에서 처리를 행하였다. 여기에서는, 에칭 장치에 플라즈마 에칭 장치(가부시키가이샤알박제 NE5000(상품명))를 사용하여, 상술한 매립제 오버코트된 부분의 에치백 및 경화층 중, 제 1 볼록 패턴의 상부와, 제 1 볼록 패턴의 사이에 있는 하층부를 제거하고, 제 1 볼록 패턴의 측벽에 스페이서를 형성시켰다. 또, 에칭은 CF4/O2(각 성분의 유량비:20/20sccm)의 혼합 가스를 사용하여, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정하여 행하였다. 에칭 시간은 20초로 하였다.
스페이서의 형성 후, 다시 동장치에서 산소 플라즈마 에칭에 의해, 레지스트부 및 카본 하드 마스크의 제거를 행하였다. 여기에서, 에칭은 O2(유량:20sccm)의 가스를 사용하여, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정하여 행하였다. 에칭 시간은 20초로 했다.
상기 에칭 후의 패턴을 주사 전자현미경(가부시키가이샤 히타치세이사쿠쇼제 S4700(상품명))으로 관찰했다. 관찰에 의하면, 제 1 볼록 패턴수에 대하여 2배수의 미세 패턴이 관찰되었다. 라인 폭 23nm이었다. 동시에, 미세 패턴 이외의 부분의 카본 하드 마스크는 제거되어 있는 것이 확인되었다. 라인 폭이 실시예 1과 비교하여 큰 것은, 매립제에 의해 스페이서가 에칭에 의해 제거되는 것이 억제된 것에 의한 것으로 생각된다.
[실시예 3]
실리콘 기판 위에 AZ-EM K.K.제 AZ ArF-1C5D를 도포하고, 180℃에서 60초간 가열함으로써 보텀 반사 방지막을 형성시켰다. 막 두께는 37nm이었다. 다음에, AZ-EM K.K.제 ArF 포토레지스트 AZ AX2110P를 도쿄일렉트론가부시키가이샤제 스핀 코터(ACT12(상품명))로 도포하고, 100℃로 60초간 가열하여, 120nm의 레지스트막을 얻을 수 있도록 조정하였다. 계속해서, ArF선(193nm)의 노광 파장을 가지는 노광장치(가부시키가이샤니콘제 S306D)를 사용하여, 이미지 방식 노광하고, 110℃, 60초간 핫플레이트에서 PEB를 행한 후, 실시예 1과 같은 방법으로 현상하여 선폭 55nm, 피치 140nm의 라인 앤드 스페이스 패턴(제 1 볼록 패턴)을 얻었다.
다음에 상기 라인 앤드 스페이스 패턴이 프린트된 기판에 실시예 1과 동일하게 하여 조제한 수지 조성물의 용액을 도포하고, 90℃에서 180초 가열하였다. 이 때 도포 조건은, 베어 실리콘 기판 위에 회전 도포한 경우에 막 두께가 약120nm가 되는 조건으로 했다. 그 후, 수지 조성물과 같은 용제인 디부틸에테르로 미경화부를 린스 처리로 제거하여 경화층을 얻었다.
이렇게 해서 얻어진 라인 패턴 폭을 측정한 바, 86nm이었다.
다음에, 플라즈마 에칭 장치(가부시키가이샤알박제 NE5000(상품명))를 사용하여, 경화층 중, 제 1 볼록 패턴의 상부와, 제 1 볼록 패턴의 사이에 있는 하층부를 제거하고, 제 1 볼록 패턴의 측벽에 제 2 볼록 패턴을 형성시켰다. 또, 에칭은 CF4/O2(각 성분의 유량비:20/20sccm)의 혼합 가스를 사용하여, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정하여 행하였다. 에칭 시간은 20초로 했다. 얻어진 패턴의 높이는 80nm이었다.
다음에, 상기에서 얻어진 패턴의 스페이스부에 대하여 ArF 포토레지스트 AZ AX2110P를 스핀코터에 의해 도포하여, 스페이스부를 매설한 매설부의 높이는 패턴의 높이와 같은 80nm로 했다.
다음에, 상기에서 얻어진 복합 매설부에 대하여, 제 2 볼록 패턴의 제거 공정을 실시하였다. 상기 에칭 장치에서, CF4/O2(각 성분의 유량비:20/20sccm)의 혼합가스를 사용하여, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정하여 행하였다. 에칭 시간은 15초로 했다.
상기 에칭 후의 패턴을 주사 전자현미경(가부시키가이샤 히타치세이사쿠쇼제 S4700(상품명))으로 관찰했다. 관찰에 의하면, 제 1 볼록 패턴수에 대하여 2배의 수의 패턴이 관찰되었다. 스페이스 폭은 18nm이었다.
[실시예 4]
실리콘 기판 위에 100nm의 막 두께의 SiO2막을 CVD로 퇴적시켰다. 이 SiO2막은 피가공막으로서 작용하는 것이다. 이 기판을 사용하여, AZ-EM K.K.제 AZ ArF-1C5D를 도포하고, 180℃에서 60초간 가열함으로써 보텀 반사 방지막을 형성시켰다. 이 보텀 반사 방지막은 후술하는 바와 같이, SiO2막을 에칭할 때의 카본 하드 마스크로 하여도 유효하게 작용한다. 막 두께는 90nm이었다.
다음에, AZ-EM K.K.제 ArF 포토레지스트 AZ AX2110P를 도쿄일렉트론가부시키가이샤제 스핀 코터(ACT12(상품명))로 도포하고, 100℃에서 60초간 가열하여, 120nm의 레지스트막을 얻을 수 있도록 조정했다. 그 다음에, ArF선(193nm)의 노광 파장을 가지는 노광장치(가부시키가이샤니콘제 S306D)를 사용하여, 이미지 방식 노광하고, 110℃, 60초간 핫플레이트에서 PEB를 행한 후, 실시예 1과 같은 방법으로 현상하여 선폭 55nm, 피치 140nm의 라인 앤드 스페이스 패턴(제 1 볼록 패턴)을 얻었다.
다음에 상기 라인 앤드 스페이스 패턴이 프린트된 기판에 실시예 1과 동일하게 하여 조제한 수지 조성물의 용액을 도포하고, 90℃에서 180초 가열했다. 이 때 도포 조건은, 베어 실리콘 기판 위에 회전 도포한 경우에 막 두께가 약120nm가 되는 조건으로 했다. 그 후, 수지 조성물과 같은 용제인 디부틸에테르로 미경화부를 린스 처리로 제거하여 경화층을 얻었다.
이렇게 해서 얻어진 라인 패턴 폭을 측정한 바, 85nm이었다.
다음에, 플라즈마 에칭장치(가부시키가이샤알박제 NE5000(상품명))를 사용하여, 경화층 중, 제 1 볼록 패턴의 볼록부 상측 표면과, 제 1 볼록 패턴의 사이에 있는 하층부를 제거하고, 제 1 볼록 패턴의 볼록부 측벽에 제 2 볼록 패턴을 형성시켰다. 또, 에칭은 CF4/O2(각 성분의 유량비:20/20sccm)의 혼합 가스를 사용하고, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정하여 행하였다. 에칭 시간은 20초로 했다. 얻어진 패턴의 높이는 80nm이었다.
다음에, 다시 동장치에서 산소 플라즈마 에칭에 의해, 레지스트부 및 보텀 반사 방지막의 제거를 행하였다. 여기에서, 에칭은 O2(유량:20sccm)의 가스를 사용하여, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정해 행하였다. 에칭 시간은 25초로 했다.
상기 에칭 후의 패턴을 주사 전자현미경(가부시키가이샤 히타치세이사쿠쇼제 S4700(상품명))으로 관찰했다. 관찰에 의하면, 제 1 볼록 패턴수에 대하여 2배의 수의 미세 패턴이 관찰되었다. 높이 20nm의 실리콘층과, 그 아래에 보텀 반사 방지막(높이 90nm)이 라인 폭 21nm로 형성된 것이 확인되었다.
다음에, 피가공막인 SiO2층을 에칭하였다. 에칭은 상기 에칭 장치에서, 상기한 보텀 반사 방지막을 마스크로 하여, CF4/O2(각 성분의 유량비:30/10sccm)의 혼합 가스를 사용하여, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정하여 행하였다. 에칭 시간은 25초로 했다.
상기 에칭 후의 패턴을 주사 전자현미경(가부시키가이샤 히타치세이사쿠쇼제 S4700(상품명))으로 관찰했다. 관찰에 의하면, 라인 폭이 19nm의 SiO2 패턴이 관찰되었다.
[실시예 5]
실리콘 기판 위에 50nm의 막 두께의 SiO2막을 CVD로 퇴적시켰다. 이 SiO2막은 피가공막으로서 작용하는 것이다. 이 기판을 사용하여, AZ-EM K.K.제 AZ ArF-1C5D를 도포하고, 180℃에서 60초간 가열함으로써 보텀 반사 방지막을 형성시켰다. 막 두께는 37nm이었다.
다음에, AZ-EM K.K.제 ArF 포토레지스트 AZ AX2110P를 도쿄일렉트론가부시키가이샤제 스핀 코터(ACT12(상품명))로 도포하고, 100℃에서 60초간 가열하여, 120nm의 레지스트막이 얻어질 수 있도록 조정했다. 그 다음에, ArF선(193nm)의 노광 파장을 가지는 노광장치(가부시키가이샤니콘제 S306D)를 사용하여, 이미지 방식 노광하고, 110℃, 60초간 핫플레이트에서 PEB를 행한 후, 실시예 1과 같은 방법으로 현상하여 선폭 55nm, 피치 140nm의 라인 앤드 스페이스 패턴(제 1 볼록 패턴)을 얻었다.
다음에 상기 라인 앤드 스페이스 패턴이 프린트된 기판에 실시예 1과 동일하게 하여 조제한 수지 조성물의 용액을 도포하고, 90℃에서 180초 가열했다. 이 때 도포 조건은 베어 실리콘 기판 위에 회전 도포한 경우에 막 두께가 약120nm가 되는 조건으로 했다. 그 후, 수지 조성물과 같은 용제인 디부틸에테르로 미경화부를 린스 처리로 제거하여 경화층을 얻었다.
이렇게 해서 얻어진 라인 패턴 폭을 측정한 바, 87nm이었다.
다음에, 플라즈마 에칭 장치(가부시키가이샤알박제 NE5000(상품명))를 사용하여, 경화층 중, 제 1 볼록 패턴의 볼록부 상측 표면과, 제 1 볼록 패턴의 사이에 있는 하층부를 제거하여, 제 1 볼록 패턴의 볼록부 측벽에 제 2 볼록 패턴을 형성시켰다. 또, 에칭은 CF4/O2(각 성분의 유량비:20/20sccm)의 혼합 가스를 사용하여, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정하여 행하였다. 에칭 시간은 20초로 했다. 얻어진 패턴의 높이는 80nm이었다.
다음에, 상기에서 얻어진 패턴의 스페이스부에 대하여 ArF 포토레지스트 AZ AX2110P를 스핀코터에 의해 도포하여, 스페이스부를 매설했다. 매설부의 높이는 패턴의 높이와 같은 80nm로 했다.
다음에, 상기에서 얻어진 복합 매설부에 대하여, 제 2 볼록 패턴의 제거 공정을 실시했다. 상기 에칭장치에서, CF4/O2(각 성분의 유량비:20/20sccm)의 혼합 가스를 사용하여, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정하여 행하였다. 에칭 시간은 15초로 했다.
상기 에칭 후의 패턴을 주사 전자현미경(가부시키가이샤 히타치세이사쿠쇼제 S4700(상품명))으로 관찰했다. 관찰에 의하면, 제 1 볼록 패턴수에 대하여 2배의 수의 패턴이 관찰되었다. 스페이스 폭은 18nm이었다.
다음에, 피가공막인 SiO2층의 에칭을 행하였다. 에칭은 상기 에칭 장치에서, CF4/O2(각 성분의 유량비:20/20sccm)의 혼합 가스를 사용하여, 프로세스압 5.0Pa, 안테나 파워 500W의 조건으로 설정하여 행하였다. 에칭시간은 30초로 했다. 이 에칭에 의해, 보텀 반사 방지막이 우선 제거되고, 계속해서 피가공막이 에칭된다.
상기 에칭 후의 패턴을 주사 전자현미경(가부시키가이샤 히타치세이사쿠쇼제 S4700(상품명))으로 관찰했다. 관찰에 의하면, 라인 폭이 19nm의 SiO2 패턴이 관찰되었다.
101 : 기재
102 : 피가공막
103 : 가공 보조용 중간막
104 : 제 1 볼록 패턴
104A : 매립 재료
201 : 피복층
301 : 경화층
401 : 스페이서
501 : 가공 보조용 중간막에 유래하는 패턴

Claims (8)

  1. 기재(基材)의 표면 위에 피가공막이 적층된 기재를 준비하는 공정,
    상기 피가공막 위에 볼록부를 가지는 제 1 볼록 패턴을 형성시키는 공정,
    상기 제 1 볼록 패턴 위에 실라잔 결합을 가지는 반복 단위를 포함하여 이루어지는 수지를 포함하여 이루어지는 수지 조성물을 도포하는 도포 공정,
    상기 도포 공정 후의 기재를 가열하여, 상기 볼록부에 인접한 부분에 존재하는 상기 수지 조성물을 경화시키는 경화 공정,
    상기 경화 공정 후의 기재를 린스 처리하여 미경화의 수지 조성물을 제거하는 공정,
    상기 볼록부의 상측 표면에 형성된 경화층을 제거함으로써, 상기 볼록부의 측벽에 상기 제 1 볼록 패턴을 구성하는 물질과는 이종(異種)의 물질로 이루어지는 층을 형성시키는 공정, 및
    상기 볼록부를 제거함으로써, 상기 이종의 물질로 이루어지는 0 nm 초과 90 nm 미만의 미세한 제 2 볼록 패턴 마스크를 형성시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 미세 패턴 마스크의 형성 방법.
  2. 기재의 표면 위에 피가공막 및 가공 보조용 중간막이 차례로 적층된 기재를 준비하는 공정,
    상기 가공 보조용 중간막 위에 볼록부를 가지는 제 1 볼록 패턴을 형성시키는 공정,
    상기 제 1 볼록 패턴 위에 실라잔 결합을 가지는 반복 단위를 포함하여 이루어지는 수지를 포함하여 이루어지는 수지 조성물을 도포하는 도포 공정,
    상기 도포 공정 후의 기재를 가열하여, 상기 볼록부에 인접한 부분에 존재하는 상기 수지 조성물을 경화시키는 경화 공정,
    상기 경화 공정 후의 기재를 린스 처리하여 미경화의 수지 조성물을 제거하는 공정,
    상기 볼록부의 상측 표면에 형성된 경화층을 제거함으로써, 상기 볼록부의 측벽에 상기 제 1 볼록 패턴을 구성하는 물질과는 이종의 물질로 이루어지는 층을 형성시키는 공정,
    상기 제 1 볼록부를 제거함으로써, 상기 이종의 물질로 이루어지는 0 nm 초과 90 nm 미만의 미세한 제 2 볼록 패턴 마스크를 형성시키는 공정, 및
    상기 제 2 볼록 패턴 마스크를 개재하여 상기 가공 보조용 중간막을 에칭하여, 피가공막을 가공하기 위한 0 nm 초과 90 nm 미만의 미세 패턴 마스크를 형성시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 미세 패턴 마스크의 형성 방법.
  3. 기재의 표면 위에 피가공막이 적층된 기재를 준비하는 공정,
    상기 피가공막 위에 볼록부를 가지는 제 1 볼록 패턴을 형성시키는 공정,
    상기 제 1 볼록 패턴 위에 실라잔 결합을 가지는 반복 단위를 포함하여 이루어지는 수지를 포함하여 이루어지는 수지 조성물을 도포하는 도포 공정,
    상기 도포 공정 후의 기재를 가열하여, 상기 볼록부에 인접한 부분에 존재하는 상기 수지 조성물을 경화시키는 경화 공정,
    상기 경화 공정 후의 기재를 린스 처리하여 미경화의 수지 조성물을 제거하는 공정,
    상기 볼록부의 상측 표면에 형성된 경화층을 제거함으로써, 상기 볼록부의 측벽에 상기 제 1 볼록 패턴을 구성하는 물질과는 이종의 물질로 이루어지는 층을 형성시키는 공정,
    상기 제 1 볼록 패턴과 동등한 재질을 스페이스부에 대하여 매립하여, 제 1 볼록 패턴에 대한 보전(補塡) 패턴을 형성시키는 공정, 및
    상기 이종의 물질로 이루어지는 층을 제거함으로써, 상기 제 1 볼록 패턴과 상기 제 1 볼록 패턴에 대한 보전 패턴으로 이루어지는, 0 nm 초과 90 nm 미만의 미세한 패턴 마스크를 형성시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 미세 패턴 마스크의 형성 방법.
  4. 기재의 표면 위에 피가공막 및 가공 보조용 중간막이 차례로 적층된 기재를 준비하는 공정,
    상기 가공 보조용 중간막 위에 볼록부를 가지는 제 1 볼록 패턴을 형성시키는 공정,
    상기 제 1 볼록 패턴 위에 실라잔 결합을 가지는 반복 단위를 포함하여 이루어지는 수지를 포함하여 이루어지는 수지 조성물을 도포하는 도포 공정,
    상기 도포 공정 후의 기재를 가열하여, 상기 제 1 볼록 패턴에 인접한 부분에 존재하는 상기 수지 조성물을 경화시키는 경화 공정,
    상기 경화 공정 후의 기재를 린스 처리하여 미경화의 수지 조성물을 제거하는 공정,
    상기 볼록부의 상측 표면에 형성된 경화층을 제거함으로써, 상기 볼록부의 측벽에 상기 제 1 볼록 패턴을 구성하는 물질과는 이종의 물질로 이루어지는 층을 형성시키는 공정,
    상기 제 1 볼록 패턴과 동등한 재질을 상기 볼록부의 사이의 스페이스부에 대해서 매립하고, 제 1 볼록 패턴에 대한 보전 패턴을 형성시키는 공정,
    상기 이종의 물질로 이루어지는 층을 제거함으로써, 상기 제 1 볼록 패턴과 상기 제 1 볼록 패턴에 대한 보전 패턴으로 이루어지는, 0 nm 초과 90 nm 미만의 미세한 패턴을 형성시키는 공정, 및
    상기 제 1 볼록 패턴과 상기 제 1 볼록 패턴에 대한 보전 패턴을 개재하여 상기 가공 보조용 중간막을 에칭하여, 피가공막을 가공하기 위한 0 nm 초과 90 nm 미만의 미세 패턴 마스크를 형성시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 미세 패턴 마스크의 형성 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기한 실라잔 결합을 가지는 반복 단위가, 하기 일반식 (I)로 나타내지는 미세 패턴 마스크의 형성 방법.
    [화학식 1]
    Figure 112013073359612-pct00003

    (식 중, R1, 및 R2는 각각 독립으로 수소원자, 알킬기, 알케닐기, 사이클로 알킬기, 알릴기, 알킬시릴기, 알킬아미노기, 알콕시기, 또는 이들의 기 이외이며 규소에 연결하는 원자가 탄소인 기이며, R3은 수소원자, 알킬기, 알케닐기, 사이클로 알킬기, 알릴기, 알킬시릴기, 알킬아미노기, 알콕시기, 또는 탄소수 1 내지 6의 포화 탄화수소기를 가지는 실라잔기이며, R1, R2 및 R3 중 적어도 하나는 수소원자다.)
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제 1 볼록 패턴이 포토레지스트로 형성된 것인 미세 패턴 마스크의 형성 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 방법에 의해 형성된 것을 특징으로 하는 미세 패턴 마스크.
  8. 제 7 항에 기재된 미세 패턴 마스크를 에칭 마스크로 하여, 상기 피가공막을 에칭 가공하는 공정을 포함하여 이루어지는 것을 특징으로 하는 미세 패턴의 형성 방법.
KR1020107018232A 2008-01-28 2009-01-27 미세 패턴 마스크 및 그 제조 방법, 및 그것을 사용한 미세 패턴의 형성 방법 Expired - Fee Related KR101443057B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-016552 2008-01-28
JP2008016552 2008-01-28
PCT/JP2009/051234 WO2009096371A1 (ja) 2008-01-28 2009-01-27 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法

Publications (2)

Publication Number Publication Date
KR20100110366A KR20100110366A (ko) 2010-10-12
KR101443057B1 true KR101443057B1 (ko) 2014-09-22

Family

ID=40912724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107018232A Expired - Fee Related KR101443057B1 (ko) 2008-01-28 2009-01-27 미세 패턴 마스크 및 그 제조 방법, 및 그것을 사용한 미세 패턴의 형성 방법

Country Status (8)

Country Link
US (1) US8501394B2 (ko)
EP (1) EP2244127A4 (ko)
JP (1) JP5290204B2 (ko)
KR (1) KR101443057B1 (ko)
CN (1) CN102084300B (ko)
MY (1) MY159204A (ko)
TW (1) TWI452419B (ko)
WO (1) WO2009096371A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5093004B2 (ja) * 2008-09-02 2012-12-05 Ｊｓｒ株式会社 パターン形成方法
WO2010032796A1 (ja) * 2008-09-19 2010-03-25 日産化学工業株式会社 サイドウォール形成用組成物
US8084186B2 (en) * 2009-02-10 2011-12-27 Az Electronic Materials Usa Corp. Hardmask process for forming a reverse tone image using polysilazane
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP5349404B2 (ja) * 2010-05-28 2013-11-20 株式会社東芝 パターン形成方法
US8796398B2 (en) 2010-12-27 2014-08-05 Az Electronic Materials Usa Corp. Superfine pattern mask, method for production thereof, and method employing the same for forming superfine pattern
JP5661562B2 (ja) * 2011-06-01 2015-01-28 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
KR101860493B1 (ko) * 2011-10-20 2018-05-24 삼성디스플레이 주식회사 미세 패턴 마스크의 형성 방법 및 이를 이용한 미세 패턴의 형성 방법
US8716133B2 (en) * 2012-08-23 2014-05-06 International Business Machines Corporation Three photomask sidewall image transfer method
JP5829994B2 (ja) * 2012-10-01 2015-12-09 信越化学工業株式会社 パターン形成方法
JP6258151B2 (ja) * 2013-09-25 2018-01-10 信越化学工業株式会社 フォトマスクブランクおよびその製造方法
TWI632437B (zh) * 2014-11-07 2018-08-11 羅門哈斯電子材料有限公司 用於形成凸紋影像的方法
US20180323078A1 (en) * 2015-12-24 2018-11-08 Intel Corporation Pitch division using directed self-assembly
JP2017215561A (ja) * 2016-05-30 2017-12-07 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ ギャップフィリング組成物、およびポリマーを含んでなる組成物を用いたパターン形成方法
TWI592759B (zh) * 2016-06-08 2017-07-21 力晶科技股份有限公司 結構上的光阻圖案製程
KR102067082B1 (ko) 2017-01-19 2020-01-16 삼성에스디아이 주식회사 패턴 형성 방법 및 반도체 소자
JP7029290B2 (ja) * 2017-12-28 2022-03-03 東京応化工業株式会社 有機系下層膜を除去する方法、及び酸性洗浄液
CN110544688B (zh) * 2018-05-29 2024-12-06 长鑫存储技术有限公司 有源阵列、有源阵列的制造方法和随机存储器
CN113363149B (zh) * 2020-03-05 2023-02-21 中芯国际集成电路制造(深圳)有限公司 半导体器件的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025522A (ja) * 1988-06-24 1990-01-10 Fujitsu Ltd パターン形成方法
JPH0513384A (ja) * 1991-07-02 1993-01-22 Sharp Corp 微細パターンの形成方法
JPH07130631A (ja) * 1993-11-05 1995-05-19 Sanyo Electric Co Ltd パターン形成方法及びそれを利用した半導体記憶装置の製造方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491628A (en) 1982-08-23 1985-01-01 International Business Machines Corporation Positive- and negative-working resist compositions with acid generating photoinitiator and polymer with acid labile groups pendant from polymer backbone
JPS62125015A (ja) 1985-11-19 1987-06-06 Toa Nenryo Kogyo Kk 高純度窒化珪素繊維およびその製法
JPH0618885B2 (ja) 1986-02-12 1994-03-16 東燃株式会社 ポリシロキサザンおよびその製法
US4770974A (en) 1986-09-18 1988-09-13 International Business Machines Corporation Microlithographic resist containing poly(1,1-dialkylsilazane)
US4999280A (en) 1989-03-17 1991-03-12 International Business Machines Corporation Spray silylation of photoresist images
DE69125634T2 (de) 1990-01-30 1998-01-02 Wako Pure Chem Ind Ltd Chemisch verstärktes Photolack-Material
US5292830A (en) 1991-06-20 1994-03-08 Tonen Corporation Thermosetting copolymers, silicon carbide-based fiber and processes for producing same
JPH06216084A (ja) 1992-12-17 1994-08-05 Samsung Electron Co Ltd 半導体装置のパターン分離方法および微細パターン形成方法
JP2790163B2 (ja) 1993-07-29 1998-08-27 富士通株式会社 シリコン酸化膜の形成方法、半導体装置の製造方法及びフラットディスプレイ装置の製造方法
US5618383A (en) * 1994-03-30 1997-04-08 Texas Instruments Incorporated Narrow lateral dimensioned microelectronic structures and method of forming the same
KR100307839B1 (ko) 1995-07-13 2002-11-22 토넨제네랄세키유 가부시키가이샤 세라믹스질물질형성용조성물및세라믹스질물질의제조방법
JPH09132657A (ja) 1995-09-04 1997-05-20 Canon Inc 基材の表面処理方法及び該方法を用いたインクジェット記録ヘッドの製造方法
US5843624A (en) 1996-03-08 1998-12-01 Lucent Technologies Inc. Energy-sensitive resist material and a process for device fabrication using an energy-sensitive resist material
US6808859B1 (en) 1996-12-31 2004-10-26 Hyundai Electronics Industries Co., Ltd. ArF photoresist copolymers
US6468718B1 (en) 1999-02-04 2002-10-22 Clariant Finance (Bvi) Limited Radiation absorbing polymer, composition for radiation absorbing coating, radiation absorbing coating and application thereof as anti-reflective coating
JP2000058506A (ja) * 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6849377B2 (en) 1998-09-23 2005-02-01 E. I. Du Pont De Nemours And Company Photoresists, polymers and processes for microlithography
TW495494B (en) 1998-10-05 2002-07-21 Tonengeneral Sekiyu Kk Photosensitive polysilazane composition and method of forming patterned polysilazane film
US6221562B1 (en) 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
US6924339B2 (en) 1999-03-12 2005-08-02 Arch Specialty Chemicals, Inc. Thermally cured underlayer for lithographic application
US6790587B1 (en) 1999-05-04 2004-09-14 E. I. Du Pont De Nemours And Company Fluorinated polymers, photoresists and processes for microlithography
US6686124B1 (en) 2000-03-14 2004-02-03 International Business Machines Corporation Multifunctional polymeric materials and use thereof
JP5020425B2 (ja) 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
JP3343341B2 (ja) 2000-04-28 2002-11-11 ティーディーケイ株式会社 微細パターン形成方法及びそれに用いる現像／洗浄装置、及びそれを用いためっき方法、及びそれを用いた薄膜磁気ヘッドの製造方法
KR100362834B1 (ko) 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
US7053005B2 (en) 2000-05-02 2006-05-30 Samsung Electronics Co., Ltd. Method of forming a silicon oxide layer in a semiconductor manufacturing process
AU2001274579A1 (en) 2000-06-21 2002-01-02 Asahi Glass Company, Limited Resist composition
US6447980B1 (en) 2000-07-19 2002-09-10 Clariant Finance (Bvi) Limited Photoresist composition for deep UV and process thereof
US20020155389A1 (en) 2000-10-24 2002-10-24 Bharath Rangarajan Inverse resist coating process
KR100374642B1 (ko) 2000-11-27 2003-03-04 삼성전자주식회사 반도체 소자의 층간절연막 형성방법
CN1221861C (zh) 2001-02-09 2005-10-05 旭硝子株式会社 光致抗蚀剂组合物
WO2002077116A1 (fr) 2001-03-21 2002-10-03 Daikin Industries, Ltd. Agent de traitement de surface comprenant une matiere composite inorganique/organique
JP3462485B2 (ja) 2001-07-19 2003-11-05 株式会社半導体先端テクノロジーズ 微細レジストパターンの形成方法
US6723488B2 (en) 2001-11-07 2004-04-20 Clariant Finance (Bvi) Ltd Photoresist composition for deep UV radiation containing an additive
JP3479648B2 (ja) 2001-12-27 2003-12-15 クラリアント インターナショナル リミテッド ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
TWI263275B (en) * 2002-03-29 2006-10-01 Tokyo Electron Ltd Method of passivating of low dielectric materials in wafer processing
JP2004179254A (ja) 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
KR100503527B1 (ko) 2003-02-12 2005-07-26 삼성전자주식회사 퍼하이드로 폴리실라잔을 포함하는 반도체 소자 제조용조성물 및 이를 이용한 반도체 소자의 제조방법
JP4206022B2 (ja) 2003-09-30 2009-01-07 パナソニック株式会社 パターン形成方法
KR100645458B1 (ko) 2003-10-02 2006-11-13 주식회사 하이닉스반도체 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
US7253113B2 (en) * 2003-11-13 2007-08-07 Macronix International Co., Ltd. Methods for using a silylation technique to reduce cell pitch in semiconductor devices
JP4485241B2 (ja) 2004-04-09 2010-06-16 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物およびそれを用いたパターン形成方法
JP4877871B2 (ja) * 2004-04-28 2012-02-15 株式会社半導体エネルギー研究所 表示装置の作製方法、液晶テレビジョン、及びｅｌテレビジョン
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
KR100618864B1 (ko) * 2004-09-23 2006-08-31 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
US7521170B2 (en) 2005-07-12 2009-04-21 Az Electronic Materials Usa Corp. Photoactive compounds
KR101200938B1 (ko) * 2005-09-30 2012-11-13 삼성전자주식회사 반도체 장치의 패턴 형성 방법
US7959818B2 (en) * 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
US20080160459A1 (en) 2006-12-28 2008-07-03 Benjamin Szu-Min Lin Method of forming a pattern
KR100876783B1 (ko) 2007-01-05 2009-01-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8017296B2 (en) 2007-05-22 2011-09-13 Az Electronic Materials Usa Corp. Antireflective coating composition comprising fused aromatic rings
US20090042148A1 (en) 2007-08-06 2009-02-12 Munirathna Padmanaban Photoresist Composition for Deep UV and Process Thereof
JP5058733B2 (ja) * 2007-09-12 2012-10-24 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法
US7935477B2 (en) 2007-11-30 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench
US7989144B2 (en) 2008-04-01 2011-08-02 Az Electronic Materials Usa Corp Antireflective coating composition
US20090253081A1 (en) 2008-04-02 2009-10-08 David Abdallah Process for Shrinking Dimensions Between Photoresist Pattern Comprising a Pattern Hardening Step
US7981592B2 (en) 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7932018B2 (en) 2008-05-06 2011-04-26 Az Electronic Materials Usa Corp. Antireflective coating composition
US8084186B2 (en) 2009-02-10 2011-12-27 Az Electronic Materials Usa Corp. Hardmask process for forming a reverse tone image using polysilazane

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025522A (ja) * 1988-06-24 1990-01-10 Fujitsu Ltd パターン形成方法
JPH0513384A (ja) * 1991-07-02 1993-01-22 Sharp Corp 微細パターンの形成方法
JPH07130631A (ja) * 1993-11-05 1995-05-19 Sanyo Electric Co Ltd パターン形成方法及びそれを利用した半導体記憶装置の製造方法

Also Published As

Publication number Publication date
US8501394B2 (en) 2013-08-06
JP5290204B2 (ja) 2013-09-18
TWI452419B (zh) 2014-09-11
MY159204A (en) 2016-12-30
CN102084300A (zh) 2011-06-01
EP2244127A1 (en) 2010-10-27
CN102084300B (zh) 2013-03-27
US20100308015A1 (en) 2010-12-09
WO2009096371A1 (ja) 2009-08-06
EP2244127A4 (en) 2013-10-02
JPWO2009096371A1 (ja) 2011-05-26
TW200938950A (en) 2009-09-16
KR20100110366A (ko) 2010-10-12

Similar Documents

Publication Publication Date Title
KR101443057B1 (ko) 미세 패턴 마스크 및 그 제조 방법, 및 그것을 사용한 미세 패턴의 형성 방법
CN110828304B (zh) 形成半导体器件的方法及图案化半导体器件的方法
JP4990479B2 (ja) 多層リソグラフィープロセスに関する新規な平坦化方法
JP5059608B2 (ja) リバーストーン処理を利用したリセス構造の形成方法
US7109119B2 (en) Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US20050164478A1 (en) Novel method of trimming technology
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
KR20210018548A (ko) Euv 레지스트 및 하드 마스크 선택도를 개선하기 위한 패터닝 방식
US7432191B1 (en) Method of forming a dual damascene structure utilizing a developable anti-reflective coating
US8268535B2 (en) Pattern formation method
EP2376982A1 (en) Substrate planarization with imprint materials and processes
US20120266810A1 (en) Planarization system for high wafer topography
US20120160801A1 (en) Superfine Pattern Mask, Method for Production Thereof, and Method Employing the Same for forming Superfine Pattern
US8409456B2 (en) Planarization method for high wafer topography
JP2012252083A (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
JP2012109322A (ja) パターン形成方法
US8389402B2 (en) Method for via formation in a semiconductor device
KR20220034874A (ko) 스핀-온 및 cvd 증착된 유기 막의 평탄화를 위한 방법
US7906272B2 (en) Method of forming a pattern of a semiconductor device
JP2006019496A (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
US20240030029A1 (en) Patterning Method Using Secondary Resist Surface Functionalization for Mask Formation
KR20060036733A (ko) 반도체 소자 제조 방법
JP2005158951A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20100817

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130813

Comment text: Request for Examination of Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20140117

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140620

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140916

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140917

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180627