[go: up one dir, main page]

KR101388690B1 - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR101388690B1
KR101388690B1 KR1020120149938A KR20120149938A KR101388690B1 KR 101388690 B1 KR101388690 B1 KR 101388690B1 KR 1020120149938 A KR1020120149938 A KR 1020120149938A KR 20120149938 A KR20120149938 A KR 20120149938A KR 101388690 B1 KR101388690 B1 KR 101388690B1
Authority
KR
South Korea
Prior art keywords
ceramic body
internal electrodes
electrodes
internal
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120149938A
Other languages
English (en)
Inventor
김형준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120149938A priority Critical patent/KR101388690B1/ko
Priority to JP2013035408A priority patent/JP2014123694A/ja
Priority to US13/779,662 priority patent/US9230738B2/en
Priority to CN201310090682.5A priority patent/CN103887063B/zh
Application granted granted Critical
Publication of KR101388690B1 publication Critical patent/KR101388690B1/ko
Priority to JP2014227169A priority patent/JP5932946B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 가지며, 상기 제1 측면, 제1 단면 및 제2 단면에 노출된 용량부와 상기 용량부로부터 상기 제1 측면에 노출되도록 연장 형성된 제1 리드부를 가지며, 상기 제2 측면과 일정 거리 이격된 복수의 제1 내부전극; 상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되되 상기 제1 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지며, 상기 제2 측면과 일정 거리 이격된 복수의 제2 내부전극; 상기 제1 리드부, 제2 리드부와 각각 연결되어 형성되는 제1, 제2 외부전극; 및 상기 세라믹 본체의 제1 측면, 제1 및 제2 단면에 형성되는 절연층;을 포함하며, 상기 복수의 제1 내부전극 및 제2 내부전극의 상기 제2 측면과의 이격 거리는 서로 다르며, 상기 복수의 제1 및 제2 내부전극 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.76≤T2/T1≤0.97을 만족할 수 있다.

Description

적층 세라믹 전자부품{Multi-layered ceramic electronic component}
본 발명은 내부전극 간 쇼트 및 박리 불량을 개선함과 동시에 전압 인가 시 적층 세라믹 전자부품에 의해서 발생하는 어쿠스틱 노이즈를 저감할 수 있는 적층 세라믹 전자부품에 관한 것이다.
세라믹 재료를 사용하는 전자부품으로 커패시터, 인턱터, 압전 소자, 바리스터 또는 서미스터 등이 있다.
이러한 세라믹 전자부품 중 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이한 장점을 갖는다.
이러한 적층 세라믹 커패시터는 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 또는 휴대폰 등 여러 전자제품의 회로기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 콘덴서이며, 사용되는 용도 및 용량에 따라 다양한 크기와 적층 형태를 가진다.
특히, 최근에는 전자제품이 소형화됨에 따라 이러한 전자제품에 사용되는 적층 세라믹 커패시터도 초소형화 및 초고용량화가 요구되고 있다.
이에 제품의 초소형화를 위해 유전체층 및 내부전극의 두께를 얇게 하고, 초고용량화를 위해서 많은 수의 유전체층을 적층한 적층 세라믹 커패시터가 제조되고 있다.
한편, 외부전극이 모두 하면에 위치하는 적층 세라믹 커패시터가 있는데, 이러한 구조의 적층 세라믹 커패시터는 실장 밀도 및 용량이 우수하고 ESL이 낮은 장점을 가지지만, 세라믹 본체의 절단시 절단 스트레스에 의해 서로 대향하는 내부전극의 밀림 현상에 따른 내부전극 간 쇼트 불량이 발생하기 쉬운 단점이 있다.
또한, 고용량 적층 세라믹 커패시터를 구현하기 위해 적층수가 증가함에 따라, 내부전극이 형성되지 않은 영역과 형성된 영역 사이의 단차에 따른 박리 불량이 발생하는 문제가 있다.
일본공개특허 2004-022859
본 발명은 내부전극 간 쇼트 및 박리 불량을 개선함과 동시에 전압 인가 시 적층 세라믹 전자부품에 의해서 발생하는 어쿠스틱 노이즈를 저감할 수 있는 적층 세라믹 전자부품에 관한 것이다.
본 발명의 일 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 가지며, 상기 제1 측면, 제1 단면 및 제2 단면에 노출된 용량부와 상기 용량부로부터 상기 제1 측면에 노출되도록 연장 형성된 제1 리드부를 가지며, 상기 제2 측면과 일정 거리 이격된 복수의 제1 내부전극; 상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되되 상기 제1 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지며, 상기 제2 측면과 일정 거리 이격된 복수의 제2 내부전극; 상기 제1 리드부, 제2 리드부와 각각 연결되어 형성되는 제1, 제2 외부전극; 및 상기 세라믹 본체의 제1 측면, 제1 및 제2 단면에 형성되는 절연층;을 포함하며, 상기 복수의 제1 내부전극 및 제2 내부전극의 상기 제2 측면과의 이격 거리는 서로 다르며, 상기 복수의 제1 및 제2 내부전극 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.76≤T2/T1≤0.97을 만족하는 적층 세라믹 전자부품을 제공한다.
상기 복수의 제1 및 제2 내부전극 중 3개 이상이 하나의 블록을 형성하며, 상기 블록이 반복하여 적층될 수 있다.
상기 블록 각각은 내부의 제1 및 제2 내부전극 패턴이 동일한 형상으로 배치될 수 있다.
상기 블록의 개수는 5개 이상일 수 있다.
상기 복수의 제1 및 제2 내부전극 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.85≤T2/T1≤0.90을 만족할 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수직으로 배치될 수 있다.
상기 제1 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 제2 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 절연층은 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 절연층은 상기 세라믹 본체의 제1 측면으로부터 측정되는 제1 및 제2 외부전극의 높이보다 작게 형성될 수 있다.
본 발명의 다른 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 가지며, 상기 제1 측면, 제1 단면 및 제2 단면에 노출된 용량부와 상기 용량부로부터 상기 제1 측면에 노출되도록 연장 형성된 제1 리드부를 가지며, 상기 제2 측면과 일정 거리 이격된 복수의 제1 내부전극; 상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되되 상기 제1 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지며, 상기 제2 측면과 일정 거리 이격된 복수의 제2 내부전극; 상기 제1 리드부, 제2 리드부와 각각 연결되어 형성되는 제1, 제2 외부전극; 및 상기 세라믹 본체의 제1 측면, 제1 및 제2 단면에 형성되는 절연층;을 포함하며, 상기 제1 리드부 및 제2 리드부의 상기 세라믹 본체의 길이 방향 길이는 서로 다르며, 상기 복수의 제1 및 제2 내부전극 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.76≤T2/T1≤0.97을 만족하는 적층 세라믹 전자부품을 제공한다.
상기 복수의 제1 및 제2 내부전극 중 3개 이상이 하나의 블록을 형성하며, 상기 블록이 반복하여 적층될 수 있다.
상기 블록 각각은 내부의 제1 및 제2 내부전극 패턴이 동일한 형상으로 배치될 수 있다.
상기 블록의 개수는 5개 이상일 수 있다.
상기 복수의 제1 및 제2 내부전극 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.85≤T2/T1≤0.90을 만족할 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수직으로 배치될 수 있다.
상기 제1 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 제2 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 절연층은 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 절연층은 상기 세라믹 본체의 제1 측면으로부터 측정되는 제1 및 제2 외부전극의 높이보다 작게 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 제1 내부전극과 제2 내부전극의 폭 또는 리드부의 길이를 차이가 나게 형성함으로써, 유전체층과 내부전극 사이의 단차를 최소화하여 내부전극 간 쇼트 불량 및 박리 불량을 개선할 수 있다.
본 발명의 일 실시형태에 따르면, 용량부를 형성하는 제1 및 제2 내부전극의 중첩 영역이 증가하여 적층 세라믹 커패시터의 용량이 증가될 수 있다.
또한, 외부에서 다른 극성의 전압이 인가되는 제1 및 제2 내부전극 간의 거리가 가까워져 커런트 루프(current loop)가 짧아질 수 있고, 이에 따라 등가직렬인덕턴스(ESL, Equivalent Series Inductance)가 낮아질 수 있다.
또한, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 의하면, 인쇄 회로 기판상의 실장 면적을 최소화할 수 있으며, 어쿠스틱 노이즈를 현저하게 감소할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 개략적인 구조를 나타낸 사시도이다.
도 2는 도 1에 도시된 적층 세라믹 커패시터의 세라믹 본체를 나타내는 개략적인 사시도이다.
도 3은 도 2의 A-A' 단면도이다.
도 4는 도 1의 제1 내부전극의 구조를 나타낸 단면도이다.
도 5는 도 1의 제2 내부전극의 구조를 나타낸 단면도이다.
도 6은 도 1의 다른 제1 내부전극의 구조를 나타낸 단면도이다.
도 7은 도 1의 제1 및 제2 내부전극과 제1 및 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 8은 다른 실시형태에 따른 적층 세라믹 커패시터의 세라믹 본체를 나타내는 개략적인 사시도이다.
도 9는 도 8의 A-A' 단면도이다.
도 10은 도 8의 제1 내부전극의 구조를 나타낸 단면도이다.
도 11은 도 8의 제2 내부전극의 구조를 나타낸 단면도이다.
도 12는 도 8의 다른 제1 내부전극의 구조를 나타낸 단면도이다.
도 13은 도 8의 다른 제2 내부전극의 구조를 나타낸 단면도이다.
도 14는 도 8의 제1 및 제2 내부전극과 제1 및 제2 외부전극의 결합 구조를 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 개략적인 구조를 나타낸 사시도이다.
도 2는 도 1에 도시된 적층 세라믹 커패시터의 세라믹 본체를 나타내는 개략적인 사시도이다.
도 3은 도 2의 A-A' 단면도이다.
도 4는 도 1의 제1 내부전극의 구조를 나타낸 단면도이다.
도 5는 도 1의 제2 내부전극의 구조를 나타낸 단면도이다.
도 6은 도 1의 다른 제1 내부전극의 구조를 나타낸 단면도이다.
도 7은 도 1의 제1 및 제2 내부전극과 제1 및 제2 외부전극의 결합 구조를 나타낸 단면도이다.
본 실시형태에 따른 적층 세라믹 커패시터는 2단자 수직 적층형 커패시터일 수 있다. “수직 적층형(vertically laminated or vertical multilayer)”은 커패시터 내의 적층된 내부전극이 회로기판의 실장 영역 면에 수직으로 배치되는 것을 의미하고, “2단자(2-terminal)”는 커패시터의 단자로서 2개의 단자가 회로기판에 접속됨을 의미한다.
도 1 내지 도 7을 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)는 세라믹 본체(110); 상기 세라믹 본체의 내부에 형성되는 내부전극(121, 122); 상기 세라믹 본체의 일면에 형성되는 절연층(141, 143, 144) 및 외부전극(131, 132)을 포함할 수 있다.
본 실시형태에서, 세라믹 본체(110)는 서로 대향하는 제1주면(5) 및 제2주면(6)과 상기 제1주면 및 제2 주면을 연결하는 제1 측면(1), 제2 측면(2), 제1 단면(3) 및 제2 단면(4)을 가질 수 있다. 상기 세라믹 본체(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다. 본 발명의 일 실시형태에 따르면, 세라믹 본체의 제1 측면(1)은 회로기판의 실장 영역에 배치되는 실장 면이 될 수 있다.
본 발명의 일 실시형태에 따르면, x-방향은 제1 및 제2 외부전극이 소정의 간격을 두고 형성되는 방향이고, y-방향은 내부전극이 유전체층을 사이에 두고 적층되는 방향이며, z-방향은 내부전극이 회로기판에 실장되는 방향일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(110)는 복수의 유전체층(111)이 적층되어 형성될 수 있다. 상기 세라믹 본체(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.
본 발명의 일 실시형태에 따르면, 세라믹 본체(110) 내부에는 내부전극이 형성될 수 있다.
도 3 내지 도 7을 참조하면, 제1 극성의 제1 내부전극(121)과 제2 극성의 제2 내부전극(122)을 한 쌍으로 할 수 있으며, 일 유전체층(111)을 사이에 두고 서로 대향하도록 y-방향으로 배치될 수 있다.
본 발명의 일 실시형태에 따르면, 제1 및 제2 내부전극(121, 122)은 적층 세라믹 커패시터의 실장면 즉, 제1 측면(1)에 수직으로 배치될 수 있다.
본 발명에서 제1 및 제2 는 서로 다른 극성을 의미할 수 있다.
본 발명의 일 실시형태에 따르면, 제1 및 제2 내부전극(121, 122)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
유전체층을 형성하는 세라믹 그린시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 내부 전극층을 인쇄할 수 있다.
내부전극층이 인쇄된 세라믹 그린시트를 번갈아가며 적층하고 소성하여 세라믹 본체를 형성할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 상기 세라믹 본체(110)의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 가지며, 상기 제1 측면(1), 제1 단면(3) 및 제2 단면(4)에 노출된 용량부(120)와 상기 용량부(120)로부터 상기 제1 측면(1)에 노출되도록 연장 형성된 제1 리드부(121a)를 가지며, 상기 제2 측면(2)과 일정 거리 이격된 복수의 제1 내부전극(121); 상기 유전체층(111)을 사이에 두고 상기 제1 내부전극(121)과 교대로 적층되되 상기 제1 내부전극(121)과 절연되며, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제2 리드부(122a)를 가지며, 상기 제2 측면(2)과 일정 거리 이격된 복수의 제2 내부전극(122)을 포함할 수 있다.
상기 제1 및 제2 내부전극(121, 122)은 서로 다른 극성의 외부전극과 연결되기 위하여 각각 제1 및 제2 리드부(121a, 122a)를 가지며, 상기 제1 및 제2 리드부(121a, 122a)는 상기 세라믹 본체(110)의 제1 측면(1)으로 노출될 수 있다.
본 발명의 일 실시형태에 따르면 적층 세라믹 커패시터는 수직 적층형으로서, 제1 및 제2 리드부(121a, 122a)는 세라믹 본체의 동일면으로 노출될 수 있다.
본 발명의 일 실시형태에 따르면, 내부전극의 리드부는 내부전극을 형성하는 도체 패턴 중에서 폭(W)이 증가하여 세라믹 본체의 일면으로 노출된 영역을 의미할 수 있다.
상기 제1 및 제2 내부전극(121, 122)은 중첩되는 영역에 의하여 정전용량을 형성하며, 서로 다른 극성의 외부전극과 연결되는 제1 및 제2 리드부(121a, 122a)는 중첩되는 영역을 갖지 않는다.
상기와 같이 제1 및 제2 리드부(121a, 122a)는 중첩되지 않고 절연되어 있으므로, 세라믹 본체의 절단시 절단 스트레스에 의해 서로 대향하는 내부전극의 밀림 현상에 따른 내부전극 간 쇼트 불량을 개선할 수 있다.
상기 제1 리드부(121a)와 제2 리드부(122a)는 서로 중첩되지 않아 상기 제1 내부전극(121)과 상기 제2 내부전극(122)은 절연될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 복수의 제1 내부전극(121) 및 제2 내부전극(122)의 상기 제2 측면(2)과의 이격 거리는 서로 다를 수 있다.
상기와 같이 복수의 제1 내부전극(121) 및 제2 내부전극(122)의 상기 제2 측면(2)과의 이격 거리는 서로 다르게 형성함으로써, 복수의 제1 내부전극(121) 및 제2 내부전극(122)이 형성된 영역과 형성되지 않은 영역 사이의 단차 영향을 최소화함으로써, 박리 불량을 막을 수 있다.
즉, 교대로 적층되는 제1 및 제2 내부전극(121, 122)이 상기 제2 측면(2)과 이격되는 거리에 차이를 두면서 형성함으로써, 동일한 거리일 경우에 비해 단차에 따른 영향을 최소화할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 복수의 제1 및 제2 내부전극(121, 122) 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.76≤T2/T1≤0.97을 만족할 수 있다.
도 3을 참조할 경우, 상기 복수의 제1 및 제2 내부전극(121, 122) 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리(T1)는 세라믹 본체(110)의 내부에 적층되어 있는 복수의 제1 및 제2 내부전극(121, 122) 중 최외측 내부전극 사이의 두께 방향 최장 거리로 정의될 수 있다.
상기 복수의 제1 및 제2 내부전극(121, 122) 각각은 상기 세라믹 본체(10)의 두께 방향으로 휘어진 형상으로 존재하게 되며, 이 경우 상기 복수의 제1 및 제2 내부전극(121, 122) 중 최외측 내부전극 사이에는 상기 세라믹 본체(110)의 두께 방향으로 최장 거리와 최단 거리가 존재할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 T1은 세라믹 본체(110)의 내부에 적층되어 있는 복수의 제1 및 제2 내부전극(121, 122) 중 최외측 내부전극 사이의 두께 방향 최장 거리로 정의할 수 있다.
한편, 상기 복수의 제1 및 제2 내부전극(121, 122)은 상기 세라믹 본체(110)의 두께 방향으로 휘어진 형상으로 존재하므로, 상기 상부 및 하부의 최외측 내부 전극 각각은 상기 세라믹 본체(110)의 두께 방향으로 최고점 및 최저점을 가질 수 있다.
본 발명의 일 실시형태에 따르면, 상기 상부 및 하부의 최외측 내부 전극에 있어서, 상기 세라믹 본체(110)의 두께 방향으로 최저점 사이의 간격을 T2로 정의할 수 있다.
상기 0.76≤T2/T1≤0.97를 만족하도록 조절하는 방법은 후술하는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법에서 더 자세히 설명하며, 적층 세라믹 커패시터의 제작 과정에서 복수의 블록 적층체를 형성하고, 상기 블록 적층체를 적층함으로써 구현될 수 있다.
상기 블록 적층체는 복수의 제1 및 제2 내부전극(121, 122) 중 3개 이상을 하나의 블록으로 정하는 것과 동일하게 폭이 서로 다른 제1 및 제2 내부전극 패턴이 형성된 복수의 세라믹 그린시트 중 3개 이상을 적층하여 형성될 수 있다.
이로 인하여, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 0.76≤T2/T1≤0.97를 만족할 수 있으며, 층간 박리 불량을 막을 수 있어 신뢰성 향상을 구현할 수 있다.
상기 T2/T1의 값이 0.76 미만의 경우에는 상기 복수의 제1 및 제2 내부전극(121, 122) 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리(T1)와 최단 거리(T2)의 차이가 크게 되어 박리 불량 등 신뢰성에 문제가 있을 수 있다.
상기 T2/T1의 값이 0.97을 초과하는 경우에는 상기 복수의 제1 및 제2 내부전극(121, 122) 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리(T1)와 최단 거리(T2)의 차이가 거의 없어 박리 불량 등 신뢰성에 문제가 있을 수 있다.
특히, 본 발명의 일 실시형태에 따르면, 상기 복수의 제1 및 제2 내부전극(121, 122) 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.85≤T2/T1≤0.90을 만족할 경우 신뢰성이 더욱 우수할 수 있다.
상기 복수의 제1 및 제2 내부전극(121, 122) 중 3개 이상이 하나의 블록을 형성하나, 이에 제한되는 것은 아니며, 본 발명의 목적 달성을 위하여 다양한 개수의 제1 및 제2 내부전극(121, 122)을 하나의 블록으로 정할 수 있다.
상기 블록의 개수는 5개 이상일 수 있으나, 이에 제한되는 것은 아니며 적층 세라믹 커패시터의 용량을 고려하여 상기 블록의 개수는 결정될 수 있다.
또한, 상기 세라믹 본체(110)는 상기 블록들이 반복 적층되어 형성될 수 있다.
도 3은 제1 및 제2 내부전극(121, 122)의 총 개수가 3개인 경우를 하나의 블록으로 제공하는 것을 나타낸다.
도 3을 참조하면, 상기 하나의 블록이 포함하는 제1 및 제2 내부전극(121, 122)의 총 개수가 3개일 경우, 제1 내부전극, 제2 내부전극 및 제1 내부전극이 순차로 적층되며, 이 경우 제2 내부전극의 폭이 제1 내부전극의 폭에 비해 더 클 수 있다.
상기와 같이 제1 및 제2 내부전극(121, 122)의 총 개수가 3개 또는 그 이상을 하나의 블록으로 정하고, 동일한 블록들을 복수 개 적층하여 세라믹 본체(110)를 형성함으로써, 유전체층(111)과 복수의 제1 및 제2 내부전극(121, 122) 사이의 단차 문제를 해결하여, 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
상기 복수의 제1 및 제2 내부전극(121, 122)의 적층수는 특별히 제한되는 것은 아니며, 예를 들어 150층 이상일 수 있다.
특히, 상기와 같이 상기 복수의 제1 및 제2 내부전극(121, 122) 중 3개 이상이 하나의 블록을 형성하고, 상기 블록들을 반복하여 적층함으로써, 상기 복수의 제1 및 제2 내부전극(121, 122) 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.76≤T2/T1≤0.97을 만족할 수 있다.
일반적으로, 적층 세라믹 커패시터에서 적층수가 증가함에 따라, 세라믹 본체의 폭 방향에서 복수의 제1 내부전극(121) 및 제2 내부전극(122)이 형성된 영역과 형성되지 않은 영역 사이에 단차가 증가하는 문제가 있다.
상기 단차로 인하여 상기 세라믹 본체의 절단시 박리 불량이 발생할 수 있으며, 이로 인하여 심각한 신뢰성 불량의 문제가 발생할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 복수의 제1 및 제2 내부전극(121, 122) 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.76≤T2/T1≤0.97을 만족하도록 조절함으로써, 세라믹 본체의 폭 방향에서 복수의 제1 내부전극(121) 및 제2 내부전극(122)이 형성된 영역과 형성되지 않은 영역 사이의 단차를 감소할 수 있다.
이로 인하여, 상기 세라믹 본체의 절단시 박리 불량 문제를 개선할 수 있어 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
도 7을 참조하면, 세라믹 본체(110)의 제1 측면(1)으로 인출된 제1 내부전극(121)의 제1 리드부(121a)와 연결되도록 제1 외부전극(131)이 형성되고, 세라믹 본체(110)의 제1 측면(1)으로 인출된 제2 내부전극(122)의 제2 리드부(122a)와 연결되도록 제2 외부전극(132)이 형성될 수 있다.
상기 제1 외부전극(131)은 제1 리드부(121a)와 연결되기 위하여 상기 세라믹 본체의 제1 측면(1)에 형성되며, 상기 세라믹 본체의 제1 단면(3)에 연장 형성될 수 있으나, 이에 제한되는 것은 아니다.
또한, 상기 제2 외부전극(132)은 제2 리드부(122a)와 연결되기 위하여 상기 세라믹 본체의 제1 측면(1)에 형성되며, 상기 세라믹 본체의 제2 단면(4)에 연장 형성될 수 있으나, 이에 제한되는 것은 아니다.
즉, 상기 제1 외부전극(131)은 상기 세라믹 본체(110)의 제1 주면(5), 제2 주면(6) 및 제2 측면(2) 중 하나 이상으로 연장 형성될 수 있다.
또한, 상기 제2 외부전극(132)은 상기 세라믹 본체(110)의 제1 주면(5), 제2 주면(6) 및 제2 측면(2) 중 하나 이상으로 연장 형성될 수 있다.
따라서, 본 발명의 일 실시형태에 따르면, 상기 제1 외부전극(131)은 상기 세라믹 본체(110)의 제1 측면(1)으로 인출된 제1 내부전극(121)의 제1 리드부(121a)와 연결되면서, 상기 세라믹 본체(110)의 길이 방향 일측 단부를 둘러싸면서 형성될 수 있다.
또한, 상기 제2 외부전극(132)은 상기 세라믹 본체(110)의 제1 측면(1)으로 인출된 제2 내부전극(122)의 제2 리드부(122a)와 연결되면서, 상기 세라믹 본체(110)의 길이 방향 타측 단부를 둘러싸면서 형성될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 주석(Sn), 또는 이들의 합금일 수 있다.
상기 도전성 페이스트는 절연성 물질을 더 포함할 수 있으며, 이에 제한되는 것은 아니나, 예를 들어 상기 절연성 물질은 글라스일 수 있다.
상기 제1 및 제2 외부전극(131, 132)을 형성하는 방법은 특별히 제한되지 않으며, 상기 세라믹 본체를 디핑(dipping)하여 형성할 수도 있으며, 도금 등의 다른 방법을 사용할 수도 있음은 물론이다.
한편, 본 발명의 일 실시형태에 따르면, 도 7에 도시된 바와 같이, 세라믹 본체(110)의 제1 측면, 제1 및 제2 단면(1, 3, 4)에는 절연층(141, 143, 144)이 형성될 수 있다.
상기 제1 측면(1)에 형성된 절연층(141)은 제1 및 제2 외부전극(131, 132) 사이에 형성될 수 있다.
상기 제1 측면(1)에 형성된 절연층(141)은 제1 측면으로 노출된 제1 리드부(121a)를 덮도록 형성될 수 있으며, 제1 및 제2 내부전극(121, 122)의 중첩되는 영역을 모두 덮도록 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 도 5에 도시된 바와 같이 상기 제1 측면(1)에 형성된 절연층(141)은 제1 및 제2 외부전극 사이의 세라믹 본체의 일면을 완전히 메우도록 형성될 수 있다.
또한 도시되지 않았으나, 본 발명의 일 실시형태에 따르면, 제1 측면(1)에 형성된 절연층(141)은 제1 리드부(121a)만을 덮도록 형성되고, 제1 및 제2 외부전극(131, 132)과 소정의 간격을 두고 형성될 수 있다.
한편, 제1 및 제2 단면(1, 3, 4)에는 노출된 제1 내부전극(121)의 노출 부위를 모두 덮도록 절연층(143, 144)이 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 제1 측면(1)에 형성된 절연층(141)의 높이는 제1 외부전극(131) 또는 제2 외부전극(132)의 높이보다 작게 형성될 수 있다. 상기 절연층 및 외부전극의 높이는 실장면, 즉 제1 측면을 기준으로 측정될 수 있다.
본 실시형태에 따르면, 상기 제1 측면(1)에 형성된 절연층(141)의 높이가 제1 및 제2 외부전극(131, 132)의 높이보다 낮아 적층 세라믹 커패시터(10)가 회로 기판 상에 보다 안정적으로 실장될 수 있다.
또한, 제1 및 제2 외부전극(131, 132)은 세라믹 본체의 제1 측면(1)의 일부에 형성될 수 있다.
상기 절연층(141, 143, 144)은 특별히 제한되는 것은 아니나, 예를 들어 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 절연층(141, 143, 144)은 세라믹 슬러리로 형성될 수 있다.
상기 세라믹 슬러리의 양 및 형상을 조절하여 절연층(141, 143, 144)의 형성 위치 및 높이를 조절할 수 있다.
상기 절연층(141, 143, 144)은 소성 공정에 의하여 세라믹 본체가 형성된 후, 상기 세라믹 본체에 세라믹 슬러리를 도포하고, 소성하여 형성될 수 있다.
다른 방법으로는 세라믹 본체를 형성하는 세라믹 그린시트 상에 절연층을 형성하는 세라믹 슬러리를 형성하고, 세라믹 그린시트와 함께 소성하여 형성될 수 있다.
상기 세라믹 슬러리의 형성 방법은 특별히 제한되지 않으며, 예를 들면 스프레이 방식으로 분사하거나, 롤러를 이용하여 도포할 수 있다.
상기 제1 측면(1)에 형성된 절연층(141)은 세라믹 본체의 일면으로 노출된 제1 리드부(121a)를 덮어 내부전극 간의 단락을 방지하고, 내습 특성 저하 등의 내부결함을 방지할 수 있다.
도 8은 다른 실시형태에 따른 적층 세라믹 커패시터의 세라믹 본체를 나타내는 개략적인 사시도이다.
도 9는 도 8의 A-A' 단면도이다.
도 10은 도 8의 제1 내부전극의 구조를 나타낸 단면도이다.
도 11은 도 8의 제2 내부전극의 구조를 나타낸 단면도이다.
도 12는 도 8의 다른 제1 내부전극의 구조를 나타낸 단면도이다.
도 13은 도 8의 다른 제2 내부전극의 구조를 나타낸 단면도이다.
도 14는 도 8의 제1 및 제2 내부전극과 제1 및 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 8 내지 도 14를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층(111)을 포함하며, 서로 마주보는 제1, 제2 주면(5, 6), 서로 마주보는 제1, 제2 측면(1, 2) 및 서로 마주보는 제1, 제2 단면(3, 4)을 갖는 세라믹 본체(110); 상기 세라믹 본체(110)의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 가지며, 상기 제1 측면(1), 제1 단면(3) 및 제2 단면(4)에 노출된 용량부(120)와 상기 용량부(120)로부터 상기 제1 측면(1)에 노출되도록 연장 형성된 제1 리드부(121a')를 가지며, 상기 제2 측면(2)과 일정 거리 이격된 복수의 제1 내부전극(121); 상기 유전체층(111)을 사이에 두고 상기 제1 내부전극(121)과 교대로 적층되되 상기 제1 내부전극(121)과 절연되며, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제2 리드부(122a')를 가지며, 상기 제2 측면(2)과 일정 거리 이격된 복수의 제2 내부전극(122); 상기 제1 리드부(121a'), 제2 리드부(122a')와 각각 연결되어 형성되는 제1, 제2 외부전극(131, 132); 및 상기 세라믹 본체(110)의 제1 측면(1), 제1 및 제2 단면(3, 4)에 형성되는 절연층(141, 143, 144);을 포함하며, 상기 제1 리드부(121a') 및 제2 리드부(122a')의 상기 세라믹 본체(110)의 길이 방향 길이는 서로 다르며, 상기 복수의 제1 및 제2 내부전극(121, 122) 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.76≤T2/T1≤0.97을 만족할 수 있다.
상기 복수의 제1 및 제2 내부전극 중 3개 이상이 하나의 블록을 형성하며, 상기 블록이 반복하여 적층될 수 있다.
상기 블록 각각은 내부의 제1 및 제2 내부전극 패턴이 동일한 형상으로 배치될 수 있다.
상기 블록의 개수는 5개 이상일 수 있다.
상기 복수의 제1 및 제2 내부전극 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.85≤T2/T1≤0.90을 만족할 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수직으로 배치될 수 있다.
상기 제1 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 제2 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 절연층은 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 절연층은 상기 세라믹 본체의 제1 측면으로부터 측정되는 제1 및 제2 외부전극의 높이보다 작게 형성될 수 있다.
상술한 본 발명의 일 실시형태와 다른 구성요소를 중심으로 설명하며, 동일한 구성요소에 대한 자세한 설명은 생략한다.
본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터(100)는 상기 제1 리드부(121a') 및 제2 리드부(122a')의 상기 세라믹 본체(110)의 길이 방향 길이는 서로 다를 수 있다.
도 8을 참조하면, 상기 하나의 블록이 포함하는 제1 및 제2 내부전극(121, 122)의 총 개수가 4개일 경우, 제1 내부전극, 제2 내부전극, 제1 내부전극 및 제2 내부전극이 순차로 적층되며, 이 경우 제1 리드부(121a') 각각과 제2 리드부(122a') 각각의 길이가 서로 다른 것을 나타내고 있다.
상기와 같이 복수의 제1 내부전극(121) 및 제2 내부전극(122)의 제1 리드부(121a') 및 제2 리드부(122a')가 상기 세라믹 본체(110)의 길이 방향 길이에 있어 서로 다르게 형성됨으로써, 복수의 제1 리드부(121a') 및 제2 리드부(122a')가 형성된 영역과 형성되지 않은 영역 사이의 단차 영향을 최소화함으로써, 박리 불량을 막을 수 있다.
즉, 교대로 적층되는 제1 및 제2 내부전극(121, 122)의 상기 제1 리드부(121a') 및 제2 리드부(122a')가 상기 세라믹 본체(110)의 길이 방향 길이에 있어서 서로 다르게 형성됨으로써, 동일한 길이일 경우에 비해 단차에 따른 영향을 최소화할 수 있다.
또한, 상기와 같이 제1 리드부(121a') 및 제2 리드부(122a')의 길이를 서로 다르게 형성함으로써, 상기 복수의 제1 및 제2 내부전극(121, 122) 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.76≤T2/T1≤0.97을 만족할 수 있다.
이하에서는 적층 세라믹 전자부품의 제조방법에 대하여 설명하도록 하며, 특히 적층 세라믹 커패시터로 설명하나 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 제조방법은 우선 세라믹 분말을 포함하는 슬러리를 이용하여 복수의 세라믹 그린시트를 마련할 수 있다.
상기 세라믹 분말은 특별히 제한되지 않으며, 예를 들어 티탄산바륨(BaTiO3)분말일 수 있다.
다음으로, 상기 복수의 세라믹 그린시트 상에 금속 분말을 포함하는 도전성 페이스트를 이용하여 폭이 서로 다른 제1 및 제2 내부전극 패턴을 각각 형성할 수 있다.
상기 금속 분말은 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금, 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
다음으로, 상기 복수의 세라믹 그린시트 중 3개 이상을 적층하여 복수의 블록 적층체를 형성할 수 있다.
상기 복수의 블록 적층체를 구성하는 복수의 세라믹 그린시트 상에 형성된 제1 및 제2 내부전극 패턴의 폭은 서로 다를 수 있다.
또한, 상기 복수의 블록 적층체 각각은 내부의 제1 및 제2 내부전극 패턴이 동일한 형상으로 배치될 수 있다.
즉, 상기 복수의 블록 적층체가 3개의 세라믹 그린시트를 적층하여 형성될 경우, 제1 내부전극, 제2 내부전극 및 제1 내부전극이 순차로 적층되며, 이 경우 제2 내부전극의 폭이 상하에 적층된 제1 내부전극의 폭에 비해 더 클 수 있다.
한편, 이에 제한되는 것은 아니나 상기 복수의 블록 적층체를 형성하는 단계 이후에 상기 복수의 블록 적층체를 압착하는 단계를 더 포함할 수 있다.
상기 복수의 블록 적층체 각각을 압착한 후에 상기 복수의 블록 적층체를 적층함으로써, 상기 세라믹 본체 내의 상기 복수의 제1 및 제2 내부전극 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.76≤T2/T1≤0.97을 만족할 수 있다.
즉, 세라믹 본체 내의 복수의 제1 및 제2 내부전극을 전부 적층하여 압착 및 소성하는 것보다 상기와 같이 폭이 서로 다른 제1 및 제2 내부전극 패턴이 형성된 세라믹 그린시트를 3개 이상으로 나누어 블록 적층체를 형성하고 압착할 경우 단차 문제를 해소할 수 있다.
다음으로, 상기 복수의 블록 적층체를 적층하고 소성하여, 복수의 제1 및 제2 내부전극을 포함하는 세라믹 본체를 형성할 수 있다.
상기의 공정에 따라 세라믹 본체를 형성할 수 있으며, 이 경우 상기 복수의 제1 및 제2 내부전극의 적층수는 150층 이상일 수 있으나, 이에 제한되는 것은 아니다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
본 실시예에 따른 적층 세라믹 캐패시터는 하기와 같은 단계로 제작되었다.
우선, 평균 입경이 0.1μm인 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 1.05μm 및 0.95μm의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층을 형성하게 된다.
다음으로, 입자 평균 크기가 0.1 내지 0.2 μm인 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련하였다.
상기 내부전극용 도전성 페이스트는 니켈 분말과 별개로 티탄산바륨(BaTiO3) 분말을 더 첨가하여 제작하였다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하되, 폭이 서로 다르게 형성한 후 3개 이상의 세라믹 그린시트를 적층하여 복수의 블록 적층체를 형성하였다.
다음으로 상기 복수의 블록 적층체를 적층하였으며, 제1 및 제2 내부전극의 적층수는 300층으로 제작하였으며, 상기 블록 적층체 내의 제1 및 제2 내부전극의 총 층수는 10층으로 제작하였다.
이후 압착, 절단하여 0603 규격의 Size의 칩을 만들며, 상기 칩을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.
다음으로, 외부전극 형성 및 도금 등의 공정을 거쳐 적층 세라믹 커패시터로 제작하였다.
비교예는 일반적인 적층 세라믹 커패시터의 제조 공정에 따라 제조하였다.
상기 실시예 및 비교예에 대하여 박리 시험을 실시한 결과 본 발명의 일 실시형태에 따라 제작된 실시예의 경우는 100개의 시료 중 박리 불량의 발생은 없었으나, 비교예의 경우에는 100개의 시료 중 38개의 시료가 박리 불량의 문제가 발생하였다.
한편, 본 발명의 일 실시형태에 따르면, 제1 및 제2 내부전극은 제1 측면으로 노출되는 부분에도 중첩 영역이 형성되어 적층 세라믹 커패시터의 용량이 증가될 수 있다.
또한, 외부에서 다른 극성의 전압이 인가되는 제1 및 제2 내부전극 간의 거리가 가까워져 커런트 루프(current loop)가 짧아질 수 있고, 이에 따라 등가직렬인덕턴스(ESL, Equivalent Series Inductance)가 낮아질 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층 세라믹 커패시터
110: 세라믹 본체 111: 유전체층
120: 용량부
121, 122: 제1 및 제2 내부전극
121a 121a', 122a, 122a': 제1 및 제2 리드부
131, 132: 제1 및 제2 외부전극
141, 143, 144: 절연층

Claims (20)

  1. 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체;
    상기 세라믹 본체의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 가지며, 상기 제1 측면, 제1 단면 및 제2 단면에 노출된 용량부와 상기 용량부로부터 상기 제1 측면에 노출되도록 연장 형성된 제1 리드부를 가지며, 상기 제2 측면과 일정 거리 이격된 복수의 제1 내부전극;
    상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되되 상기 제1 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지며, 상기 제2 측면과 일정 거리 이격된 복수의 제2 내부전극;
    상기 제1 리드부, 제2 리드부와 각각 연결되어 형성되는 제1, 제2 외부전극; 및
    상기 세라믹 본체의 제1 측면, 제1 및 제2 단면에 형성되는 절연층;
    을 포함하며, 상기 복수의 제1 내부전극 및 제2 내부전극의 상기 제2 측면과의 이격 거리는 서로 다르며, 상기 복수의 제1 및 제2 내부전극 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.76≤T2/T1≤0.97을 만족하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 복수의 제1 및 제2 내부전극 중 3개 이상이 하나의 블록을 형성하며, 상기 블록이 반복하여 적층된 것을 특징으로 하는 적층 세라믹 전자부품.
  3. 제2항에 있어서,
    상기 블록 각각은 내부의 제1 및 제2 내부전극 패턴이 동일한 형상으로 배치되는 적층 세라믹 전자부품.
  4. 제2항에 있어서,
    상기 블록의 개수는 5개 이상인 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 복수의 제1 및 제2 내부전극 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.85≤T2/T1≤0.90을 만족하는 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수직으로 배치되는 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 제1 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성된 적층 세라믹 전자부품.
  8. 제1항에 있어서,
    상기 제2 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성된 적층 세라믹 전자부품.
  9. 제1항에 있어서,
    상기 절연층은 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자부품.
  10. 제1항에 있어서,
    상기 절연층은 상기 세라믹 본체의 제1 측면으로부터 측정되는 제1 및 제2 외부전극의 높이보다 작게 형성되는 적층 세라믹 전자부품.
  11. 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체;
    상기 세라믹 본체의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 가지며, 상기 제1 측면, 제1 단면 및 제2 단면에 노출된 용량부와 상기 용량부로부터 상기 제1 측면에 노출되도록 연장 형성된 제1 리드부를 가지며, 상기 제2 측면과 일정 거리 이격된 복수의 제1 내부전극;
    상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되되 상기 제1 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지며, 상기 제2 측면과 일정 거리 이격된 복수의 제2 내부전극;
    상기 제1 리드부, 제2 리드부와 각각 연결되어 형성되는 제1, 제2 외부전극; 및
    상기 세라믹 본체의 제1 측면, 제1 및 제2 단면에 형성되는 절연층;
    을 포함하며, 상기 제1 리드부 및 제2 리드부의 상기 세라믹 본체의 길이 방향 길이는 서로 다르며, 상기 복수의 제1 및 제2 내부전극 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.76≤T2/T1≤0.97을 만족하는 적층 세라믹 전자부품.
  12. 제11항에 있어서,
    상기 복수의 제1 및 제2 내부전극 중 3개 이상이 하나의 블록을 형성하며, 상기 블록이 반복하여 적층된 것을 특징으로 하는 적층 세라믹 전자부품.
  13. 제11항에 있어서,
    상기 블록 각각은 내부의 제1 및 제2 내부전극 패턴이 동일한 형상으로 배치되는 적층 세라믹 전자부품.
  14. 제12항에 있어서,
    상기 블록의 개수는 5개 이상인 적층 세라믹 전자부품.
  15. 제11항에 있어서,
    상기 복수의 제1 및 제2 내부전극 중 상부 및 하부의 최외측 내부 전극 사이의 최장 거리를 T1 및 최단 거리를 T2라 할 때, 0.85≤T2/T1≤0.90을 만족하는 적층 세라믹 전자부품.
  16. 제11항에 있어서,
    상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수직으로 배치되는 적층 세라믹 전자부품.
  17. 제11항에 있어서,
    상기 제1 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성된 적층 세라믹 전자부품.
  18. 제11항에 있어서,
    상기 제2 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성된 적층 세라믹 전자부품.
  19. 제11항에 있어서,
    상기 절연층은 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자부품.
  20. 제11항에 있어서,
    상기 절연층은 상기 세라믹 본체의 제1 측면으로부터 측정되는 제1 및 제2 외부전극의 높이보다 작게 형성되는 적층 세라믹 전자부품.
KR1020120149938A 2012-12-20 2012-12-20 적층 세라믹 전자부품 Active KR101388690B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120149938A KR101388690B1 (ko) 2012-12-20 2012-12-20 적층 세라믹 전자부품
JP2013035408A JP2014123694A (ja) 2012-12-20 2013-02-26 積層セラミック電子部品
US13/779,662 US9230738B2 (en) 2012-12-20 2013-02-27 Multilayer ceramic electronic component including a lateral surface and internal electrodes having different distances from the lateral surface
CN201310090682.5A CN103887063B (zh) 2012-12-20 2013-03-20 多层陶瓷电子器件
JP2014227169A JP5932946B2 (ja) 2012-12-20 2014-11-07 積層セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120149938A KR101388690B1 (ko) 2012-12-20 2012-12-20 적층 세라믹 전자부품

Publications (1)

Publication Number Publication Date
KR101388690B1 true KR101388690B1 (ko) 2014-04-24

Family

ID=50658596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120149938A Active KR101388690B1 (ko) 2012-12-20 2012-12-20 적층 세라믹 전자부품

Country Status (4)

Country Link
US (1) US9230738B2 (ko)
JP (2) JP2014123694A (ko)
KR (1) KR101388690B1 (ko)
CN (1) CN103887063B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101543973B1 (ko) 2014-12-18 2015-08-11 가부시키가이샤 무라타 세이사쿠쇼 ３ 단자형 콘덴서
KR20170137466A (ko) * 2016-06-03 2017-12-13 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6076051B2 (ja) * 2012-11-19 2017-02-08 日本碍子株式会社 圧電素子
KR101496814B1 (ko) * 2013-07-29 2015-02-27 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP6406191B2 (ja) * 2015-09-15 2018-10-17 Tdk株式会社 積層電子部品
KR101823246B1 (ko) * 2016-06-21 2018-01-29 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
TWI665691B (zh) * 2017-01-25 2019-07-11 禾伸堂企業股份有限公司 積層陶瓷電容器及其製造方法
US10777359B2 (en) 2017-01-25 2020-09-15 Holy Stone Enterprise Co., Ltd. Multilayer ceramic capacitor
WO2018159838A1 (ja) 2017-03-03 2018-09-07 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP7136638B2 (ja) * 2018-09-11 2022-09-13 太陽誘電株式会社 積層セラミックコンデンサ、その包装体、および部品実装回路基板
KR102762877B1 (ko) * 2019-09-09 2025-02-07 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
JP2022191166A (ja) 2021-06-15 2022-12-27 太陽誘電株式会社 セラミック電子部品、実装基板配置、およびセラミック電子部品の製造方法
US12198856B2 (en) * 2021-08-09 2025-01-14 Samsung Electro-Mechanics Co., Ltd. Electronic component, bonding portion regions thereon, mounted on a board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002015942A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 積層型電子部品
JP2003051423A (ja) * 2001-08-03 2003-02-21 Tdk Corp 電子部品
JP2008103448A (ja) * 2006-10-18 2008-05-01 Matsushita Electric Ind Co Ltd 積層電子部品とその製造方法
JP2009054973A (ja) * 2007-08-29 2009-03-12 Kyocera Corp 積層コンデンサおよびコンデンサ実装基板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306608A (ja) * 1989-05-22 1990-12-20 Tdk Corp 磁器コンデンサ及びその製造方法
JPH0445509A (ja) * 1990-06-12 1992-02-14 Rohm Co Ltd コンデンサ
JPH04171708A (ja) * 1990-11-02 1992-06-18 Tdk Corp 磁器コンデンサ
JPH08279436A (ja) * 1991-05-15 1996-10-22 Ceratec Co Ltd 電子素子用セラミック積層体
JP2784862B2 (ja) * 1992-08-31 1998-08-06 太陽誘電株式会社 積層コンデンサ
JP2784863B2 (ja) * 1992-08-31 1998-08-06 太陽誘電株式会社 積層コンデンサ
JPH08335528A (ja) * 1995-06-07 1996-12-17 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JPH09129486A (ja) 1995-10-30 1997-05-16 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH10289837A (ja) * 1997-04-15 1998-10-27 Murata Mfg Co Ltd 積層電子部品
JPH11297566A (ja) 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2000124057A (ja) 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ
EP1950776B1 (en) * 1998-12-28 2010-05-19 Murata Manufacturing Co. Ltd. Monolithic ceramic electronic component
JP4573956B2 (ja) * 2000-06-30 2010-11-04 京セラ株式会社 積層型電子部品およびその製法
JP2002260950A (ja) * 2000-12-28 2002-09-13 Denso Corp 積層型誘電素子の製造方法，並びに電極用ペースト材料
US6627509B2 (en) * 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
JP2004022859A (ja) 2002-06-18 2004-01-22 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP4305808B2 (ja) * 2002-07-03 2009-07-29 太陽誘電株式会社 積層コンデンサ
JP4864271B2 (ja) * 2002-10-17 2012-02-01 株式会社村田製作所 積層コンデンサ
JP2004179436A (ja) 2002-11-27 2004-06-24 Kyocera Corp 積層セラミックコンデンサ
JP4108650B2 (ja) * 2004-06-29 2008-06-25 Ｔｄｋ株式会社 積層コンデンサ
KR100587006B1 (ko) 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
WO2008044376A1 (fr) * 2006-10-06 2008-04-17 Sanyo Electric Co., Ltd. Dispositif électrique
DE102007007113A1 (de) * 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
JP2009026872A (ja) * 2007-07-18 2009-02-05 Taiyo Yuden Co Ltd 積層コンデンサ
DE102007044604A1 (de) * 2007-09-19 2009-04-09 Epcos Ag Elektrisches Vielschichtbauelement
KR101141369B1 (ko) * 2010-12-13 2012-05-03 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
KR101843182B1 (ko) * 2011-05-31 2018-03-28 삼성전기주식회사 적층 세라믹 전자부품

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002015942A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 積層型電子部品
JP2003051423A (ja) * 2001-08-03 2003-02-21 Tdk Corp 電子部品
JP2008103448A (ja) * 2006-10-18 2008-05-01 Matsushita Electric Ind Co Ltd 積層電子部品とその製造方法
JP2009054973A (ja) * 2007-08-29 2009-03-12 Kyocera Corp 積層コンデンサおよびコンデンサ実装基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101543973B1 (ko) 2014-12-18 2015-08-11 가부시키가이샤 무라타 세이사쿠쇼 ３ 단자형 콘덴서
KR20170137466A (ko) * 2016-06-03 2017-12-13 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR101883049B1 (ko) * 2016-06-03 2018-07-27 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US10395834B2 (en) 2016-06-03 2019-08-27 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same

Also Published As

Publication number Publication date
US20140177128A1 (en) 2014-06-26
JP2014123694A (ja) 2014-07-03
US9230738B2 (en) 2016-01-05
CN103887063A (zh) 2014-06-25
CN103887063B (zh) 2016-12-28
JP5932946B2 (ja) 2016-06-08
JP2015062244A (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
KR101388690B1 (ko) 적층 세라믹 전자부품
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP7585584B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101565641B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101452058B1 (ko) 적층 세라믹 전자부품
US20150318114A1 (en) Multilayer ceramic capacitor and board having the same
CN112185698A (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR101422949B1 (ko) 적층 세라믹 전자부품
KR101514515B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
US8964353B2 (en) Multilayer ceramic electronic component
US20140153154A1 (en) Multi-layered ceramic electronic component
KR20140080291A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101412842B1 (ko) 적층 세라믹 전자부품
KR101630077B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121220

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140213

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140417

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140417

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180403

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190401

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200401

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210413

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20211221

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240326

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20250325

Start annual number: 12

End annual number: 12