[go: up one dir, main page]

KR101565641B1 - 적층 세라믹 전자부품 및 그 실장 기판 - Google Patents

적층 세라믹 전자부품 및 그 실장 기판 Download PDF

Info

Publication number
KR101565641B1
KR101565641B1 KR1020130042452A KR20130042452A KR101565641B1 KR 101565641 B1 KR101565641 B1 KR 101565641B1 KR 1020130042452 A KR1020130042452 A KR 1020130042452A KR 20130042452 A KR20130042452 A KR 20130042452A KR 101565641 B1 KR101565641 B1 KR 101565641B1
Authority
KR
South Korea
Prior art keywords
thickness
dielectric layer
ceramic body
width
internal electrodes
Prior art date
Application number
KR1020130042452A
Other languages
English (en)
Other versions
KR20140124657A (ko
Inventor
이우준
오대복
최재열
김위헌
김상혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130042452A priority Critical patent/KR101565641B1/ko
Priority to JP2013148236A priority patent/JP2022008697A/ja
Priority to US13/946,934 priority patent/US9165713B2/en
Priority to CN201310337903.4A priority patent/CN104112586A/zh
Publication of KR20140124657A publication Critical patent/KR20140124657A/ko
Application granted granted Critical
Publication of KR101565641B1 publication Critical patent/KR101565641B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 적층 세라믹 전자부품 및 그 실장 기판에 관한 것으로, 유전체층을 포함하며, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 제1 및 제2 내부전극의 적층 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역의 내부전극의 폭을 Wa, 상부 및 하부 영역의 내부전극의 폭을 Wb라 하면, 0.920 ≤Wb/Wa ≤0.998을 만족하는 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 및 그 실장 기판{Multi-layered ceramic electronic part and board for mounting the same}
본 발명은 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조에 관한 것이다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.
이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.
상기 적층 세라믹 전자부품의 소형화가 가능하고, 유전체와 내부전극의 박막화가 가능하면서 고용량화 구현을 위해 적층수를 증가시킬 수 있게 되었다.
상기 유전체층의 두께와 내부전극의 두께는 얇아지면서 적층수가 증가함에 따라 높은 용량 구현은 가능하나, 적층수 증가로 인한 단차 문제가 발생하여 신뢰성이 악화되는 문제가 있다.
특히, 세라믹 본체의 압착시 스트레스가 큰 커버층 근처에서는 쇼트가 빈번히 발생하여 신뢰성이 저하되는 문제점이 있다.
적층 세라믹 전자부품이 적층수 증가에 따라 고용량을 구현하면서도 단차에 의한 신뢰성 저하를 막을 수 있는 연구는 여전히 필요한 실정이다.
일본공개특허공보 2005-129802
본 발명은 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조에 관한 것이다.
본 발명의 일 실시형태는 유전체층을 포함하며, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 제1 및 제2 내부전극의 적층 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역의 내부전극의 폭을 Wa, 상부 및 하부 영역의 내부전극의 폭을 Wb라 하면, 0.920 ≤ Wb/Wa ≤0.998을 만족하는 적층 세라믹 전자부품을 제공한다.
상기 중앙부 영역의 유전체층의 두께를 Ta, 상기 상부 및 하부 영역의 유전체층의 두께를 Tb라 하면, 1.01 ≤ Tb/Ta ≤1.15을 만족할 수 있다.
상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 0.6μm를 만족할 수 있다.
상기 제1 및 제2 내부전극의 두께는 0.6μm 이하일 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 두께 방향으로 적층될 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 제1 및 제2 내부전극은 상기 세라믹 본체의 폭 방향으로 적층될 수 있다.
본 발명의 다른 실시형태는 유전체층을 포함하며, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 제1 및 제2 내부전극의 적층 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역의 유전체층의 두께를 Ta, 상부 및 하부 영역의 유전체층의 두께를 Tb라 하면, 1.01 ≤ Tb/Ta ≤1.15을 만족하는 적층 세라믹 전자부품을 제공한다.
상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 0.6μm를 만족할 수 있다.
상기 제1 및 제2 내부전극의 두께는 0.6μm 이하일 수 있다.
상기 유전체층의 적층수는 500층 이상인 것을 특징으로 할 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 두께 방향으로 적층될 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 제1 및 제2 내부전극은 상기 세라믹 본체의 폭 방향으로 적층될 수 있다.
본 발명의 또 다른 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 제1항 내지 제12항 중 어느 한 항의 적층 세라믹 전자부품;을 포함하는 적층 세라믹 전자부품의 실장 기판을 제공한다.
본 발명에 따르면 정전용량의 대용량화를 구현하면서 신뢰성이 우수한 대용량 적층 세라믹 전자부품의 구현이 가능하다.
구체적으로, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 상하 커버층에 인접한 액티브층의 상부 및 하부 영역의 유전체층의 두께는 증가시키고, 내부전극의 중첩되는 면적을 줄여 단차로 인한 쇼트 불량을 막아 신뢰성이 우수한 효과가 있다.
또한, 액티브층의 중앙부 영역의 유전체층의 두께는 얇게 하고, 내부전극의 중첩되는 면적을 증가시켜 정전용량의 대용량화를 구현할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 2는 도 1의 적층 세라믹 커패시터를 폭 방향으로 절단하여 도시한 단면도이다.
도 3은 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 4는 도 3의 적층 세라믹 커패시터를 폭 방향으로 절단하여 도시한 단면도이다.
도 5는 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 2는 도 1의 적층 세라믹 커패시터를 폭 방향으로 절단하여 도시한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층(11)을 포함하며, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(11)을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극(21, 22);을 포함하며, 상기 세라믹 본체(10)는 정전 용량 형성에 기여하는 용량 형성부인 액티브층(S) 및 상기 액티브층(S)의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층(c, c')을 포함하며, 상기 액티브층(S)을 상기 제1 및 제2 내부전극(21, 22)의 적층 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역(a)의 내부전극의 폭을 Wa, 상부 및 하부 영역(b, b')의 내부전극의 폭을 Wb라 하면, 0.920 ≤ Wb/Wa ≤0.998을 만족할 수 있다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
상기 세라믹 본체(10)는 특별히 제한되지 않으며, 예를 들어 육면체 형상을 가질 수 있다.
한편, 본 실시 형태의 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 유전체층(11)을 포함하며, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(11)을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극(21, 22);을 포함할 수 있다.
상기 제1 및 제2 내부전극(21, 22)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
상기 유전체층(11)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 상기 제1 및 제2 내부 전극(21, 22)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(11) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.
또한, 상기 제1 및 제2 내부 전극(21, 22)은 유전체층(11)의 적층 방향을 따라 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(11)에 의해 서로 전기적으로 절연될 수 있다.
즉, 제1 및 제2 내부 전극(21, 22)은 세라믹 본체(10)의 양 단면을 통해 번갈아 노출되는 부분을 통해 제1 및 제2 외부 전극(31, 32)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(31, 32)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(21, 22) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(1)의 정전 용량은 제1 및 제2 내부 전극(21, 22)의 서로 중첩되는 영역의 면적과 비례하게 된다.
정전 용량 형성을 위해 제1 및 제2 외부전극(31, 32)이 상기 세라믹 본체(10)의 외측에 형성될 수 있으며, 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결될 수 있다.
상기 제1 및 제2 외부전극(31, 32)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.
상기 제1 및 제2 외부전극(31, 32)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
상기 세라믹 본체(10)는 복수의 유전체층(11)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(10)의 형상, 치수 및 유전체층(11)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 상기 세라믹 본체(10)를 형성하는 복수의 유전체층(11)은 소결된 상태로서, 인접하는 유전체층(11) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이러한 상기 세라믹 본체(10)는 정전 용량 형성에 기여하는 용량 형성부인 액티브층(S) 및 상기 액티브층(S)의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층(c, c')을 포함할 수 있다.
상기 액티브층(S)은 유전체층(11)을 사이에 두고 복수의 제1 및 제2 내부 전극(21, 22)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 및 하부 커버층(c, c')은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(11)과 동일한 재질 및 구성을 가질 수 있다.
상기 상부 및 하부 커버층(c, c')은 단일 유전체층 또는 2 개 이상의 유전체층을 액티브층(S)의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(21, 22)의 손상을 방지하는 역할을 수행할 수 있다.
한편, 상기 세라믹 본체(10)의 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(1)는 고용량 구현을 위하여 적층수를 증가시킨 형태로서, 상기 세라믹 본체(10)의 폭(W)에 비하여 두께(T)가 더 큰 형태인 것을 특징으로 한다.
일반적인 적층 세라믹 커패시터의 경우, 폭과 두께는 거의 동일한 크기의 사이즈로 제작되어 왔다.
그러나, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 소형화가 구현될 수 있어, 기판에 실장시 충분한 공간 확보가 가능하므로 고용량 적층 세라믹 커패시터를 구현하기 위하여 적층수를 증가시킬 수 있다.
상기와 같이 적층수가 증가함에 따라 상기 세라믹 본체에서 적층방향이 두께 방향이므로, 상기 세라믹 본체의 두께(T)와 폭(W)의 관계가 T/W 〉1.0을 만족할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(11)의 평균 두께(td)는 적층 세라믹 커패시터(1)의 용량 설계에 맞추어 임의로 변경할 수 있으나, 소성 후 0.1 내지 0.6 μm일 수 있다.
상기 유전체층(11)의 평균 두께(td)는 도 2와 같이 세라믹 본체(10)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 도 2와 같이 세라믹 본체(10)의 길이(L) 방향의 중앙부에서 절단한 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 액티브층(S)을 상기 제1 및 제2 내부전극(21, 22)의 적층 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역(a)의 내부전극의 폭을 Wa, 상부 및 하부 영역(b, b')의 내부전극의 폭을 Wb라 하면, 0.920 ≤Wb/Wa ≤0.998을 만족할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(1)는 고용량 구현을 위하여 적층수를 증가시킨 형태로서, 상기 세라믹 본체(10)의 폭(W)에 비하여 두께(T)가 더 큰 형태인 것을 특징으로 하므로, 적층수 증가에 따라 단차 문제가 발생할 수 있다.
특히, 세라믹 본체(10)의 압착시 스트레스가 큰 커버층(c, c') 근처에서는 쇼트가 빈번히 발생하여 신뢰성이 저하되는 문제점이 있다.
본 발명의 일 실시형태에서는 상기 중앙부 영역(a)의 내부전극의 폭(Wa)과 상기 상부 및 하부 영역(b, b')의 내부전극의 폭(Wb)이 0.920 ≤ Wb/Wa ≤0.998을 만족하도록 조절함으로써, 유전체층의 적층수 증가에 따른 단차 문제를 해결하여 신뢰성이 우수한 고용량 적층 세라믹 전자부품을 구현할 수 있다.
즉, 상기 커버층(c, c') 근처인 상기 액티브층의 상부 및 하부 영역(b, b')의 내부전극의 폭(Wb)을 중앙부 영역(a)의 내부전극의 폭(Wa)에 비하여 줄임으로써, 신뢰성이 우수한 고용량 적층 세라믹 전자부품을 구현할 수 있다.
상기 중앙부 영역(a)의 내부전극의 폭(Wa) 대비 상기 상부 및 하부 영역(b, b')의 내부전극의 폭(Wb)의 비(Wb/Wa)가 0.920 미만의 경우에는 정전 용량의 저하로 인하여 고용량 적층 세라믹 커패시터를 구현할 수 없다.
한편, 상기 중앙부 영역(a)의 내부전극의 폭(Wa) 대비 상기 상부 및 하부 영역(b, b')의 내부전극의 폭(Wb)의 비(Wb/Wa)가 0.998을 초과하는 경우에는 쇼트 불량이 발생하여 신뢰성에 문제가 생길 수 있다.
상기 상부 및 하부 영역(b, b')의 두께는 특별히 제한되지 않으며, 예를 들어 상기 제1 및 제2 내부전극(21, 22)의 적층 방향으로 상기 액티브층(S) 전체 두께 대비 1 내지 20%를 만족할 수 있다.
상기 상부 및 하부 영역(b, b')의 두께를 상기 액티브층(S) 전체 두께 대비 1 내지 20%를 만족하도록 함으로써, 신뢰성이 우수한 고용량 적층 세라믹 전자부품을 구현할 수 있다.
상기 상부 및 하부 영역(b, b')의 두께가 상기 액티브층(S) 전체 두께 대비 1% 미만의 경우에는 단차에 따른 쇼트 발생 가능성이 높아 신뢰성 향상의 효과가 없을 수 있다.
상기 상부 및 하부 영역(b, b')의 두께가 상기 액티브층(S) 전체 두께 대비 20%를 초과하는 경우에는 내부전극 간 중첩 면적의 감소로 인하여 정전 용량 저하에 따라 고용량 적층 세라믹 커패시터 구현이 어려울 수 있다.
본 발명의 일 실시형태에 따르면, 상기의 특징에 추가하여 상기 중앙부 영역(a)의 유전체층의 두께를 Ta, 상기 상부 및 하부 영역(b, b')의 유전체층의 두께를 Tb라 하면, 1.01 ≤ Tb/Ta ≤1.15을 만족할 수 있다.
상기와 같이, 상기 중앙부 영역(a)의 유전체층의 두께(Ta)와 상기 상부 및 하부 영역(b, b')의 유전체층의 두께(Tb)가 1.01 ≤ Tb/Ta ≤1.15을 만족하도록 조절함으로써, 신뢰성이 보다 우수한 고용량 적층 세라믹 커패시터를 구현할 수 있다.
즉, 상기 커버층(c, c') 근처인 상기 액티브층의 상부 및 하부 영역(b, b')의 내부전극의 두께(Tb)를 중앙부 영역(a)의 내부전극의 두께(Ta)에 비하여 증가시킴으로써, 세라믹 본체(10)의 압착시 스트레스가 큰 커버층(c, c') 근처에서 쇼트 발생을 막아 신뢰성을 보다 향상시킬 수 있다.
상기 중앙부 영역(a)의 유전체층의 두께(Ta) 대비 상기 상부 및 하부 영역(b, b')의 유전체층의 두께(Tb)의 비(Tb/Ta)가 1.01 미만이거나 1.15를 초과하는 경우에는 신뢰성이 보다 우수한 고용량 적층 세라믹 커패시터를 구현할 수 없다.
상기 제1 및 제2 내부전극(21, 22)의 소성후 평균 두께는 정전용량을 형성할 수 있다면 특별히 제한은 없으며, 예를 들어, 0.6 μm 이하일 수 있다.
상기 제1 및 제2 내부전극(21, 22)의 평균 두께는 도 2와 같이 세라믹 본체(10)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 도 2와 같이 세라믹 본체(10)의 길이(L) 방향의 중앙부에서 절단한 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 내부전극에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 내부전극으로 확장하여 평균값을 측정하면, 내부전극의 평균 두께를 더욱 일반화할 수 있다.
본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층(11)을 포함하며, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(11)을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극(21, 22);을 포함하며, 상기 세라믹 본체(10)는 정전 용량 형성에 기여하는 용량 형성부인 액티브층(S) 및 상기 액티브층(S)의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층(c, c')을 포함하며, 상기 액티브층(S)을 상기 제1 및 제2 내부전극(21, 22)의 적층 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역(a)의 유전체층의 두께를 Ta, 상부 및 하부 영역(b, b')의 유전체층의 두께를 Tb라 하면, 1.01 ≤ Tb/Ta ≤1.15을 만족할 수 있다.
상기 유전체층(11)의 적층수는 특별히 제한되지 않으나, 예를 들어 500층 이상인 것을 특징으로 할 수 있다.
상기와 같이 유전체층(11)의 적층수가 500층 이상이 되도록 함으로써, 상기 세라믹 본체의 두께(T)가 폭(W)보다 큰 고용량 적층 세라믹 커패시터를 구현할 수 있다.
그 외, 상기 적층 세라믹 전자부품의 특징은 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 특징과 동일하므로, 여기서는 생략하도록 한다.
도 3은 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 4는 도 3의 적층 세라믹 커패시터를 폭 방향으로 절단하여 도시한 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층(111)을 포함하며, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 세라믹 본체(110); 및 상기 세라믹 본체(110) 내에서 상기 유전체층(111)을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극(121, 122);을 포함하며, 상기 세라믹 본체(110)는 정전 용량 형성에 기여하는 용량 형성부인 액티브층(S) 및 상기 액티브층(S)의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층(c, c')을 포함하며, 상기 액티브층(S)을 상기 제1 및 제2 내부전극(121, 122)의 적층 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역(a)의 내부전극의 폭을 Wa, 상부 및 하부 영역(b, b')의 내부전극의 폭을 Wb라 하면, 0.920 ≤ Wb/Wa ≤0.998을 만족할 수 있다.
이하에서는 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
상기 세라믹 본체(110)는 특별히 제한되지 않으며, 예를 들어 육면체 형상을 가질 수 있다.
한편, 본 실시 형태의 적층 세라믹 커패시터(100)에 있어서, '길이 방향'은 도 3의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '폭 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
즉, 도 3 및 도 4에서와 같이, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터(100)는 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터와는 달리 적층 방향이 상기 세라믹 본체(110)의 폭 방향인 것을 특징으로 한다.
상기 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터(100)는 후술하는 바와 같이 기판에 실장할 경우 내부전극이 기판에 수직한 형태로 배치되는 수직 실장형태를 가질 수 있다.
한편, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층(111)을 포함하며, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 세라믹 본체(110); 및 상기 세라믹 본체(110) 내에서 상기 유전체층(111)을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극(121, 122);을 포함하며, 상기 세라믹 본체(110)는 정전 용량 형성에 기여하는 용량 형성부인 액티브층(S) 및 상기 액티브층(S)의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층(c, c')을 포함하며, 상기 액티브층(S)을 상기 제1 및 제2 내부전극(121, 122)의 적층 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역(a)의 유전체층의 두께를 Ta, 상부 및 하부 영역(b, b')의 유전체층의 두께를 Tb라 하면, 1.01 ≤ Tb/Ta ≤1.15을 만족할 수 있다.
상기 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품 역시 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터와는 달리 적층 방향이 상기 세라믹 본체(110)의 폭 방향인 것을 특징으로 한다.
상기 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 후술하는 바와 같이 기판에 실장할 경우 내부전극이 기판에 수직한 형태로 배치되는 수직 실장형태를 가질 수 있다.
그 외 상기의 다른 실시형태에 따른 적층 세라믹 커패시터의 특징은 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 특징과 동일하므로, 여기서는 생략하도록 한다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
본 실시예는 0.6 μm 이하의 평균 두께를 갖는 유전체층(1)을 적용한 적층 세라믹 커패시터에 대해, 상기 액티브층을 상기 제1 및 제2 내부전극의 적층 방향으로 3개 영역으로 나누고, 각 영역별 내부전극의 폭과 유전체층의 두께에 따른 정전 용량 백분율과 신뢰성 향상 여부를 시험하기 위해 수행되었다.
본 실시예에 따른 적층 세라믹 커패시터는 하기와 같은 단계로 제작되었다.
우선, 평균 입경이 0.1μm인 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 1.05μm 및 0.95μm의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층(1)을 형성하게 된다.
다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련하였다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 500층 이상 적층하여 적층체를 만들었다.
이후 압착, 절단하여 0603(길이×폭) 규격으로서, 두께/폭가 1.0을 초과하는 칩을 만들며, 상기 칩들을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.
다음으로, 외부전극 형성 및 도금층 형성 등의 공정을 거쳐 적층 세라믹 커패시터로 제작하였다.
비교예는 액티브층의 각 영역별 내부전극의 폭과 유전체층의 두께를 본 발명의 수치범위와 다르게 제작한 것을 제외하고는 상기 실시예에 의한 방법과 동일하게 제작하였다.
아래의 표 1은 액티브층의 각 영역별 내부전극의 폭과 유전체층의 두께에 따른 고온 가속 수명 및 정전 용량 백분율(%)을 비교한 표이다.
상기 고온 가속 수명 테스트는 신뢰성 평가 항목으로서, 130℃, 1.5 Vr 조건하에서 수행되었으며, 불량율이 5% 미만의 경우를 ◎, 불량율이 5% 내지 10%인 경우를 ○ 및 불량율이 10% 이상인 경우를 ×로 표시하였다.
또한, 상기 정전 용량 백분율(%)은 목표값 대비 구현된 실제 정전용량의 백분율을 의미하며, 88% 이상의 경우를 양호한 것으로 판단하였다.
샘플 번호 Wb/Wa Tb/Ta 고온가속수명 용량백분율
(%)
*1 0.850 0.93 ◎ 76
*2 0.850 1.01 ◎ 81
*3 0.850 1.10 ◎ 84
*4 0.850 1.21 ○ 83
*5 0.920 0.90 ◎ 82
6 0.920 1.01 ◎ 88
7 0.920 1.11 ◎ 93
*8 0.920 1.22 × 99
*9 0.998 0.92 ◎ 86
10 0.998 1.00 ◎ 91
11 0.998 1.13 ◎ 96
*12 0.998 1.19 × 99
*13 1.030 0.91 ○ 88
*14 1.030 1.01 × 93
*15 1.030 1.09 × 96
*16 1.030 1.23 × 100
* : 비교예
상기 [표 1]을 참조하면, 비교예인 샘플 1 내지 5, 8, 9 및 12 내지 16은 액티브층의 중앙부 영역(a)의 내부전극의 폭(Wa) 대비 상부 및 하부 영역(b, b')의 내부전극의 폭(Wb)의 비(Wb/Wa)와 중앙부 영역(a)의 유전체층의 두께(Ta) 대비 상부 및 하부 영역(b, b')의 유전체층의 두께(Tb)의 비(Tb/Ta)가 본 발명의 수치범위를 벗어나는 것으로서, 신뢰성 및 정전 용량 확보에 문제가 있음을 알 수 있다.
반면, 실시예인 샘플 6, 7, 10 및 11은 본 발명의 수치범위를 만족하는 경우로서, 신뢰성이 우수하며, 정전용량도 높아 신뢰성이 우수한 고용량 적층 세라믹 커패시터의 구현이 가능함을 알 수 있다.
적층 세라믹 커패시터의 실장 기판
도 5는 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 5를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(1)의 실장 기판(200)은 적층 세라믹 커패시터(1)가 수평하도록 또는 수직하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.
이때, 적층 세라믹 커패시터(1)의 제1 및 제2 외부 전극(31, 32)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1, 100: 적층 세라믹 커패시터 10, 110: 세라믹 본체
11, 111: 유전체 층 21, 22, 121, 122: 제1 및 제2 내부전극
31, 32, 131, 132: 외부 전극
200 ; 실장 기판
210 ; 인쇄회로기판 221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링
S : 액티브층
a : 액티브층의 중앙부 영역
b, b' : 액티브층의 상부 및 하부 영역
c, c' : 커버층
Wa : 중앙부 영역의 유전체층의 폭
Wb : 상부 및 하부 영역의 유전체층의 폭
td : 유전체층의 평균 두께
Ta : 중앙부 영역의 유전체층의 두께
Tb : 상부 및 하부 영역의 유전체층의 두께

Claims (13)

  1. 유전체층을 포함하며, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 세라믹 본체; 및
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되고, 상기 세라믹 본체의 두께 방향으로 적층되는 제1 및 제2 내부전극;을 포함하며,
    상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 제1 및 제2 내부전극의 적층 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역의 내부전극의 폭을 Wa, 상부 및 하부 영역의 내부전극의 폭을 Wb라 하면, 0.920 ≤ Wb/Wa ≤0.998을 만족하고,
    상기 중앙부 영역의 유전체층의 두께를 Ta, 상기 상부 및 하부 영역의 유전체층의 두께를 Tb라 하면, 1.01 ≤ Tb/Ta ≤1.15을 만족하는 적층 세라믹 전자부품.
  2. 삭제
  3. 제1항에 있어서,
    상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 0.6μm를 만족하는 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 제1 및 제2 내부전극의 두께는 0.6μm 이하인 적층 세라믹 전자부품.
  5. 삭제
  6. 삭제
  7. 유전체층을 포함하며, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 세라믹 본체; 및
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되고, 상기 세라믹 본체의 두께 방향으로 적층되는 제1 및 제2 내부전극;을 포함하며,
    상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 제1 및 제2 내부전극의 적층 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역의 내부전극의 폭을 Wa, 상부 및 하부 영역의 내부전극의 폭을 Wb라 하면, 0.920 ≤ Wb/Wa ≤0.998을 만족하고, 상기 3개 영역 중 중앙부 영역의 유전체층의 두께를 Ta, 상부 및 하부 영역의 유전체층의 두께를 Tb라 하면, 1.01 ≤Tb/Ta ≤1.15을 만족하는 적층 세라믹 전자부품.
  8. 제7항에 있어서,
    상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 0.6μm를 만족하는 적층 세라믹 전자부품.
  9. 제7항에 있어서,
    상기 제1 및 제2 내부전극의 두께는 0.6μm 이하인 적층 세라믹 전자부품.
  10. 제7항에 있어서,
    상기 유전체층의 적층수는 500층 이상인 것을 특징으로 하는 적층 세라믹 전자부품.
  11. 삭제
  12. 삭제
  13. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 제1항, 제3항, 제4항 및 제7항 내지 제10항 중 어느 한 항의 적층 세라믹 전자부품;을 포함하는 적층 세라믹 전자부품의 실장 기판.
KR1020130042452A 2013-04-17 2013-04-17 적층 세라믹 전자부품 및 그 실장 기판 KR101565641B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130042452A KR101565641B1 (ko) 2013-04-17 2013-04-17 적층 세라믹 전자부품 및 그 실장 기판
JP2013148236A JP2022008697A (ja) 2013-04-17 2013-07-17 積層セラミック電子部品及びその実装基板
US13/946,934 US9165713B2 (en) 2013-04-17 2013-07-19 Multilayer ceramic electronic component and board for mounting the same
CN201310337903.4A CN104112586A (zh) 2013-04-17 2013-08-05 多层陶瓷电子元件及用于安装多层陶瓷电子元件的安装板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130042452A KR101565641B1 (ko) 2013-04-17 2013-04-17 적층 세라믹 전자부품 및 그 실장 기판

Publications (2)

Publication Number Publication Date
KR20140124657A KR20140124657A (ko) 2014-10-27
KR101565641B1 true KR101565641B1 (ko) 2015-11-03

Family

ID=51709334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130042452A KR101565641B1 (ko) 2013-04-17 2013-04-17 적층 세라믹 전자부품 및 그 실장 기판

Country Status (4)

Country Link
US (1) US9165713B2 (ko)
JP (1) JP2022008697A (ko)
KR (1) KR101565641B1 (ko)
CN (1) CN104112586A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830677B2 (en) 2020-12-04 2023-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792385B1 (ko) * 2016-01-21 2017-11-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP7122818B2 (ja) * 2017-11-30 2022-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7547694B2 (ja) * 2018-03-09 2024-09-10 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
US10971308B2 (en) * 2018-07-20 2021-04-06 Samsung Electro-Mechanics Co., Ltd Multilayer capacitor
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR102121580B1 (ko) 2018-10-02 2020-06-10 삼성전기주식회사 적층 세라믹 커패시터
KR102500112B1 (ko) * 2018-10-02 2023-02-15 삼성전기주식회사 적층 세라믹 커패시터
KR102126414B1 (ko) 2018-10-05 2020-06-24 삼성전기주식회사 적층 세라믹 전자부품
JP7476493B2 (ja) * 2018-10-11 2024-05-01 株式会社村田製作所 電子部品
US11101069B2 (en) * 2018-10-11 2021-08-24 Murata Manufacturing Co., Ltd. Electronic component
KR102392247B1 (ko) 2018-10-11 2022-04-29 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR102144765B1 (ko) * 2018-11-08 2020-08-14 삼성전기주식회사 적층형 커패시터
KR102748943B1 (ko) * 2019-07-25 2025-01-02 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP7562249B2 (ja) * 2019-11-18 2024-10-07 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7234951B2 (ja) * 2020-01-17 2023-03-08 株式会社村田製作所 積層セラミックコンデンサ
JP7492306B2 (ja) * 2020-05-22 2024-05-29 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022016002A (ja) * 2020-07-10 2022-01-21 株式会社村田製作所 電子部品
JP2023551326A (ja) * 2020-11-30 2023-12-07 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 積層セラミックコンデンサ
WO2024009791A1 (ja) * 2022-07-05 2024-01-11 太陽誘電株式会社 積層セラミックコンデンサ、包装体、及び回路基板
WO2024009788A1 (ja) * 2022-07-05 2024-01-11 太陽誘電株式会社 積層セラミックコンデンサ、包装体、及び回路基板
WO2024185702A1 (ja) * 2023-03-03 2024-09-12 太陽誘電株式会社 回路基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258279A (ja) * 2006-03-20 2007-10-04 Tdk Corp 積層セラミック電子部品及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574644A (ja) 1991-09-12 1993-03-26 Sony Corp チツプ形積層セラミツクコンデンサの実装方法
JPH09260184A (ja) 1996-03-19 1997-10-03 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP3908715B2 (ja) 2003-10-24 2007-04-25 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP2010067721A (ja) 2008-09-09 2010-03-25 Tdk Corp 積層セラミック電子部品の製造方法
KR101079408B1 (ko) 2009-12-24 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR20130013437A (ko) 2011-07-28 2013-02-06 삼성전기주식회사 적층 세라믹 전자부품
KR101862396B1 (ko) * 2011-09-08 2018-05-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101514515B1 (ko) * 2013-05-06 2015-04-22 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258279A (ja) * 2006-03-20 2007-10-04 Tdk Corp 積層セラミック電子部品及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830677B2 (en) 2020-12-04 2023-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Also Published As

Publication number Publication date
CN104112586A (zh) 2014-10-22
KR20140124657A (ko) 2014-10-27
JP2022008697A (ja) 2022-01-14
US20140311783A1 (en) 2014-10-23
US9165713B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
KR101565641B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
US10340086B2 (en) Multilayer ceramic capacitor and board having the same
KR101548798B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR102202487B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9396879B2 (en) Multilayer ceramic capacitor and board having the same
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR102061507B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR101514515B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR20140038914A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101642636B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
US20150114702A1 (en) Multilayer ceramic capacitor and board for mounting thereof
KR20140038916A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20140033750A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101503996B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101444598B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101565643B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
US20220246357A1 (en) Ceramic electronic component
US20140318842A1 (en) Multilayer ceramic electronic component and board for mounting the same
KR102771643B1 (ko) 적층형 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130417

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140619

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150223

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150917

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20151028

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20151028

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20181002

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20191001

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee