KR101514515B1

KR101514515B1 - 적층 세라믹 전자부품 및 그 실장 기판

Info

Publication number: KR101514515B1
Application number: KR1020130050854A
Authority: KR
Inventors: 정은선; 오대복; 박재만; 이승호
Original assignee: 삼성전기주식회사
Priority date: 2013-05-06
Filing date: 2013-05-06
Publication date: 2015-04-22
Anticipated expiration: 2033-05-06
Also published as: KR20140131794A; US9040840B2; US20140326494A1

Abstract

본 발명은 적층 세라믹 전자부품 및 그 실장 기판에 관한 것으로, 유전체층을 포함하며, 길이를 L, 하면의 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역을 기준으로 상부 영역의 내부전극의 두께를 ta, 하부 영역의 내부전극의 두께를 tb라 하면, 0.751 ≤ ta/tb ≤ 0.913을 만족하는 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 및 그 실장 기판{Multi-layered ceramic electronic part and board for mounting the same}

본 발명은 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조에 관한 것이다.

최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.

이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.

상기 적층 세라믹 전자부품의 소형화가 가능하고, 유전체와 내부전극의 박막화가 가능하면서 고용량화 구현을 위해 적층수를 증가시킬 수 있게 되었다.

상기와 같이, 적층 세라믹 전자부품의 소형화가 가능하고, 적층수가 증가함에 따라 적층 세라믹 전자부품은 폭에 비하여 두께가 더 증가한 형태로 제작이 가능하여 높은 용량 구현은 가능하나, 기판에 실장시 칩이 쓰러져 불량이 빈번히 발생하는 문제가 있다.

또한, 적층 세라믹 전자부품을 폭에 비하여 두께가 더 증가한 형태로 제작할 경우, 기판에 실장시 땜납의 표면장력으로 인하여 전자부품이 기울어져서 일어서는 현상인 툼스톤(Tombstone) 불량 즉, 맨해탄 현상(Manhattan Phenomenon)이 발생할 수 있다.

따라서, 적층 세라믹 전자부품이 고용량을 구현하면서도 기판에 실장시 쓰러짐 불량 및 툼스톤(Tombstone) 불량을 막아 신뢰성을 개선시킬 수 있는 연구는 여전히 필요한 실정이다.

일본공개특허공보 2005-129802

본 발명의 일 실시형태는 유전체층을 포함하며, 길이를 L, 하면의 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역을 기준으로 상부 영역의 내부전극의 두께를 ta, 하부 영역의 내부전극의 두께를 tb라 하면, 0.751 ≤ ta/tb ≤ 0.913을 만족하는 적층 세라믹 전자부품을 제공한다.

상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 0.6μm를 만족할 수 있다.

상기 제1 및 제2 내부전극의 평균 두께를 te라 하면, 0.2μm ≤ te ≤ 0.85μm를 만족할 수 있다.

상기 하부 영역의 내부전극의 폭은 상기 상부 영역의 내부전극의 폭보다 클 수 있다.

상기 하부 영역의 내부전극의 연결성과 상기 상부 영역의 내부전극의 연결성의 차이는 5% 이상일 수 있다.

본 발명의 다른 실시형태는 유전체층을 포함하며, 길이를 L, 하면의 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체의 폭-두께(W-T) 방향 단면의 형상이 사다리꼴인 적층 세라믹 전자부품을 제공한다.

상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역을 기준으로 상부 영역의 내부전극의 두께를 ta, 하부 영역의 내부전극의 두께를 tb라 하면, 0.751 ≤ ta/tb ≤ 0.913을 만족할 수 있다.

본 발명의 또 다른 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품;을 포함하며, 상기 적층 세라믹 전자부품은, 유전체층을 포함하며, 길이를 L, 하면의 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역을 기준으로 상부 영역의 내부전극의 두께를 ta, 하부 영역의 내부전극의 두께를 tb라 하면, 0.751 ≤ ta/tb ≤ 0.913을 만족하는 적층 세라믹 전자부품의 실장 기판을 제공한다.

본 발명에 따르면 정전용량의 대용량화를 구현하면서 신뢰성이 우수한 대용량 적층 세라믹 전자부품의 구현이 가능하다.

구체적으로, 본 발명은 대용량화가 구현된 적층 세라믹 전자부품을 기판에 실장시 쓰러짐 불량을 방지할 수 있으며, 툼스톤(Tombstone) 불량을 방지할 수 있다.

이로 인하여, 신뢰성이 우수한 고용량 적층 세라믹 전자부품을 구현할 수 있다.

도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 2는 도 1의 적층 세라믹 커패시터를 폭 방향으로 절단하여 도시한 단면도이다.
도 3은 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

적층 세라믹 커패시터

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.

도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.

도 2는 도 1의 적층 세라믹 커패시터를 폭 방향으로 절단하여 도시한 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층(11)을 포함하며, 길이를 L, 하면의 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(11)을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극(21, 22);을 포함할 수 있다.

이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.

상기 세라믹 본체(10)는 특별히 제한되지 않으며, 예를 들어 육면체 형상을 가질 수 있다.

한편, 본 실시 형태의 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(1)는 유전체층(11)을 포함하며, 길이를 L, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(11)을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극(21, 22);을 포함할 수 있다.

상기 제1 및 제2 내부전극(21, 22)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.

상기 유전체층(11)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO₃)계 또는 티탄산스트론튬(SrTiO₃)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

한편, 상기 제1 및 제2 내부 전극(21, 22)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(11) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.

상기 제1 및 제2 내부전극(21, 22)의 소성후 평균 두께를 te라 하면, te는 정전용량을 형성할 수 있다면 특별히 제한은 없으며, 예를 들어, 0.2μm ≤ te ≤ 0.85μm를 만족할 수 있다.

상기 제1 및 제2 내부전극(21, 22)의 평균 두께는 도 2와 같이 세라믹 본체(10)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.

예를 들어, 도 2와 같이 세라믹 본체(10)의 길이(L) 방향의 중앙부에서 절단한 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 내부전극에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.

상기 등간격인 30개의 지점은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.

또한, 이러한 평균값 측정을 10개 이상의 내부전극으로 확장하여 평균값을 측정하면, 내부전극의 평균 두께를 더욱 일반화할 수 있다.

또한, 상기 제1 및 제2 내부 전극(21, 22)은 유전체층(11)의 적층 방향을 따라 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(11)에 의해 서로 전기적으로 절연될 수 있다.

즉, 제1 및 제2 내부 전극(21, 22)은 세라믹 본체(10)의 양 단면을 통해 번갈아 노출되는 부분을 통해 제1 및 제2 외부 전극(31, 32)과 각각 전기적으로 연결될 수 있다.

따라서, 제1 및 제2 외부 전극(31, 32)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(21, 22) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(1)의 정전 용량은 제1 및 제2 내부 전극(21, 22)의 서로 중첩되는 영역의 면적과 비례하게 된다.

정전 용량 형성을 위해 제1 및 제2 외부전극(31, 32)이 상기 세라믹 본체(10)의 외측에 형성될 수 있으며, 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결될 수 있다.

상기 제1 및 제2 외부전극(31, 32)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.

상기 제1 및 제2 외부전극(31, 32)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.

상기 세라믹 본체(10)는 복수의 유전체층(11)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(10)의 형상, 치수 및 유전체층(11)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.

또한, 상기 세라믹 본체(10)를 형성하는 복수의 유전체층(11)은 소결된 상태로서, 인접하는 유전체층(11) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 유전체층(11)의 평균 두께(td)는 적층 세라믹 커패시터(1)의 용량 설계에 맞추어 임의로 변경할 수 있으나, 소성 후 0.1 내지 0.6 μm일 수 있다.

상기 유전체층(11)의 평균 두께(td)는 도 2와 같이 세라믹 본체(10)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.

예를 들어, 도 2와 같이 세라믹 본체(10)의 길이(L) 방향의 중앙부에서 절단한 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.

또한, 이러한 평균값 측정을 10개 이상의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.

상기 유전체층(11)의 적층수는 특별히 제한되지 않으나, 예를 들어 500층 이상인 것을 특징으로 할 수 있다.

상기와 같이 유전체층(11)의 적층수가 500층 이상이 되도록 함으로써, 상기 세라믹 본체의 두께(T)가 폭(W)보다 큰 고용량 적층 세라믹 커패시터를 구현할 수 있다.

한편, 상기 세라믹 본체(10)의 길이를 L, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족할 수 있다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(1)는 고용량 구현을 위하여 적층수를 증가시킨 형태로서, 상기 세라믹 본체(10)의 폭(W)에 비하여 두께(T)가 더 큰 형태인 것을 특징으로 한다.

일반적인 적층 세라믹 커패시터의 경우, 폭과 두께는 거의 동일한 크기의 사이즈로 제작되어 왔다.

그러나, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 소형화가 구현될 수 있어, 기판에 실장시 충분한 공간 확보가 가능하므로 고용량 적층 세라믹 커패시터를 구현하기 위하여 적층수를 증가시킬 수 있다.

상기와 같이 적층수가 증가함에 따라 상기 세라믹 본체에서 적층방향이 두께 방향이므로, 상기 세라믹 본체의 두께(T)와 폭(W)의 관계가 T/W 〉1.0을 만족할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 세라믹 본체의 두께(T)와 폭(W)의 관계가 T/W 〉1.0을 만족하도록 적층 세라믹 커패시터를 제작함으로써, 정전용량의 대용량화를 구현할 수 있다.

한편, 상기 세라믹 본체의 두께(T)와 폭(W)의 관계가 T/W 〉1.0을 만족하도록 제작함에 따라, 상기 적층 세라믹 커패시터를 기판에 실장시 쓰러짐에 의해 쇼트 발생 등 신뢰성 불량의 문제가 발생할 수 있다.

그러나, 본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(10)는 정전 용량 형성에 기여하는 용량 형성부인 액티브층(S) 및 상기 액티브층(S)의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층(c, c')을 포함하며, 상기 액티브층(S)을 상기 세라믹 본체(10)의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역(a)을 기준으로 상부 영역(b)의 내부전극의 두께를 ta, 하부 영역(b')의 내부전극의 두께를 tb라 하면, 0.751 ≤ ta/tb ≤ 0.913을 만족함으로써, 상기 기판 실장시의 쓰러짐에 따른 쇼트 불량을 막을 수 있다.

또한, 상기 적층 세라믹 커패시터(1)를 기판에 실장시 땜납의 표면장력으로 인하여 전자부품이 기울어져서 일어서는 현상인 툼스톤(Tombstone) 불량 즉, 맨해탄 현상(Manhattan Phenomenon)을 막을 수 있다.

즉, 상기 상부 영역(b)의 내부전극의 두께(ta)와 하부 영역(b')의 내부전극의 두께(tb)가 0.751 ≤ ta/tb ≤ 0.913을 만족함으로써, 상기 세라믹 본체(10)의 상면의 폭이 하면의 폭에 비하여 더 좁게 형성되며, 상기 세라믹 본체(10)의 폭-두께(W-T) 방향 단면이 사다리꼴 형상을 가질 수 있다.

상기와 같이 세라믹 본체(10)의 상면의 폭을 하면의 폭에 비하여 더 좁게 형성함으로써, 상기 기판 실장시의 쓰러짐에 따른 쇼트 불량 및 땜납의 표면장력으로 인하여 전자부품이 기울어져서 일어서는 현상인 툼스톤(Tombstone) 불량을 막을 수 있는 것이다.

상기와 같이 적층 세라믹 커패시터(1)를 제작함으로써, 상기 세라믹 본체(10)의 두께(T)와 폭(W)의 관계가 T/W 〉1.0을 만족하더라도, 기판에 실장시 넘어지거나 기울어지지 않아 신뢰성이 우수할 수 있다.

상기 액티브층(S)을 상기 세라믹 본체(10)의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역(a)을 기준으로 상부 영역(b)의 내부전극의 두께(ta)와 하부 영역(b')의 내부전극의 두께(tb)가 0.751 ≤ ta/tb ≤ 0.913을 만족하도록 조절하는 방법은 특별히 제한되지 않으며, 예를 들어 세라믹 그린시트 상에 도포하는 내부전극 패턴의 두께를 조절함으로써 구현할 수 있다.

구체적으로, 후술하는 적층 세라믹 커패시터의 제조방법에서 복수 개의 그린시트 상에 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성하는 단계에서 내부전극의 두께를 서로 다르게 도포함으로써 구현할 수 있다.

특히 상기 액티브층(S)에서, 상부 영역에 적층되는 내부전극의 도포 두께를 하부 영역에 적층되는 내부전극의 두께에 비하여 더 얇게 형성함으로써, 이후 소성 단계에서 두께가 상대적으로 얇은 상부 영역의 내부전극의 수축율이 더 크도록 조절할 수 있다.

이로 인하여, 상기 액티브층(S)의 상부 영역의 내부전극은 하부 영역의 내부전극에 비하여 두께도 얇으며, 폭도 더 짧은 형상을 구현할 수 있다.

따라서, 상술한 바와 같이 상기 세라믹 본체(10)의 폭-두께(W-T) 방향 단면이 사다리꼴 형상을 가질 수 있다.

상기 상부 영역(b) 및 하부 영역(b')의 두께는 특별히 제한되지 않으며, 예를 들어 상기 세라믹 본체(10)의 두께 방향으로 상기 액티브층(S) 전체 두께 대비 1 내지 20%를 만족할 수 있다.

상기 상부 및 하부 영역의 두께를 상기 액티브층(S) 전체 두께 대비 1 내지 20%를 만족하도록 조절함으로써, 세라믹 본체(10)의 상면의 폭을 하면의 폭에 비하여 더 좁게 구현하고, 이로 인하여 상기 기판 실장시의 쓰러짐에 따른 쇼트 불량 및 툼스톤(Tombstone) 불량을 막을 수 있다.

상기 상부 영역(b) 및 하부 영역(b')의 두께가 상기 액티브층(S) 전체 두께 대비 1% 미만의 경우에는 상기 액티브층(S)의 내부전극의 두께가 일정하므로, 상기 기판 실장시의 쓰러짐에 따른 쇼트 불량 및 툼스톤(Tombstone) 불량을 막을 수 없다.

상기 상부 영역(b) 및 하부 영역(b')의 두께가 상기 액티브층(S) 전체 두께 대비 20%를 초과하는 경우에는 내부전극의 두께 편차가 심하여, 정전 용량 저하의 문제가 있을 수 있다.

한편, 상기 하부 영역(b')의 내부전극의 두께(tb) 대비 상부 영역(b)의 내부전극의 두께(ta)의 비율(ta/tb)이 0.913을 초과하는 경우에는 상기 상부 영역(b)의 내부전극의 두께(ta)와 하부 영역(b')의 내부전극의 두께(tb)의 차이가 크지 않아 기판에 실장시 쓰러짐 불량 또는 툼스톤(Tombstone) 불량이 발생할 수 있다.

한편, 상기 하부 영역(b')의 내부전극의 두께(tb) 대비 상부 영역(b)의 내부전극의 두께(ta)의 비율(ta/tb)이 0.751 미만인 경우에는 상기 제1 및 제2 내부전극(21, 22)의 중첩되는 면적의 감소로 인하여 용량 저하가 발생할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 하부 영역의 내부전극의 폭은 상기 상부 영역의 내부전극의 폭보다 클 수 있다.

상기의 특징은 상술한 바와 같이 상부 영역에 적층되는 내부전극의 도포 두께를 하부 영역에 적층되는 내부전극의 두께에 비하여 더 얇게 형성함으로써, 이후 소성 단계에서 두께가 상대적으로 얇은 상부 영역의 내부전극의 수축율이 더 커짐으로써 구현될 수 있다.

한편, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(1)에 있어서 상기 하부 영역(b')의 내부전극의 연결성과 상기 상부 영역(b)의 내부전극의 연결성의 차이는 5% 이상일 수 있다.

상기 내부전극의 연결성이란, 상기 제1 또는 제2 내부전극(21, 22)의 전체 전극 길이 대비 실제 전극이 형성된 부분의 길이로 정의될 수 있다.

예를 들어, 상기 내부전극의 연결성은 도 2와 같이 세라믹 본체(10)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 이미지를 스캔하여 측정할 수 있다.

구체적으로, 도 2와 같이 세라믹 본체(10)의 길이(L) 방향의 중앙부에서 절단한 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 스캔한 이미지에서 추출된 임의의 내부전극층에 대해서, 내부전극 단면의 전체 길이 대비 실제 내부 전극이 형성된 부분의 총 길이를 측정하여 구할 수 있다.

상기 내부전극의 연결성 측정은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 액티브층(S)에서 측정될 수 있다.

또한, 이는 내부 전극의 도포 비율을 의미하는 것으로서, 상기 임의의 한 지점에서의 내부 전극의 전체 면적 대비 실제 내부 전극이 형성된 면적의 비율로도 정의할 수 있다.

예를 들면, 상기 상부 영역(b)의 내부전극의 연결성은 80% 이상일 수 있으며, 상기 하부 영역(b')의 내부전극의 연결성은 90% 이상일 수 있으나, 이에 제한되는 것은 아니다.

이로 인하여, 상기 하부 영역(b')의 내부전극의 연결성과 상기 상부 영역(b)의 내부전극의 연결성의 차이는 5% 이상일 수 있다.

본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층(11)을 포함하며, 길이를 L, 하면의 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(11)을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극(21, 22);을 포함하며, 상기 세라믹 본체(10)의 폭-두께(W-T) 방향 단면의 형상이 사다리꼴인 것을 특징으로 한다.

상기 세라믹 본체(10)는 정전 용량 형성에 기여하는 용량 형성부인 액티브층(S) 및 상기 액티브층(S)의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층(c, c')을 포함하며, 상기 액티브층(S)을 상기 세라믹 본체(10)의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역(a)을 기준으로 상부 영역(b)의 내부전극의 두께를 ta, 하부 영역(b')의 내부전극의 두께를 tb라 하면, 0.751 ≤ ta/tb ≤ 0.913을 만족할 수 있다.

상기 제1 및 제2 내부전극(21, 22)의 평균 두께를 te라 하면, 0.2μm ≤ te ≤ 0.85μm를 만족할 수 있다.

상기 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 특징 중 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 특징과 동일한 부분은 중복 설명을 피하기 위하여 여기서 생략하도록 한다.

이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.

본 실시예는 0.6 μm 이하의 평균 두께를 갖는 유전체층(11)을 적용한 적층 세라믹 커패시터에 대해, 상기 하부 영역(b')의 내부전극의 두께(tb) 대비 상부 영역(b)의 내부전극의 두께(ta)의 비율(ta/tb)에 따른 기판에 실장시 쓰러짐 빈도수 및 정전 용량을 시험하기 위해 수행되었다.

본 실시예에 따른 적층 세라믹 커패시터는 하기와 같은 단계로 제작되었다.

우선, 평균 입경이 0.1μm인 티탄산바륨(BaTiO₃) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 1.05μm 및 0.95μm의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층(11)을 형성하게 된다.

다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련하였다.

상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 500층 이상 적층하여 적층체를 만들었다.

이후 압착, 절단하여 0603(길이×폭) 규격으로서, 두께/폭가 1.0을 초과하는 칩을 만들며, 상기 칩들을 H₂ 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.

다음으로, 외부전극 형성 및 도금층 형성 등의 공정을 거쳐 적층 세라믹 커패시터로 제작하였다.

비교예는 액티브층의 각 영역별 내부전극의 두께의 비율이 본 발명의 수치범위와 다르게 제작한 것을 제외하고는 상기 실시예에 의한 방법과 동일하게 제작하였다.

아래의 표 1은 액티브층의 하부 영역(b')의 내부전극의 두께(tb) 대비 상부 영역(b)의 내부전극의 두께(ta)의 비율(ta/tb)에 따른 기판에 실장시 쓰러짐 및 정전 용량 백분율(%)을 비교한 표이다.

상기 기판에 실장시 쓰러짐 여부는 신뢰성 평가 항목으로서, 쓰러짐 발생이 없는 양호한 경우를 ○ 및 쓰러짐이 발생하여 불량인 경우를 ×로 표시하였다.

또한, 상기 정전 용량 백분율(%)은 목표값 대비 구현된 실제 정전용량의 백분율을 의미하며, 88% 이상의 경우를 양호한 것으로 판단하였다.

샘플 번호	ta/tb	실장 신뢰성	용량백분율 (%)
*1	0.989	×	100
*2	0.927	×	98
3	0.913	○	96
4	0.890	○	95
5	0.852	○	92
6	0.789	○	90
7	0.756	○	89
8	0.751	○	88
*9	0.703	○	85
*10	0.674	○	82
*11	0.648	○	79

* : 비교예

상기 [표 1]을 참조하면, 비교예인 샘플 1 내지 2는 액티브층의 하부 영역(b')의 내부전극의 두께(tb) 대비 상부 영역(b)의 내부전극의 두께(ta)의 비율(ta/tb)이 0.913을 초과하는 경우로서 전자부품을 기판에 실장시 쓰러짐 불량이 발생함을 알 수 있다.

비교예인 샘플 9 내지 11은 액티브층의 하부 영역(b')의 내부전극의 두께(tb) 대비 상부 영역(b)의 내부전극의 두께(ta)의 비율(ta/tb)이 0.751 미만의 경우로서, 정전 용량이 저하됨을 알 수 있다.

반면, 실시예인 샘플 3 내지 8은 본 발명의 수치범위를 만족하는 경우로서, 신뢰성이 우수하며, 정전용량도 높아 신뢰성이 우수한 고용량 적층 세라믹 커패시터의 구현이 가능함을 알 수 있다.

적층 세라믹 커패시터의 실장 기판

도 3은 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

도 3을 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(1)의 실장 기판(200)은 적층 세라믹 커패시터(1)가 수평하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.

이때, 적층 세라믹 커패시터(1)의 제1 및 제2 외부 전극(31, 32)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.

또한, 도 6을 참조하면, 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(200)은 적층 세라믹 커패시터(100)가 수직하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.

상기와 같이 본 발명의 다른 실시형태에 따른 적층 세라믹 전자 부품의 실장 기판은 유전체층을 포함하며, 길이를 L, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체를 포함하는 적층 세라믹 전자부품이 실장된 형태로서, 고용량 적층 세라믹 커패시터를 포함할 수 있다.

또한, 상기와 같이 본 발명의 다른 실시형태에 따른 적층 세라믹 전자 부품의 실장 기판은 상기 적층 세라믹 커패시터를 기판상에 실장하더라도, 상술한 바와 같이 상기 액티브층(S)의 3개 영역 중 중앙부 영역(a)을 기준으로 상부 영역(b)의 내부전극의 두께(ta)와 하부 영역(b')의 내부전극의 두께(tb)가 0.751 ≤ ta/tb ≤ 0.913을 만족하기 때문에 상기 기판 실장시의 쓰러짐에 따른 쇼트 불량을 막을 수 있다.

이로 인하여, 신뢰성이 우수한 고용량 적층 세라믹 커패시터를 포함하는 적층 세라믹 전자 부품의 실장 기판을 구현할 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

1, 100: 적층 세라믹 커패시터 10, 110: 세라믹 본체
11, 111: 유전체 층 21, 22, 121, 122: 제1 및 제2 내부전극
31, 32, 131, 132: 외부 전극
200 ; 실장 기판
210 ; 인쇄회로기판 221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링
te: 내부전극의 평균 두께
td: 유전체층의 평균 두께
S: 액티브층
a: 액티브층의 중앙부 영역
b, b': 액티브층의 상부 및 하부 영역
c, c': 커버층

Claims

유전체층을 포함하며, 길이를 L, 하면의 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체; 및
상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극;을 포함하며,
상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역을 기준으로 상부 영역의 내부전극의 두께를 ta, 하부 영역의 내부전극의 두께를 tb라 하면, 0.751 ≤ ta/tb ≤ 0.913을 만족하는 적층 세라믹 전자부품.
제1항에 있어서,
상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 0.6μm를 만족하는 적층 세라믹 전자부품.
제1항에 있어서,
상기 제1 및 제2 내부전극의 평균 두께를 te라 하면, 0.2μm ≤ te ≤ 0.85μm를 만족하는 적층 세라믹 전자부품.
제1항에 있어서,
상기 하부 영역의 내부전극의 폭은 상기 상부 영역의 내부전극의 폭보다 큰 적층 세라믹 전자부품.
제1항에 있어서,
상기 하부 영역의 내부전극의 연결성과 상기 상부 영역의 내부전극의 연결성의 차이는 5% 이상인 적층 세라믹 전자부품.
유전체층을 포함하며, 길이를 L, 하면의 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체; 및
상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극;을 포함하며,
상기 세라믹 본체의 폭-두께(W-T) 방향 단면의 형상이 사다리꼴이며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역을 기준으로 상부 영역의 내부전극의 두께를 ta, 하부 영역의 내부전극의 두께를 tb라 하면, 0.751 ≤ ta/tb ≤ 0.913을 만족하는 적층 세라믹 전자부품.
삭제
제6항에 있어서,
상기 제1 및 제2 내부전극의 평균 두께를 te라 하면, 0.2μm ≤ te ≤ 0.85μm를 만족하는 적층 세라믹 전자부품.
제6항에 있어서,
상기 하부 영역의 내부전극의 폭은 상기 상부 영역의 내부전극의 폭보다 큰 적층 세라믹 전자부품.
제6항에 있어서,
상기 하부 영역의 내부전극의 연결성과 상기 상부 영역의 내부전극의 연결성의 차이는 5% 이상인 적층 세라믹 전자부품.
상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품;을 포함하며,
상기 적층 세라믹 전자부품은, 유전체층을 포함하며, 길이를 L, 하면의 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극을 포함하며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부인 액티브층 및 상기 액티브층의 상하면 중 적어도 일면에 제공되는 용량 비형성부인 커버층을 포함하며, 상기 액티브층을 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역을 기준으로 상부 영역의 내부전극의 두께를 ta, 하부 영역의 내부전극의 두께를 tb라 하면, 0.751 ≤ ta/tb ≤ 0.913을 만족하는 적층 세라믹 전자부품의 실장 기판.
제11항에 있어서,
상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 0.6μm를 만족하는 적층 세라믹 전자부품의 실장 기판.
제11항에 있어서,
상기 제1 및 제2 내부전극의 평균 두께를 te라 하면, 0.2μm ≤ te ≤ 0.85μm를 만족하는 적층 세라믹 전자부품의 실장 기판.
제11항에 있어서,
상기 하부 영역의 내부전극의 폭은 상기 상부 영역의 내부전극의 폭보다 큰 적층 세라믹 전자부품의 실장 기판.
제11항에 있어서,
상기 하부 영역의 내부전극의 연결성과 상기 상부 영역의 내부전극의 연결성의 차이는 5% 이상인 적층 세라믹 전자부품의 실장 기판.