[go: up one dir, main page]

KR101365234B1 - 반도체­온­인슐레이터 구조의 처리 공정 - Google Patents

반도체­온­인슐레이터 구조의 처리 공정 Download PDF

Info

Publication number
KR101365234B1
KR101365234B1 KR1020120002529A KR20120002529A KR101365234B1 KR 101365234 B1 KR101365234 B1 KR 101365234B1 KR 1020120002529 A KR1020120002529 A KR 1020120002529A KR 20120002529 A KR20120002529 A KR 20120002529A KR 101365234 B1 KR101365234 B1 KR 101365234B1
Authority
KR
South Korea
Prior art keywords
semiconductor
thin film
oxynitride layer
mask
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120002529A
Other languages
English (en)
Other versions
KR20120102502A (ko
Inventor
디디에 랑드뤼
그레고리 리우
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20120102502A publication Critical patent/KR20120102502A/ko
Application granted granted Critical
Publication of KR101365234B1 publication Critical patent/KR101365234B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체-온-인슐레이터 구조의 처리 공정에 관한 것으로, 후술하는 단계들:
(i) 노출 영역들이라고 지칭되는 박막의 영역들(3a) 및 마스크(4)에 의해 커버되는 영역들(3b)을 정의하는 상기 마스크(4)를 박막(3)의 표면 상에 형성하는 단계; 및
(ii) 산화물 또는 산질화물 층(2) 내의 적어도 일부의 산소가 상기 노출 영역들(3a)을 통해 확산되도록 열 처리를 적용하는 단계를 포함한다.
(ii) 단계 전에 또는 (ii) 단계 중에, 상기 박막(3)의 반도체 질화물 또는 산질화물 층(5)이 상기 노출 영역들(3a) 상에 형성되고, 상기 층(5)의 두께는 상기 노출 영역들(3a)을 통한 산소 확산율 대 상기 마스크(4)에 의해 커버되는 상기 영역들(3b)을 통한 산소 확산율의 비율이 2보다 크게 되도록 한다.

Description

반도체­온­인슐레이터 구조의 처리 공정{Process for treating a semiconductor-on-insulator structure}
본 발명은 지지 기판, 반도체 산화물 또는 산질화물 층, 및 반도체의 반도체 박막을 연달아 포함하는 반도체-온-인슐레이터(semiconductor-on-insulator, SeOI) 구조의 처리 공정에 관한 것으로, 산화물 또는 산질화물 층 내의 산소 중 적어도 일부가 반도체 박막을 통해 확산되도록, 통제된 온도 조건 및 시간 조건 하에서 환원된 산소 분위기에 열 처리가 적용되고, 이에 따라, 매립된 산화물 또는 산질화물 층의 완전 또는 부분 용해(dissolution)(즉, 소멸)가 유도된다.
소정의 패턴에 대응하는, SeOI 구조의 정의된 영역들에서는 산화물 또는 산질화물 층을 - 부분적으로 또는 완전히 - 용해시키면서 다른 영역들에서는 초기 산화물 또는 산질화물 층을 보존하기 위하여, 상술된 처리가 국부적으로 유익하게 적용될 수 있다. 그리하여, 이것은 산화물 또는 산질화물 층의 "국부적 용해(local dissolution)"라고 지칭된다.
"산질화물(oxynitride)"이라는 표현은 일반식으로 (Se)OxNy를 가지는 화합물을 의미하는 것으로 이해되고, 여기서, Se는 (예를 들어 실리콘으로) 고려되는 반도체의 부호이고, x와 y는 각각 영이 아닌 산소 및 질소 함유량인 점에 유의한다. 산화물은 y가 영(즉, y=0)인 경우에 대응한다.
이러한 처리에 의하여, 도 1에 도시된 바와 같은 (부분 용해의 경우에) 가변 두께의 산화물 또는 산질화물 층을 가지는 SeOI 구조, 또는 심지어 도 2에 도시된 바와 같은 하이브리드(hybride) 구조, 즉, 산화물 또는 산질화물 층이 보존되어온 "SeOI" 구역들과 이러한 층이 완전히 용해된 구역들 모두를 포함하는 구조를 획득하는 것이 가능하다.
산질화물 층의 경우에, 질소도 또한 반도체의 박막을 통해 확산되고, 이에 따라, 용해 처리 이후에 산화물 또는 산질화물이 고려되는 반도체로 변형된다.
도 1의 SeOI 구조는 지지 기판(1), 산화물 또는 산질화물 층(2), 및 반도체 박막(3)을 포함하고, 산화물 또는 산질화물 층(2)의 두께는 용해 처리에 의해 국부적으로 감소되었다.
도 2의 하이브리드 구조는 지지 기판(1) 및 반도체 박막(3)을 포함하고, 그 사이에서 산화물 또는 산질화물 층(2)은 ("SeOI" 구역들이 형성될 수 있게 하는) 특정 영역들에서는 보존되었고, (B로 표시된 벌크(bulk) 반도체 구역들이 형성될 수 있게 하는) 다른 영역들에서는 완전히 용해되었다.
이러한 구조는 하나의 동일한 웨이퍼 상에 서로 다른 기판들을 필요로 하는 전자 부품들(예를 들어, "메모리" 부품들 및 로직(logic) 부품들)을 제조하는데 이용될 수 있다.
다시 말해, 이것은 SeOI 기판 및 벌크 기판 상에서 각각 동작하는 회로들을 하나의 동일한 칩 내에 함께 집적하는 것을 가능하게 한다.
결과적으로, 국부적 용해의 이점은 "벌크" 구역들 및 "SeOI" 구역들을 포함하는 웨이퍼를 집적 회로들의 제조자에게 제공하는 것이고, 제조자들은 그들의 시도된 기술과 테스트된 기술을 보존하면서, 벌크 구역을 필요로 하는 부품들 및 SeOI 구역을 필요로 하는 부품들 모두를 "벌크" 구역들 및 "SeOI" 구역들 상에 제조할 수 있을 것이다.
구체적으로, 국부적 용해 기술의 정밀성은 벌크 구역들과 SeOI 구역들을 부품 스케일로 정의하는 것을 가능하게 한다.
일반적으로 국부적 용해는 반도체 박막의 표면 상에 마스크를 형성하고, 이어서 산화물 또는 산질화물 층으로부터 반도체 층의 표면으로의 산소 확산을 촉진하는 열 처리를 적용함으로써 실행된다.
일반적으로 마스크는 산소 확산에 대한 전체적 또는 부분적 배리어(barrier)를 형성하는 물질로 이루어지므로, 산소는 오직 반도체 박막의 노출 구역들, 즉, 마스크에 의해 커버되지(covered) 않은 구역들을 통해 쉽게 확산될 수 있다. 마스크가 산소의 부분적 확산을 허용하는 경우라도, 마스크가 없어서 용해가 쉬운 (마스크가 없는) 노출 구역들의 용해율(dissolution rate)보다 훨씬 낮은 용해율이 보장된다.
특허문헌 WO 2008/114099는 마스크가 산화로 획득되고, 확산을 완전히 차단하는 공정을 개시한다.
그러나, 이러한 마스크의 이용은 마스크 에지(edge)에서 반도체 박막에 트렌치들(trenches)이 나타나는 것을 포함하는 특정 문제점들을 가질 수 있다.
이러한 트렌치들은 반도체에 의한 마스크의 웨팅(wetting), 마스크와 반도체 사이의 반응 등과 같은 여러 가지 기원들(origins)을 가질 수 있다.
모든 경우에서, 이러한 트렌치들의 생성의 원인이 되는 것은 반도체 원자들의 높은 표면 이동도이다.
상기 표면 이동도는 온도와, 처리의 환원성 분위기 또는 약한 산화 분위기에 따라 다르다.
반도체 층의 두께에 도달할 수 있는 깊이와 같은 이러한 지형적인(topographical) 결함들은 반도체 박막 상에 부품들을 제조하는데 해롭다.
구체적으로, 마스크-에지 결함들은 표면 지형 변화를 증폭시킨다.
이러한 변화는 후속하는 회로 제조 단계들이 수행되는 것을 어렵게 만들고, 반도체의 디웨팅(dewetting) 현상, 즉, 반도체 박막이 해리되면서 산화물 또는 산질화물 층의 표면 상에 작은 방울들(droplets)을 형성시키게 되는, 반도체 박막에서 응집력(cohesion)이 사라지는 현상을 초래할 수 있다.
이러한 지형적인 결함들을 제거하거나 최소화하기 위하여, (반도체 층의 새깅(sagging)에 관련된 레벨 차이들을 예방하도록) 표면을 평면화하는 것을 목적으로 하는 화학적-기계적 연마는 예상하기 어려운데, 왜냐하면 반도체 층의 초기 두께는 산소 확산이 용이하도록 작게 선택되는데, 화학적-기계적 연마는 반도체 층의 두께를 너무 많이 제거할 것이기 때문이다.
또한, 연마는 반도체 층의 두께 균일성을 감소시키는 경향이 있다.
따라서, 상술된 결함들을 가지지 않는, 산화물 또는 산질화물 층을 국부적으로 용해하는 공정이 요구된다.
그리하여, 본 발명의 일 목적은 공정을 수행한 이후에 반도체 박막의 표면 지형이 개선되는 국부적 용해 공정을 제공하는데 있다.
본 발명에 따르면, 지지 기판, 반도체 산화물 또는 산질화물 층, 및 반도체의 반도체 박막을 연달아 포함하는 반도체-온-인슐레이터 구조의 처리 공정이 제공되는데, 상기 공정은 후술되는 단계들:
(i) 제1 패턴에 따라 분포하며 마스크에 의해 커버되지 않는 노출 영역들이라고 지칭되는 상기 박막의 영역들 및 상기 제1 패턴에 상보적인 제2 패턴에 따라 분포하며 상기 마스크에 의해 커버되는 영역들을 정의할 수 있도록, 상기 박막의 표면 상에 상기 마스크를 형성하는 단계; 및
(ii) 상기 산화물 또는 산질화물 층 내의 적어도 일부의 산소가 상기 반도체 박막의 상기 노출 영역들을 통해 확산되어 상기 제1 패턴에 따라 배열된 상기 산화물 또는 산질화물 층의 영역들 내의 산화물 또는 산질화물의 두께의 감소가 이어지도록, 비활성 또는 환원성 분위기 내에서 그리고 통제된 온도 조건과 시간 조건 하에서, 열 처리를 적용하는 단계를 포함하고,
(ii) 단계 전에 또는 (ii) 단계 중에, 상기 박막의 반도체 질화물 또는 산질화물 층이 상기 노출 영역들 상에 형성되고, 상기 질화물 또는 산질화물 층의 두께는 상기 박막의 상기 노출 영역들을 통한 산소 확산율 대 상기 마스크에 의해 커버되는 상기 영역들을 통한 산소 확산율의 비율이 2보다 크거나 같게 되도록 한다.
본 발명의 제1 실시예에 따르면, 상기 박막의 상기 반도체 질화물 또는 산질화물 층을 형성하는 단계는, (ii) 단계의 열 처리가 적용되기 전에 수행된다.
또 다른 실시예에서, 상기 박막의 상기 반도체 질화물 또는 산질화물 층을 형성하는 단계는, (ii) 단계의 적어도 일부의 열 처리 중에 수행된다.
상기 박막의 상기 반도체 질화물 또는 산질화물 층은 후술하는 방법들 중 하나로 형성될 수 있다.
- 상기 박막의 상기 노출 영역들을 질소 함유 분위기에 노출시키는 방법;
- 상기 박막에 질소 플라즈마를 인가하는 방법; 또는
- 질소 함유 분위기에서 어닐링하는 방법.
변형예에 따르면, (ii) 단계의 열 처리의 분위기는 질소를 함유하고, 이에 따라, (ii) 단계 중에, 상기 박막의 상기 반도체 질화물 또는 산질화물 층은 상기 노출 영역들의 표면 상에 형성된다.
그러므로, (ii) 단계의 처리는 1100 내지 1300 ℃ 사이의 온도에서 5 내지 500 분 사이의 시간 동안, 바람직하게는 0.1 내지 1% 사이에 있는 농도로 질소를 함유하는 분위기에서 수행될 수 있다.
본 발명의 다른 특징들 및 이점들은 첨부된 도면들을 참조하여, 후술되는 상세한 설명으로부터 명확해질 것이다.
도 1은 본 발명에 의해 얻어지는 제1 타입 구조의 단면도이다.
도 2는 본 발명에 의해 얻어지는 제2 타입 구조의 단면도이다.
도 3은 소정의 패턴에 따른 반도체 박막 상의 마스크의 제1 실시예를 나타낸다.
도 4는 도 3의 구조의 반도체 박막의 노출 구역들 상의 질화물 또는 산질화물 층의 형성을 나타낸다.
도 5는 소정의 패턴에 따른 반도체 박막 상의 마스크의 제2 실시예를 나타낸다.
도 6은 도 5의 구조의 반도체 박막의 노출 구역들 상에 질화물 또는 산질화물 층의 형성을 나타낸다.
본 실시예들의 설명을 용이하게 하기 위하여, 서로 다른 층들은 반드시 일정한 비율로 도시된 것은 아니다.
반도체-온- 인슐레이터 구조
도 3을 참조하면, 반도체-온-인슐레이터 구조(SeOI)에 용해 처리가 적용되는데, 반도체-온- 인슐레이터 구조는 그 바닥부터 그 표면까지 지지 기판(1), 반도체 산화물 또는 산질화물 층(2), 및 국부적인 마스크를 이용하여 미리 커버된 반도체 층(3)을 연달아 포함한다.
지지 기판(1)은 기본적으로 SeOI 구조에 단단함(rigidity)을 제공한다.
이러한 목적을 위하여, 이것은 약 수백 마이크론(microns)의 두께를 가진다.
지지 기판은 벌크 기판, 또는 적어도 두 개의 층들의 서로 다른 물질들의 다중 층(multilayer)으로 이루어진, 다른 복합 기판일 수 있다.
그러므로, 지지 기판은 후술하는 물질들: Si, GaN 또는, 사파이어 중 하나를 그들의 단결정 형태 또는 다결정 형태로 포함할 수 있다.
반도체 층(3)은 Si, Ge, 또는 SiGe와 같은 적어도 하나의 반도체를 포함한다.
반도체 층(3)은 선택적으로 합성물일 수 있는데, 즉, 반도체들의 다중 층으로 이루어질 수 있다.
반도체 층의 물질은 단결정 또는 다결정 또는 비결정질일 수 있다. 이것은 다공성 또는 비 다공성일 수 있고, 도핑되거나(doped) 도핑되지 않을 수 있다.
구체적으로, 반도체 층은 전자 부품들을 수용하는데 적합하다는 이점이 있다.
반도체 박막은 산소가 충분히 빠르게 확산되는 것을 보장하도록, 5 내지 200 nm, 바람직하게는, 30 내지 100 nm의 두께를 가진다.
산화물 또는 산질화물 층(2)은 본 구조에서 지지 기판(1)과 반도체 층(3) 사이에 매립되며; 그리하여, 이것은 본 기술의 용어에서 일반적으로 BOX(buried oxide)라는 약어로 지칭된다.
층(2)은 박막(3)을 형성하는 반도체 산화물 또는 산질화물로부터 형성되고, 이에 따라, 박막의 상기 질화물 또는 산질화물의 분해가 발생할 수 있다.
용해 처리의 지속 기간을 제한하기 위하여, SeOI 구조의 산화물 또는 산질화물 층은 일반적으로 얇거나 아주 얇은데, 즉, 그 두께는 5 내지 100 nm 사이, 바람직하게는 10 내지 25 nm 사이이다.
SeOI 구조는 본딩에 관련된 기술분야에서 통상의 지식을 가진 자들에게 알려진 임의의 층 전달 기술을 이용하여 제조된다.
이러한 기술들 사이에, 후술되는 단계들을 주로 포함하는 스마트컷(SmartCutTM) 공정을 간단히 언급할 수 있다:
i) 지지 기판 또는 반도체 층을 포함하는 도너(donor) 기판 상에 산화물 또는 산질화물 층을 형성하는 단계;
ii) 도너 기판에, 전달될 반도체 박막을 정의하는 취약(weakened) 구역을 형성하는 단계;
iii) 도너 기판을 지지 기판에 본딩하는 단계로서, 산화물 또는 산질화물 층은 본딩 경계면에 위치하는 단계;
iv) 반도체 박막을 지지 기판으로 전달하기 위하여 취약 구역을 따라 도너 기판을 절단하는(fracturing) 단계.
상기 공정은 본 기술 분야에서 통상의 지식을 가진 자들에게 알려진 것이므로, 본 명세서에서 상세하게 기술되지는 않을 것이다. 예를 들어, Kluwer Academic 출판사에서 나온 장 피에르 콜린지(Jean-Pierre Colinge)의 "Silicon-On-Insulator Technology: Materials to VLSI" 제2 판의 50-51 쪽을 참조할 수 있다.
또한, 반도체 층을 포함하는 도너 기판을 지지 기판에 본딩하는 단계로서, 상기 기판들 중 하나 및/또는 다른 하나는 산화물 또는 산질화물 층에 의해 커버되는 단계, 그리고, 이어서 지지 기판 상에 오직 반도체 박막만을 남겨두기 위하여 그 후면을 통해 도너 기판의 두께를 감소시키는 단계를 포함하는 공정을 이용하는 것도 가능하다.
그리하여, 그 후에 SeOI 구조는 종래의 마감 처리들(연마, 평탄화, 세정 등)의 대상이 될 수 있다.
SeOI 구조를 형성하는 이러한 공정들에서, 산화물 층은 열 산화에 의해(이 경우에 산화물은 산화를 겪어온 기판 물질의 산화물임), 그렇지 않으면, 퇴적(deposition)에 의해, 예를 들어, 실리콘 산화물(SiO2)의 퇴적에 의해 도너 기판 또는 지지 기판 상에 형성된다.
또한, 산화물 층은 대기에 접한 도너 기판 및/또는 지지 기판의 자연 산화로 인한, 자연(native) 산화물 층일 수 있다.
산질화물 층을 형성하기 위해서는, 예를 들어, 산질화물의 퇴적, 산화와 이에 후속되는 질화, 그렇지 않으면 산화물을 질소 플라즈마에 노출시키는 것과 같은 임의의 적절한 공정이 이용될 수 있다.
그에 반해서, SIMOX 공정에 의해 얻어지는 SOI 구조들 상에 수행되는 테스트들은 산화물의 용해가 관찰되는 것을 허용하지 않았는데, 이는 이것이 얻어지는 방법으로 인한 낮은 산화물 품질 때문이다. 이 점에 관하여 L. Zhong 등에 의한 논문인 Applied Physics Letters 67, 3951 (1995)를 참조할 수 있다.
본딩이 수행되기 전에, 본딩 에너지가 증가하도록, 본 기술 분야에서 통상의 지식을 가진 자들에게 잘 알려진 세정 단계 또는 플라즈마-활성화 단계를 접촉 표면들 중 하나 및/또는 다른 하나 위에서 실시하는 것이 가능하다는 점에 유의한다.
본 상세한 설명의 나머지 부분에서는, 반도체 박막(3)이 실리콘으로 이루어진 구조, 즉, SOI(silicon-on-insulator) 구조에 대해 용해 처리를 적용하는 것이 예로 기술될 것이다.
마스크 형성
도 3에 도시된 바와 같이, 표면의 영역들(3b)을 커버하도록 박막(3)의 표면 상에 마스크(4)가 형성되는데, 이를 통해 산소는 확산되면 안되거나, 적어도 노출 영역들(3a)보다 훨씬 낮은 확산율을 가져야 한다.
마스크(4)에 의해 커버되지 않는, 박막(3)의 표면의 영역들(3a)은 "노출(exposed)" 영역들로 지칭된다.
산소와, 필요한 경우 질소의 용이한 확산을 허용해야 하는, 산화물 또는 산질화물 층(2)의 상기 영역들(3a)은, 산화물 또는 산질화물 층의 두께의 전부 또는 일부를 용해시키도록 의도된 패턴을 따라 분포된다.
다시 말해, 마스크(4)는, 산화물 또는 산질화물 층의 두께의 전부 또는 일부를 용해시키도록 의도된 패턴에 대해 상보적인 패턴을 따라 박막(3) 위에 분포된다.
이것을 위하여, 마스크는 기판에서 나오는 산소에 대한 배리어를 형성하는 물질로 이루어진다.
마스크는 예를 들어, 이에 한정되는 것은 아니지만, 특허문서 WO 2008/114099와 특허문서 WO 2010/034696에 기재된 공정들 중 하나에 따라 형성될 수 있다.
그러므로, 제1 실시예에 따르면, 마스크는 박막(3)의 표면 상에 질화물 또는 산화물의 국부적 퇴적에 의해 생성된다.
제2 실시예에 따르면, 도 5에 도시된 바와 같이, 마스크는 박막의 구역들(3b)의 열 산화에 의해 형성되고, 노출 구역들을 형성하도록 의도된 구역들(3a)은 이러한 산화로부터 보호된다.
전술한 실시예에 관하여, 이러한 마스크의 형성은 작은 두께의 박막(3)이 소모되는 것을 수반하고, 이것은 마스크가 박막(3) 내에 부분적으로 "매립"되도록 한다.
(여기에 도시되지는 않은) 제3 실시예에 따르면, 마스크는, 산소 원자와, 필요한 경우 질소 원자가 매립 산화물 또는 산질화물 층으로부터 이를 통해 확산되어야 하는 영역들보다는 두꺼운 박막(3)의 영역들로 이루어진다.
노출 영역들의 처리
도 4를 참조하면, 또는 필요 시 도 6을 참조하면, 마스크(4)가 형성된 후에, 상기 영역들(3a)의 표면 상에 층(3)의 반도체 질화물 또는 산질화물 박막(5)을 형성하는 것을 목적으로 하는 처리가 박막(3)의 노출 영역들(3a)에 적용된다.
제1 실시예에 따르면, 상기 처리는 용해 열 처리가 실시되기 전에 수행된다.
상기 처리는 질소 플라즈마를 인가하는 단계를 포함할 수 있다.
한 예로서, N2 RIE(reactive ion etching) 플라즈마는 500 W와 50 mTorr의 압력에서 30 초 동안 인가된다.
그렇지 않으면, 상기 처리는 질소 어닐링(anneal) 단계를 포함할 수 있다.
예를 들어, 상기 질소 어닐링은 99%의 아르곤(argon)과 1%의 질소를 함유하는 분위기에서 1000 ℃로 30분 동안 수행된다.
제2 실시예에 따르면, 노출 구역들의 처리는 용해 열 처리 동안 실시된다.
이러한 목적을 위하여, 열 처리의 전부 또는 일부 동안 용해 처리의 비활성 또는 환원성 분위기 내로 질소가 유입된다.
질소 농도는 일반적으로 0.1 내지 1% 사이에 있다.
예를 들어, 용해 열 처리는 0.1%에서 1%의 질소를 포함하는 아르곤 분위기에서 1100 내지 1300 ℃의 온도로 1시간 동안 이루어진다.
질소 농도는 온도 함수에 따라 변한다: 즉, 온도가 높을수록, 농도가 높아진다.
그러므로, 노출 영역들(3a)의 표면 상에 형성되는 질화물 또는 산질화물 층(5)의 두께는 일반적으로 1 내지 10 nm 사이이다.
이것은 노출 영역들(3a)을 통한 산소 확산율 대 마스크(4)에 의해 커버되는 영역들(3b)을 통한 산소 확산율의 비율이 2보다 크거나 같게 하는 것을 가능하게 한다.
용해 열 처리
열 처리를 위하여, SOI 구조는 비활성 또는 환원성 분위기를 형성하기 위해 가스 플로우(gas flow)가 생성되는 퍼니스(furnace) 내에 위치한다.
그러므로, 가스 플로우는 아르곤, 수소 및/또는 이러한 가스들의 혼합물, 그리고 필요한 경우 질소를 포함할 수 있다.
분위기 내의 산소 농도와 산화물 또는 산질화물 층의 표면에서의 산소 농도 사이에 충분한 그레디언트(gradient)가 있는 경우에만, 즉, 분위기의 산소 함유량이 충분히 낮은 경우에만 매립층이 용해된다는 점에 유의하는 것이 중요하다.
그러므로, 누설이 고려되는 경우, 퍼니스 내의 분위기에서 산소 함유량이 임의의 적절한 역치, 예를 들어, 약 10 ppm보다 낮아야 한다는 점은, 가스 플로우가 1 ppb보다 낮은 산소 함유량을 가져야 한다는 점을 의미한다는 것이 중요하다.
이러한 관점에서, Ludsteck 등이 발표한 2004년 3월의 논문인 "Growth model for thin oxides and oxide optimization", Journal of Applied Physics, Vol. 95, No. 5를 참조할 수 있다.
종래의 퍼니스는 너무 많은 누설들을 생성하여 낮은 산소 함유량이 얻어지게 하므로, 이러한 조건들은 종래의 퍼니스 내에서는 획득될 수 없으며, 퍼니스는 최적의 누설 방지(leak-tightness)를 위해 특별히 설계되어야 한다(연결 부위들(joins)을 피하기 위하여 부품들(parts)의 수를 감소시키는 것, 일체로 된(integral) 부품들을 이용하는 것 등).
반대로, 분위기 내의 산소 농도가 상술된 역치 이상으로, 예를 들어, 약 10 ppm 이상으로 너무 높은 것은 용해를 중단시키고, 노출 실리콘의 산화를 촉진한다.
SOI 구조에서 산화물의 용해 메커니즘들은 O. Kononchuk 등이 발표한 논문인 "Internal Dissolution of Buried Oxide in SOI Wafers", Solid State Phenomena, Vols. 131-133 (2008), pp 113-118에 상세하게 기재되어 있으므로, 이를 참조할 수 있다.
열 처리의 효과 하에서, 산화물 또는 산질화물 층의 산소 원자들-그리고, 필요한 경우, 질소 원자들-은 박막(3)을 통해 질화물 또는 산질화물 층(5)으로 커버된 영역들로 확산한다.
층(5)은 충분히 얇아서, 설령 이것이 확산을 둔화시키더라도, 마스크(4)를 통해 가능한 것보다는 빠른 확산을 허용한다.
만족할 만한 용해를 위해서는, 층(5)에 의해 커버되는 영역들을 통한 확산율 대 마스크(4)에 의해 커버되는 영역들을 통한 확산율의 비율은 약 2보다 커야 한다는 점이 고려된다.
노출 구역들에서, 층(5)의 존재로 인한 용해율의 감소는 구체적으로, 후자의 물질과 그 두께에 따라 다르다.
표면 층을 통한 산소 확산 비율은 매립 산질화물 층의 확산율로부터 계산된다.
용해 모델은 알려져 있고, 보정된다.
본 기술 분야에서 통상의 지식을 가진 자가 표면의 화학적 성질을 수정하는 경우, 관찰된 용해율과 임의의 수정이 없는 경우에 예상되는 용해율 사이의 차이를 측정함으로써 이러한 층이 산소 확산에 미치는 영향을 알아낼 수 있다.
더욱이, 층(5)은 실리콘 원자들 또는 박막(3)의 반도체의 표면 이동도를 감소시킨다.
그리하여, 지형적 결함들, 본 명세서의 도입부에서 상술된 트렌치들의 형성과 디웨팅 현상은 예방되거나 적어도 크게 감소된다.
그러므로, 100 nm의 두께를 가진 실리콘 박막 아래에 2 nm의 두께를 가진 산화물을 용해하기 위한 열 처리의 조건들은 다음과 같다: 2시간 동안 1100℃, 10분 동안 1200℃, 또는 4분 동안 1250℃.
그러나, 이러한 값들은 구체적으로 용해 퍼니스 내의 잔여 산소 농도와 층(5)의 성질에 따라 다르다는 점에 유의해야 할 것이다. 그 결과, 용해된 두께는 또한 더욱 크게 관찰되었다.
용해 처리 이후에, 마스크(4) 및 질화물 또는 산질화물 층(5)은 에칭과 같은 임의의 적절한 방법에 의해 제거된다.
따라서, 비록 층(5)을 형성하는 것이 반도체 층(3)의 표면 거칠기를 증가시킬 수 있음에도 불구하고, 이것은 예를 들어, 화학적인 에칭을 통해 이러한 거칠기를 개선하는 것을 가능하게 한다.
마지막으로, 평탄화 단계는 일반적으로 박막(3)에 평평한 표면과 만족스러운 거칠기를 제공하기 위하여 필수적이다. 이러한 목적을 위하여, 임의의 적절한 방법(연마, 화학적 박형화 등)이 이용될 수 있다.
1: 지지 기판
2: 반도체 산화물 또는 산질화물 층
3: 반도체 박막
4: 마스크
5: 반도체 질화물 또는 산질화물 층

Claims (8)

  1. 지지 기판(1), 반도체 산화물 또는 산질화물 층(2), 및 반도체의 반도체 박막(3)을 연달아 포함하는 반도체-온-인슐레이터(insulator) 구조의 처리 공정으로서,
    (i) 제1 패턴에 따라 분포하며 마스크(4)에 의해 커버되지 않는 노출 영역들이라고 지칭되는 상기 박막의 노출 영역들(3a) 및 상기 제1 패턴에 상보적인 제2 패턴에 따라 분포하며 상기 마스크(4)에 의해 커버되는 영역들(3b)을 정의할 수 있도록, 상기 박막(3)의 표면 상에 상기 마스크(4)를 형성하는 단계; 및
    (ii) 상기 산화물 또는 산질화물 층(2) 내의 적어도 일부의 산소가 상기 반도체 박막의 상기 노출 영역들(3a)을 통해 확산되어 상기 제1 패턴에 따라 배열된 상기 산화물 또는 산질화물 층(2)의 영역들 내의 산화물 또는 산질화물의 두께의 감소가 이어지도록, 비활성 또는 환원성 분위기 내에서 그리고 통제된 온도 조건과 시간 조건 하에서, 열 처리를 적용하는 단계를 포함하고,
    (ii) 단계의 열처리가 적용되기 전에, 상기 박막(3)의 반도체 질화물 또는 산질화물 층(5)이 상기 노출 영역들(3a) 상에 형성되고, 상기 질화물 또는 산질화물 층(5)의 두께는 상기 박막(3)의 상기 노출 영역들(3a)을 통한 산소 확산율 대 상기 마스크(4)에 의해 커버되는 상기 영역들(3b)을 통한 산소 확산율의 비율이 2보다 크거나 같게 되도록 하는 것을 특징으로 하는 반도체-온-인슐레이터 구조의 처리 공정.
  2. 삭제
  3. 지지 기판(1), 반도체 산화물 또는 산질화물 층(2), 및 반도체의 반도체 박막(3)을 연달아 포함하는 반도체-온-인슐레이터(insulator) 구조의 처리 공정으로서,
    (i) 제1 패턴에 따라 분포하며 마스크(4)에 의해 커버되지 않는 노출 영역들이라고 지칭되는 상기 박막의 노출 영역들(3a) 및 상기 제1 패턴에 상보적인 제2 패턴에 따라 분포하며 상기 마스크(4)에 의해 커버되는 영역들(3b)을 정의할 수 있도록, 상기 박막(3)의 표면 상에 상기 마스크(4)를 형성하는 단계; 및
    (ii) 상기 산화물 또는 산질화물 층(2) 내의 적어도 일부의 산소가 상기 반도체 박막의 상기 노출 영역들(3a)을 통해 확산되어 상기 제1 패턴에 따라 배열된 상기 산화물 또는 산질화물 층(2)의 영역들 내의 산화물 또는 산질화물의 두께의 감소가 이어지도록, 비활성 또는 환원성 분위기 내에서 그리고 통제된 온도 조건과 시간 조건 하에서, 열 처리를 적용하는 단계를 포함하고,
    (ii) 단계의 적어도 일부의 열처리 중에, 상기 박막(3)의 반도체 질화물 또는 산질화물 층(5)이 상기 노출 영역들(3a) 상에 형성되고, 상기 질화물 또는 산질화물 층(5)의 두께는 상기 박막(3)의 상기 노출 영역들(3a)을 통한 산소 확산율 대 상기 마스크(4)에 의해 커버되는 상기 영역들(3b)을 통한 산소 확산율의 비율이 2보다 크거나 같게 되도록 하는 것을 특징으로 하는 반도체-온-인슐레이터 구조의 처리 공정.
  4. 제1항에 있어서,
    상기 박막(3)의 상기 반도체 질화물 또는 산질화물 층(5)은 상기 박막(3)의 상기 노출 영역들(3a)을 질소 함유 분위기에 노출시킴으로써 형성되는 것을 특징으로 하는 반도체-온-인슐레이터 구조의 처리 공정.
  5. 제4항에 있어서,
    상기 박막(3)의 상기 반도체 질화물 또는 산질화물 층(5)은 상기 박막(3)에 질소 플라즈마를 인가함으로써 형성되는 것을 특징으로 하는 반도체-온-인슐레이터 구조의 처리 공정.
  6. 제4항에 있어서,
    상기 박막(3)의 상기 반도체 질화물 또는 산질화물 층(5)은 질소 함유 분위기에서 어닐링(annealing)에 의해 형성되는 것을 특징으로 하는 반도체-온-인슐레이터 구조의 처리 공정.
  7. 제3항에 있어서,
    (ii) 단계의 열 처리의 분위기는 질소를 함유하고, 이에 따라, (ii) 단계 중에, 상기 박막(3)의 상기 반도체 질화물 또는 산질화물 층(5)이 상기 노출 영역들(3a)의 표면 상에 형성되는 것을 특징으로 하는 반도체-온-인슐레이터 구조의 처리 공정.
  8. 제7항에 있어서,
    (ii) 단계의 처리는 1100 내지 1300 ℃ 사이의 온도에서 5 내지 500 분 사이의 시간 동안에, 0.1 내지 1% 사이에 있는 농도로 질소를 함유하는 분위기에서 수행되는 것을 특징으로 하는 반도체-온-인슐레이터 구조의 처리 공정.
KR1020120002529A 2011-03-08 2012-01-09 반도체­온­인슐레이터 구조의 처리 공정 Active KR101365234B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1151884A FR2972564B1 (fr) 2011-03-08 2011-03-08 Procédé de traitement d'une structure de type semi-conducteur sur isolant
FR1151884 2011-03-08

Publications (2)

Publication Number Publication Date
KR20120102502A KR20120102502A (ko) 2012-09-18
KR101365234B1 true KR101365234B1 (ko) 2014-02-18

Family

ID=43971118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120002529A Active KR101365234B1 (ko) 2011-03-08 2012-01-09 반도체­온­인슐레이터 구조의 처리 공정

Country Status (8)

Country Link
US (1) US8497190B2 (ko)
EP (1) EP2498286B1 (ko)
JP (1) JP5555269B2 (ko)
KR (1) KR101365234B1 (ko)
CN (1) CN102683200B (ko)
FR (1) FR2972564B1 (ko)
SG (1) SG184625A1 (ko)
TW (1) TWI456704B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
FR3003684B1 (fr) * 2013-03-25 2015-03-27 Soitec Silicon On Insulator Procede de dissolution d'une couche de dioxyde de silicium.
FR3051979B1 (fr) * 2016-05-25 2018-05-18 Soitec Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat
JP7263319B2 (ja) * 2018-03-28 2023-04-24 住友精密工業株式会社 Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス及びそれを用いたシャッタ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049725A (ja) * 2004-08-06 2006-02-16 Sumco Corp 部分ｓｏｉ基板およびその製造方法
KR20060094858A (ko) * 2005-02-25 2006-08-30 세이코 엡슨 가부시키가이샤 완전히 격리된 실리콘 영역의 제조방법
KR20100014968A (ko) * 2007-03-19 2010-02-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 패턴화된 얇은 ｓｏｉ

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0701286B1 (en) 1994-06-16 1999-11-24 Nec Corporation Silicon on insulating substrate and manufacturing method for same
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
JP4273540B2 (ja) 1998-07-21 2009-06-03 株式会社Ｓｕｍｃｏ 貼り合わせ半導体基板及びその製造方法
US6300218B1 (en) 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
US6881645B2 (en) * 2000-08-17 2005-04-19 Samsung Electronics Co., Ltd. Method of preventing semiconductor layers from bending and semiconductor device formed thereby
US6846727B2 (en) 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
JP2003249649A (ja) * 2002-02-26 2003-09-05 Toshiba Corp 半導体装置及びその製造方法
US20070128742A1 (en) * 2002-05-22 2007-06-07 Jung-Il Lee Method of forming silicon-on-insulator (soi) semiconductor substrate and soi semiconductor substrate formed thereby
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
DE10234699A1 (de) * 2002-07-30 2004-02-12 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zum Bereitstellen eines dicken thermischen Oxides bei der Grabenisolation
JP3693992B2 (ja) 2002-11-08 2005-09-14 三菱電機株式会社 高圧燃料ポンプ
FR2847077B1 (fr) 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
US7510927B2 (en) * 2002-12-26 2009-03-31 Intel Corporation LOCOS isolation for fully-depleted SOI devices
JP4407127B2 (ja) 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4442560B2 (ja) 2003-02-19 2010-03-31 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4489368B2 (ja) * 2003-03-24 2010-06-23 株式会社日立製作所 半導体装置およびその製造方法
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US7091069B2 (en) * 2004-06-30 2006-08-15 International Business Machines Corporation Ultra thin body fully-depleted SOI MOSFETs
JP4830290B2 (ja) 2004-11-30 2011-12-07 信越半導体株式会社 直接接合ウェーハの製造方法
US8138061B2 (en) 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US7566629B2 (en) * 2005-06-16 2009-07-28 International Business Machines Corporation Patterned silicon-on-insulator layers and methods for forming the same
JP5239117B2 (ja) * 2005-10-04 2013-07-17 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
CN101529578B (zh) * 2006-10-27 2012-01-11 硅绝缘体技术有限公司 用于转移在具有空位团的基片中形成的薄层的改进方法
JP2008159811A (ja) * 2006-12-22 2008-07-10 Siltronic Ag Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ
US7930976B2 (en) 2007-08-02 2011-04-26 Ensign-Bickford Aerospace & Defense Company Slow burning, gasless heating elements
US7833891B2 (en) * 2008-07-23 2010-11-16 International Business Machines Corporation Semiconductor device manufacturing method using oxygen diffusion barrier layer between buried oxide layer and high K dielectric layer
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2937797B1 (fr) 2008-10-28 2010-12-24 S O I Tec Silicon On Insulator Tech Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
US8030173B2 (en) * 2009-05-29 2011-10-04 Freescale Semiconductor, Inc. Silicon nitride hardstop encapsulation layer for STI region
US8283217B2 (en) * 2010-03-04 2012-10-09 International Business Machines Corporation Prevention of oxygen absorption into high-K gate dielectric of silicon-on-insulator based finFET devices
EP2500933A1 (en) * 2011-03-11 2012-09-19 S.O.I. TEC Silicon Multi-layer structures and process for fabricating semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049725A (ja) * 2004-08-06 2006-02-16 Sumco Corp 部分ｓｏｉ基板およびその製造方法
KR20060094858A (ko) * 2005-02-25 2006-08-30 세이코 엡슨 가부시키가이샤 완전히 격리된 실리콘 영역의 제조방법
KR20100014968A (ko) * 2007-03-19 2010-02-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 패턴화된 얇은 ｓｏｉ

Also Published As

Publication number Publication date
TW201238009A (en) 2012-09-16
CN102683200A (zh) 2012-09-19
EP2498286A1 (fr) 2012-09-12
EP2498286B1 (fr) 2013-08-07
SG184625A1 (en) 2012-10-30
KR20120102502A (ko) 2012-09-18
CN102683200B (zh) 2015-05-20
US20120231636A1 (en) 2012-09-13
FR2972564B1 (fr) 2016-11-04
US8497190B2 (en) 2013-07-30
JP5555269B2 (ja) 2014-07-23
JP2012191173A (ja) 2012-10-04
FR2972564A1 (fr) 2012-09-14
TWI456704B (zh) 2014-10-11

Similar Documents

Publication Publication Date Title
KR100362898B1 (ko) Soi기판의열처리방법과장치및이것을사용한soi기판의제조방법
KR100796831B1 (ko) 빈 자리 클러스터를 가지는 기판에서 형성된 박층 이송방법
KR101373084B1 (ko) 반도체 온 절연체 형태의 구조의 주변 링부분에서 산화물층을 용해하기 위한 공정
KR101365234B1 (ko) 반도체­온­인슐레이터 구조의 처리 공정
US20080153251A1 (en) Method of fabricating a mixed substrate
CN102119440B (zh) 在绝缘体上半导体型结构中局部溶解氧化物层的方法
KR20000006300A (ko) 반도체기판및그제조방법
KR20080007094A (ko) 결합 계면 안정화를 위한 열처리
JP4631347B2 (ja) 部分ｓｏｉ基板およびその製造方法
KR20110055743A (ko) 전위들의 이동을 가능하게 하는 반도체-온-절연체형 구조를 제조 및 처리하는 방법 및 대응하는 구조
FR2937794A1 (fr) Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
FR2968450A1 (fr) Procede de traitement d'une structure de type semi-conducteur sur isolant

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120109

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130621

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140211

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190207

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210125

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20220125

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240124

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20250124

Start annual number: 12

End annual number: 12