[go: up one dir, main page]

FR2937797B1 - Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante - Google Patents

Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante

Info

Publication number
FR2937797B1
FR2937797B1 FR0857329A FR0857329A FR2937797B1 FR 2937797 B1 FR2937797 B1 FR 2937797B1 FR 0857329 A FR0857329 A FR 0857329A FR 0857329 A FR0857329 A FR 0857329A FR 2937797 B1 FR2937797 B1 FR 2937797B1
Authority
FR
France
Prior art keywords
thin layer
semiconductor
layer
manufacturing
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
FR0857329A
Other languages
English (en)
Other versions
FR2937797A1 (fr
Inventor
Oleg Kononchuk
Eric Guiot
Fabrice Gritti
Didier Landru
Christelle Veytizou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0857329A priority Critical patent/FR2937797B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to JP2011532581A priority patent/JP2012507135A/ja
Priority to PCT/EP2009/063152 priority patent/WO2010049250A1/fr
Priority to CN2009801421486A priority patent/CN102197472A/zh
Priority to US13/126,376 priority patent/US20110193201A1/en
Priority to KR1020117008888A priority patent/KR20110055743A/ko
Priority to EP09783879A priority patent/EP2353180A1/fr
Priority to TW098134720A priority patent/TW201027596A/zh
Publication of FR2937797A1 publication Critical patent/FR2937797A1/fr
Application granted granted Critical
Publication of FR2937797B1 publication Critical patent/FR2937797B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

La présente invention concerne notamment un procédé de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, comprenant successivement un substrat support (1), une couche d'oxyde (3) et une couche mince (2) d'un matériau semi-conducteur, selon lequel : 1) on forme un masque sur ladite couche mince (2), de manière à définir, à la surface de ladite couche, des zones exposées (20), non recouvertes par le masque ; 2) on applique un traitement thermique de manière à inciter au moins une partie de l'oxygène de la couche d'oxyde (3) à diffuser à travers la couche mince (2), conduisant à éliminer de manière contrôlée l'oxyde dans les zones (30) de la couche d'oxyde (3) correspondant audit motif désiré, caractérisé par le fait que l'on dispose lesdits substrat support (1) et couche mince (2), l'un relativement à l'autre, de manière à ce que leurs réseaux cristallins forment en eux, dans un plan parallèle à leur interface (1), un angle dit "twist angle", au plus égal à 1°, et dans un plan perpendiculaire à leur interface (1), un angle dit "tilt angle", au plus égal à 1°, et qu'on utilise une couche mince (2) dont l'épaisseur est inférieure à 1100A.
FR0857329A 2008-10-28 2008-10-28 Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante Expired - Fee Related FR2937797B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0857329A FR2937797B1 (fr) 2008-10-28 2008-10-28 Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante
PCT/EP2009/063152 WO2010049250A1 (fr) 2008-10-28 2009-10-09 Procédé de fabrication et de traitement d’une structure de type semi-conducteur sur isolant, permettant le déplacement de dislocations et structure correspondante
CN2009801421486A CN102197472A (zh) 2008-10-28 2009-10-09 能使位错移位的制造和处理绝缘体上半导体型结构体的方法及相应结构体
US13/126,376 US20110193201A1 (en) 2008-10-28 2009-10-09 Method to fabricate and treat a structure of semiconductor-on-insulator type, enabling displacement of dislocations, and corresponding structure
JP2011532581A JP2012507135A (ja) 2008-10-28 2009-10-09 転位の移動を可能にする絶縁体上半導体型の構造体を製作し処理する方法、および対応する構造体
KR1020117008888A KR20110055743A (ko) 2008-10-28 2009-10-09 전위들의 이동을 가능하게 하는 반도체-온-절연체형 구조를 제조 및 처리하는 방법 및 대응하는 구조
EP09783879A EP2353180A1 (fr) 2008-10-28 2009-10-09 Procédé de fabrication et de traitement d une structure de type semi-conducteur sur isolant, permettant le déplacement de dislocations et structure correspondante
TW098134720A TW201027596A (en) 2008-10-28 2009-10-14 Method to fabricate and treat a structure of semiconductor-on-insulator type, enabling displacement of dislocations, and corresponding structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0857329A FR2937797B1 (fr) 2008-10-28 2008-10-28 Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante

Publications (2)

Publication Number Publication Date
FR2937797A1 FR2937797A1 (fr) 2010-04-30
FR2937797B1 true FR2937797B1 (fr) 2010-12-24

Family

ID=40651684

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0857329A Expired - Fee Related FR2937797B1 (fr) 2008-10-28 2008-10-28 Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante

Country Status (8)

Country Link
US (1) US20110193201A1 (fr)
EP (1) EP2353180A1 (fr)
JP (1) JP2012507135A (fr)
KR (1) KR20110055743A (fr)
CN (1) CN102197472A (fr)
FR (1) FR2937797B1 (fr)
TW (1) TW201027596A (fr)
WO (1) WO2010049250A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2972564B1 (fr) * 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW289837B (fr) * 1994-01-18 1996-11-01 Hwelett Packard Co
FR2766620B1 (fr) * 1997-07-22 2000-12-01 Commissariat Energie Atomique Realisation de microstructures ou de nanostructures sur un support
FR2819099B1 (fr) * 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
US6846727B2 (en) * 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
JP4631347B2 (ja) * 2004-08-06 2011-02-16 株式会社Ｓｕｍｃｏ 部分ｓｏｉ基板およびその製造方法
US7105897B2 (en) * 2004-10-28 2006-09-12 Taiwan Semiconductor Manufacturing Company Semiconductor structure and method for integrating SOI devices and bulk devices
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Ｓｕｍｃｏ シリコン単結晶育成方法
FR2895419B1 (fr) * 2005-12-27 2008-02-22 Commissariat Energie Atomique Procede de realisation simplifiee d'une structure epitaxiee
US20080164572A1 (en) * 2006-12-21 2008-07-10 Covalent Materials Corporation Semiconductor substrate and manufacturing method thereof
JP2008159811A (ja) * 2006-12-22 2008-07-10 Siltronic Ag Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ
JP5231460B2 (ja) * 2007-03-19 2013-07-10 ソワテク パターニングされた薄いｓｏｉ

Also Published As

Publication number Publication date
KR20110055743A (ko) 2011-05-25
JP2012507135A (ja) 2012-03-22
TW201027596A (en) 2010-07-16
WO2010049250A1 (fr) 2010-05-06
CN102197472A (zh) 2011-09-21
US20110193201A1 (en) 2011-08-11
FR2937797A1 (fr) 2010-04-30
EP2353180A1 (fr) 2011-08-10

Similar Documents

Publication Publication Date Title
TW200943476A (en) Manufacturing method of SOI substrate
FR2846788B1 (fr) Procede de fabrication de substrats demontables
FR2937797B1 (fr) Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante
WO2008058131A3 (fr) Procédé et structure pour le transfert de couche épaisse à l'aide d'un accélérateur linéaire
ATE445912T1 (de) Solarzellenmarkierverfahren und solarzelle
TW200715410A (en) Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2
CN102362017B (zh) 硅晶片及其制造方法
TW200715380A (en) Process for lateral disjonting of a semiconductor wafer and opto-electronic element
TW200724705A (en) Film-forming device and film-forming method
WO2006112995A3 (fr) Structures de semi-conducteur sur isolant a base de verre et leurs procedes de production
FR2926671B1 (fr) Procede de traitement de defauts lors de collage de plaques
FR3058469B1 (fr) Piece de turbomachine revetue d'une barriere thermique et procede pour l'obtenir
DE602004031741D1 (de) Halterungssystem für behandlungsapparaturen
ATE525500T1 (de) Verfahren zur herstellung von diamantsubstraten
TW200640283A (en) Method of manufacturing an organic electronic device
SG144883A1 (en) Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
RU2014102992A (ru) Способ изготовления термически обработанного и подвергнутого травлению/фрезерованию ионным пучком покрытого изделия с использованием защитной пленки из алмазоподобного углерода (dlc)
JP2009194374A5 (ja) Ｓｏｉ基板の作製方法
WO2008051670A3 (fr) Structure de support de substrat a changement de température rapide
FR3059468B1 (fr) Procede de fabrication d’une cellule photovoltaique.
JP2006182644A5 (ja) ガラス板
JP2007268704A5 (fr)
TW200709282A (en) Placing table structure, method for manufacturing placing table structure and heat treatment apparatus
TW200943392A (en) Methods for manufacturing silicon wafers
DE602004007014D1 (de) Optisches verfahren und einrichtung zur texturquantifizierung photovoltaischer zellen

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

ST Notification of lapse

Effective date: 20140630