[go: up one dir, main page]

KR101353298B1 - 표시기판, 그 제조방법 및 이를 갖는 표시장치 - Google Patents

표시기판, 그 제조방법 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR101353298B1
KR101353298B1 KR1020070010812A KR20070010812A KR101353298B1 KR 101353298 B1 KR101353298 B1 KR 101353298B1 KR 1020070010812 A KR1020070010812 A KR 1020070010812A KR 20070010812 A KR20070010812 A KR 20070010812A KR 101353298 B1 KR101353298 B1 KR 101353298B1
Authority
KR
South Korea
Prior art keywords
organic
electrode
disposed
substrate
delete delete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070010812A
Other languages
English (en)
Other versions
KR20080072291A (ko
Inventor
윤영남
노수귀
문지혜
이명희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070010812A priority Critical patent/KR101353298B1/ko
Priority to CN2008101092857A priority patent/CN101308303B/zh
Priority to US12/023,893 priority patent/US8009256B2/en
Priority to JP2008022561A priority patent/JP5364917B2/ja
Publication of KR20080072291A publication Critical patent/KR20080072291A/ko
Application granted granted Critical
Publication of KR101353298B1 publication Critical patent/KR101353298B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시기판은 베이스 기판, 유기 돌출 패턴(Organic Ridge Pattern), 화소전극 및 쉴딩전극을 포함한다. 상기 베이스 기판은 매트릭스 형상으로 배열된 복수개의 화소영역들이 정의된다. 상기 유기 돌출 패턴은 인접하는 화소영역들 사이에서 돌출된다. 상기 화소전극은 상기 각 화소영역 내에 배치된다. 상기 쉴딩전극은 상기 유기 돌출 패턴 상에 배치되고 상기 화소전극에 전기적으로 연결된다. 따라서, 광누설이 방지되고 화질이 향상된다.

Description

표시기판, 그 제조방법 및 이를 갖는 표시장치{Display Substrate, Method of Manufacturing The Same And Display Device Having The Same}
도 1은 본 발명의 일 실시예에 따른 어레이 기판을 나타내는 평면도이다.
도 2는 상기 도 1의 I-I'라인의 단면도이다.
도 3은 상기 도 1의 II-II'라인의 단면도이다.
도 4는 상기 도 1의 화소전극 및 쉴딩전극을 나타내는 평면도이다.
도 5 내지 도 9는 상기 도 1에 도시된 어레이 기판의 제조방법을 나내타는 단면도들이다.
도 10은 본 발명의 다른 실시예에 따른 어레이 기판을 나타내는 평면도이다.
도 11은 상기 도 1의 III-III'라인의 단면도이다.
도 12는 상기 도 10에 도시된 화소전극 및 쉴딩전극을 나타내는 평면도이다.
도 13은 본 발명의 다른 실시예에 따른 어레이 기판을 나타내는 단면도이다.
도 14는 본 발명의 일 실시예에 따른 대향기판을 나타내는 평면도이다.
도 15는 상기 도 14의 IV-IV'라인의 단면도이다.
도 16은 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이다.
도 17은 상기 도 16의 V-V'라인의 단면도이다.
도 18은 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이다.
도 19는 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이다.
도 20은 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이다.
도 21은 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이다.
도 22는 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이다.
도 23은 본 발명의 일 실시예에 따른 표시장치를 나타내는 단면도이다.
도 24는 본 발명의 다른 실시예에 따른 표시장치를 나타내는 단면도이다.
도 25는 본 발명의 다른 실시예에 따른 표시장치를 나타내는 단면도이다.
도 26은 본 발명의 다른 실시예에 따른 표시장치를 나타내는 평면도이다.
도 27은 상기 도 26의 VI-VI'라인의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 어레이 기판 112, 212 : 화소 전극
113, 213 : 쉴딩 전극 116 : 패시베이션막
117 : 반도체 패턴 119 : 박막 트랜지스터
120 : 하부 베이스 기판 122 : 차광패턴
127 : 데이터 라인 128 : 게이트 라인
130 : 유기 돌출 패턴 140 : 화소영역
150 : 신호전송 영역 200 : 대향기판
235 : 유기보호층 300 : 액정층
320 : 상부 베이스 기판 510 : 제1 센싱라인
520 : 제2 센싱라인 550 : 센싱신호부
본 발명은 표시기판, 그 제조방법 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 광누설을 방지하는 표시기판, 상기 표시기판의 제조방법 및 상기 표시기판을 가져서 화질이 향상된 표시장치에 관한 것이다.
평판표시장치는 얇은 두께, 가벼운 무게, 작은 크기 등의 다양한 특징을 가져서 다양한 분야에서 널리 사용되고 있다.
상기 평판표시장치 중에서 액정표시장치는 어레이 기판, 상기 어레이 기판에 대향하는 대향기판 및 상기 어레이 기판과 상기 대향기판의 사이에 배치되는 액정층을 포함하는 액정표시패널을 구비한다. 상기 액정층의 액정은 상기 어레이 기판의 화소전극과 상기 대향기판의 공통전극의 사이에 형성된 전계에 의해 배열이 변하여, 상기 액정층의 광투과도가 변하여 영상이 표시된다.
상기 액정표시패널에 압력이 인가되는 경우, 상기 액정의 배열이 교란(Disturbed)되어 상기 압력이 인가된 부분에서 광이 누설된다. 또한, 상기 액정의 배열이 교란되는 경우, 상기 액정의 응답속도가 저하된다.
특히, 상기 액정표시패널이 터치스크린패널과 일체형으로 형성되는 경우, 상기 터치스크린패널을 통하여 상기 액정표시패널에 압력이 지속적으로 인가되어 상기 액정표시장치의 화질이 저하된다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 광누설을 방지하는 표시기판을 제공한다.
또한, 본 발명은 상기 표시기판의 제조방법을 제공한다.
또한, 본 발명은 상기 표시기판을 가져서 화질이 향상된 표시장치를 제공한다.
본 발명의 일 특징에 따른 표시기판은 베이스 기판, 유기 돌출 패턴(Organic Ridge Pattern), 화소전극 및 쉴딩전극을 포함한다. 상기 베이스 기판은 매트릭스 형상으로 배열된 복수개의 화소영역들이 정의된다. 상기 유기 돌출 패턴은 인접하는 화소영역들 사이에서 돌출된다. 상기 화소전극은 상기 각 화소영역 내에 배치된다. 상기 쉴딩전극은 상기 유기 돌출 패턴 상에 배치되고 상기 화소전극에 전기적으로 연결된다.
본 발명의 다른 특징에 따른 표시기판은 베이스 기판, 복수개의 컬러 필터들, 유기 돌출 패턴 및 공통전극을 포함한다. 상기 컬러필터들은 상기 베이스 기판 상에 매트릭스 형상으로 배열된다. 상기 유기 돌출 패턴은 인접하는 컬러 필터들 사이에서 돌출된다. 상기 공통전극은 상기 베이스 기판 상에 배치되고 상기 컬러 필터들 및 상기 유기 돌출 패턴을 커버한다.
본 발명의 또 다른 특징에 따른 표시기판의 제조방법에 있어서, 먼저 베이스 기판 상에 박막 트랜지스터, 및 상기 박막 트랜지스터에 전기적으로 연결되는 복수개의 게이트 라인들 및 복수개의 데이터 라인들을 형성하여 매트릭스 형상으로 배 열된 복수개의 화소영역들을 정의한다. 이어서, 인접하는 화소영역들 사이에 유기 돌출 패턴을 형성한다. 이후에, 상기 베이스 기판 상에 상기 박막 트랜지스터, 상기 게이트 및 데이터 라인들 및 상기 유기 돌출 패턴을 커버하는 투명한 도전층을 형성한다. 계속해서, 상기 투명한 도전층을 패턴하여 상기 각 화소영역 내에 배치된 화소전극 및 상기 유기 돌출 패턴 상에 배치되고 상기 화소전극에 전기적으로 연결되는 쉴딩전극을 형성한다.
본 발명의 또 다른 특징에 따른 표시장치는 어레이기판, 대향기판 및 액정층을 포함한다. 상기 어레이 기판은 매트릭스 형상으로 배열된 복수개의 화소영역들이 정의된 베이스 기판, 인접하는 화소영역들 사이에서 돌출되는 유기 돌출 패턴(Organic Ridge Pattern), 상기 각 화소영역 내에 배치된 화소전극, 및 상기 유기 돌출 패턴 상에 배치되고 상기 화소전극에 전기적으로 연결되는 쉴딩전극을 포함한다. 상기 대향기판은 대향 베이스 기판, 및 상기 대향 베이스 기판 상에 배치된 공통전극을 포함하고, 상기 어레이기판에 대향한다. 상기 액정층은 상기 표시기판과 상기 대향기판의 사이에 배치된다.
본 발명의 또 다른 특징에 따른 표시장치는 어레이기판, 대향기판 및 액정층을 포함한다. 상기 어레이기판은 매트릭스 형상으로 배열된 복수개의 화소영역들이 정의된 베이스 기판, 상기 각 화소영역 내에 배치된 박막 트랜지스터, 상기 베이스 기판 상에 배치되어 상기 박막 트랜지스터를 커버하는 유기보호층, 및 상기 유기보호층 상에 배치되고 상기 박막 트랜지스터에 전기적으로 연결되는 화소전극을 포함한다. 상기 대향기판은 대향 베이스 기판, 상기 대향 베이스 기판 상에 매트릭스 형상으로 배열된 복수개의 컬러 필터들, 인접하는 컬러 필터들 사이에서 돌출되는 유기 돌출 패턴, 및 상기 대향 베이스 기판 상에 배치되고 상기 컬러 필터들 및 상기 유기 돌출 패턴을 커버하는 공통전극을 포함하고, 상기 어레이기판에 대향한다. 상기 액정층은 상기 표시기판과 상기 대향기판의 사이에 배치된다.
상기 표시기판은 어레이 기판, 컬러필터 기판, 컬러필터온어레이(Color Filter On Array; COA)기판 등을 포함한다.
이러한 표시기판, 그 제조방법 및 이를 갖는 표시장치에 따르면, 인접하는 화소전극들 사이에 배치된 액정의 교란이 방지되고 액정의 응답속도 및 회복력이 향상된다. 또한, 상기 표시장치의 시야각 및 개구율이 향상된다.
또한, 상기 센싱신호부를 상기 하부 베이스 기판 상에 집적하여 상기 대향기판 상에 배치된 상기 물체의 위치를 용이하게 결정할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판을 나타내는 평면도이고, 도 2는 상기 도 1의 I-I'라인의 단면도이며, 도 3은 상기 도 1의 II-II'라인의 단면도이다.
도 1 내지 도 3을 참조하면, 상기 어레이 기판은 하부 베이스 기판(120), 차광패턴(122), 게이트 라인(128), 데이터 라인(127), 박막 트랜지스터(119), 반도체 패턴(117), 게이트 절연막(126), 패시베이션막(116), 유기 돌출 패턴(Organic Ridge Pattern, 130), 화소전극(112) 및 쉴딩전극(113)을 포함한다. 이때, 상기 어 레이 기판이 복수개의 게이트 라인들(128), 복수개의 데이터 라인들(127), 복수개의 박막 트랜지스터들(119), 복수개의 유기 돌출 패턴들(130), 복수개의 화소전극들(112) 및 복수개의 쉴딩전극들(113)을 더 포함할 수도 있다.
상기 하부 베이스 기판(120)은 매트릭스 형상으로 배열된 복수개의 화소영역들(140) 및 상기 화소영역들(140) 사이에 배치되는 신호전송 영역(150)을 포함한다.
상기 하부 베이스 기판(120)은 광을 통과시킬 수 있는 투명한 재질의 유리를 사용한다. 본 실시예에서, 상기 유리는 무알칼리 특성이다. 이때, 상기 하부 베이스 기판(120)이 트리아세틸셀룰로오스 (Triacetylcellulose; TAC), 폴리카보네이트 (Polycarbonate; PC), 폴리에테르설폰 (Polyethersulfone; PES), 폴리에틸렌테라프탈레이트 (Polyethyleneterephthalate; PET), 폴리에틸렌나프탈레이트 (Polyethylenenaphthalate; PEN), 폴리비닐알콜 (Polyvinylalcohol; PVA), 폴리메틸메타아크릴레이트 (Polymethylmethacrylate; PMMA), 싸이클로올핀 폴리머 (Cyclo-Olefin Polymer; COP) 등의 투명한 합성수지를 포함할 수도 있다.
상기 게이트 라인들(128)은 상기 하부 베이스 기판(120) 상에 제1 방향으로 연장되고, 서로 평행하게 배열된다.
상기 차광패턴들(122)은 상기 하부 베이스 기판(120) 상에 인접하는 게이트 라인들(128) 사이에서 제2 방향으로 배열되고, 상기 게이트 라인들(128)과 전기적으로 절연된다. 예를 들어, 상기 제2 방향은 상기 제1 방향에 수직이다. 상기 차광패턴들(122)은 인접하는 쉴딩전극들(113) 사이에 입사되는 광을 차단하여 표시장치 의 콘트레스트비를 향상시킨다.
이때, 상기 어레이 기판이 상기 하부 베이스 기판(120) 상에서 인접하는 게이트 라인들(128) 사이에 배치되는 복수개의 스토리지 캐패시터 라인들(도시되지 않음)을 더 포함할 수도 있다. 상기 스토리지 캐패시터 라인들은 상기 화소전극들(112)과 오버랩되어 스토리지 캐패시터들(도시되지 않음)을 형성할 수 있다.
상기 게이트 절연막(126)은 상기 하부 베이스 기판(120) 상에 배치되어, 상기 게이트 라인들(128) 및 상기 박막 트랜지스터(119)의 게이트 전극(118b)을 커버한다. 상기 게이트 전극(118b)은 상기 각 게이트 라인(128)과 전기적으로 연결된다.
상기 반도체 패턴(117)은 상기 게이트 절연막(126) 상에 배치되고, 아몰퍼스 실리콘 패턴(117a) 및 상기 아몰퍼스 실리콘 패턴(117a) 상에 배치되는 N+ 아몰퍼스 실리콘 패턴(117b)을 포함한다. 본 실시예에서, 상기 아몰퍼스 실리콘 패턴(117a)은 상기 데이터 라인(127), 상기 박막 트랜지스터(119)의 소오스 전극(118a) 및 상기 박막 트랜지스터(119)의 드레인 전극(118c)의 하부와, 상기 소오스 전극(118a)과 상기 드레인 전극(118c) 사이에 배치된다. 또한, 상기 N+ 아몰퍼스 실리콘 패턴(117b)은 상기 데이터 라인(127), 상기 소오스 전극(118a) 및 상기 드레인 전극(118c)의 하부에 배치된다.
상기 소오스 전극(118a)은 상기 게이트 전극(118b)에 대응되는 상기 반도체 패턴(117) 상에 배치된다. 상기 드레인 전극(118c)은 상기 소오스 전극(118a)에 이격되며, 상기 게이트 전극(118b)에 대응되는 상기 반도체 패턴(117) 상에 배치된 다.
상기 데이터 라인들(127)은 상기 반도체 패턴(117) 상에서 상기 제2 방향으로 연장되며, 서로 평행하게 배열된다.
상기 패시베이션막(116)은 상기 게이트 절연막(126) 상에 배치되며, 상기 데이터 라인들(127) 및 상기 박막 트랜지스터(119)를 커버한다. 본 실시예에서, 상기 패시베이션막(116)은 상기 드레인 전극(118c)을 부분적으로 노출하는 콘택홀(116a)을 포함한다.
상기 유기 돌출 패턴(130)은 상기 게이트 라인(128) 및 상기 데이터 라인(127)을 따라서 상기 신호전송영역(150) 내에 배치된다. 본 실시예에서, 상기 유기 돌출 패턴(130)은 상기 패시베이션막(116) 상에 배치된다.
상기 유기 돌출 패턴(130)은 제1 방향 또는 제2 방향으로 연장된 리지(Ridge)형상을 갖는다. 상기 유기 돌출 패턴(130)의 단면은 다각형, 반원형, 반타원 등의 형상을 가진다. 본 실시예에서, 상기 유기 돌출 패턴(130)의 단면은 사다리꼴 형상을 갖는다.
도 4는 상기 도 1의 화소전극 및 쉴딩전극을 나타내는 평면도이다.
도 1 내지 도 4를 참조하면, 상기 화소전극(112)은 상기 화소영역(140) 내에 배치되고, 상기 콘택홀(116a)을 통하여 상기 드레인 전극(118c)에 전기적으로 연결된다.
상기 쉴딩전극(113)은 상기 유기 돌출 패턴(130) 상에 배치되고, 상기 화소전극(112)에 전기적으로 연결된다. 본 실시예에서, 상기 쉴딩전극(113)은 상기 화 소전극(112)을 포위하고, 상기 쉴딩전극(113)과 상기 화소전극(112) 사이의 경계(111)는 상기 신호전송영역(150)과 상기 화소영역(140) 사이의 경계와 오버랩된다.
상기 쉴딩전극(113)은 상기 게이트 라인(128) 및 상기 데이터 라인(127)과 부분적으로 오버랩된다. 상기 게이트 라인(128) 상에 배치된 상기 유기 돌출 패턴(130)에 의해 상기 쉴딩전극(113)과 상기 게이트 라인(128) 사이의 거리가 증가하여, 상기 쉴딩전극(113)과 상기 게이트 라인(128) 사이의 기생캐패시턴스가 무시될 수준으로 감소한다. 또한, 상기 데이터 라인(127) 상에 배치된 상기 유기 돌출 패턴(130)에 의해 상기 쉴딩전극(113)과 상기 데이터 라인(127) 사이의 거리가 증가하여 상기 쉴딩전극(113)과 상기 데이터 라인(127) 사이의 기생캐패시턴스가 감소한다.
상기 쉴딩전극(113)은 상기 화소전극(112)보다 돌출되어 대향기판의 공통전극과의 사이에 강한 전기장을 형성하여 인접하는 화소전극들(112) 상이에서 액정이 교란되는 것을 방지한다.
본 실시예에서, 상기 쉴딩전극(113)은 상기 박막트랜지스터(119)를 커버한다. 이때, 상기 화소전극(112)이 상기 박막트랜지스터(119)를 커버하고, 상기 화소전극(112) 및 상기 화소영역(140)이 직사각형 형상을 가질 수도 있다.
상기와 같은 본 실시예에 따르면, 상기 패시베이션막(116) 상에 상기 유기 돌출 패턴(130)이 형성되어 상기 쉴딩전극(113)이 상기 화소전극(112)보다 돌출된다. 따라서, 상기 쉴딩전극(113)과 상기 공통전극 사이의 거리가 감소하여 상기 인 접하는 화소전극들(112) 사이에 배치된 액정의 교란이 방지된다.
도 5 내지 도 9는 상기 도 1에 도시된 어레이 기판의 제조방법을 나내타는 단면도들이다.
도 1 및 도 5를 참조하면, 먼저 상기 하부 베이스기판(120) 상에 게이트 금속층(도시되지 않음)을 증착한다. 이어서, 상기 게이트 금속층을 패턴하여 상기 게이트 전극(118b), 상기 게이트 라인(128) 및 상기 차광패턴(122)을 형성한다.
이후에, 상기 하부 베이스기판(120) 상에 상기 게이트 절연막(126)을 형성하여 상기 게이트 전극(118b), 상기 게이트 라인(128) 및 상기 차광패턴(122)을 커버한다.
도 1 및 도 6을 참조하면, 계속해서 상기 게이트 절연막(126) 상에 아몰퍼스 실리콘층(도시되지 않음) 및 N+ 아몰퍼스 실리콘층(도시되지 않음)을 포함하는 반도체층(도시되지 않음)을 형성한다. 본 실시예에서, 상기 반도체층을 형성하기 위하여, 상기 게이트 절연막(126) 상에 원시 아몰퍼스 실리콘층(도시되지 않음)을 증착하고, 상기 원시 아몰퍼스 실리콘층의 상부에 N+이온을 주입하여 상기 아몰퍼스 실리콘층 및 상기 N+ 아몰퍼스 실리콘층을 형성한다.
이어서, 상기 반도체층 상에 데이터 금속층(도시되지 않음)을 증착한다. 이후에, 상기 데이터 금속층을 패턴하여, 상기 데이터 라인(127), 상기 소오스 전극(118a) 및 상기 드레인 전극(118c)을 형성한다. 계속해서, 상기 데이터 라인(127), 상기 소오스 전극(118a) 및 상기 드레인 전극(118c)을 식각마스크로 이용하여 상기 아몰퍼스 실리콘층 및 상기 N+ 아몰퍼스 실리콘층을 패턴하여 상기 아몰 퍼스 실리콘 패턴(117a) 및 상기 N+ 아몰퍼스 실리콘 패턴(117b)을 포함하는 상기 반도체 패턴(117)을 형성한다. 본 실시예에서, 상기 데이터 금속층 및 상기 반도체층은 하프톤(Half-Tone) 마스크를 이용하는 사진식각공정을 통하여 패턴된다.
이후에, 상기 게이트 절연막(126) 상에 상기 패시베이션막(116)을 증착하여 상기 데이터 라인(127), 상기 소오스 전극(118a) 및 상기 드레인 전극(118c)을 커버한다. 계속해서, 상기 패시베이션막(116)을 부분적으로 식각하여 상기 드레인 전극(118c)의 일부를 노출하는 상기 콘택홀(116a)을 형성한다.
도 7을 참조하면, 이어서 상기 패시베이션막(116) 상에 포토레지스트 필름(130a)을 형성한다. 상기 포토레지스트 필름(130a)은 상기 게이트 라인(128), 상기 데이터 라인(127) 및 상기 박막 트랜지스터(119)를 포함하는 상기 하부 베이스 기판(120)의 표면을 평탄화시킨다. 본 실시예에서, 상기 포토레지스트 필름(130a)의 두께(T)는 상기 패시베이션막(116)의 높이(h) 보다 크고 액정층(도시되지 않음)의 두께의 절반보다 작다.
도 8을 참조하면, 이후에 상기 화소영역(140) 내에 배치되는 포토레지스트 필름(130a)을 제거한다. 본 실시예에서, 상기 화소영역(140) 내에 배치되는 상기 포토레지스트 필름(130a)을 제거하여, 상기 유기 돌출 패턴(130)을 형성하고 상기 화소영역(140) 내에 배치되는 패시베이션막(116) 및 상기 콘택홀(116a)이 노출된다. 이때, 상기 화소영역(140) 내에 배치된 상기 포토레지스트 필름(130a)을 부분적으로 제거하여, 상기 포토레지스트 필름(130a)의 일부가 상기 화소영역(140) 내에 균일한 두께로 잔류할 수도 있다. 상기 포토레지스트 필름(130a)이 상기 화소영 역(140) 내에 잔류하는 경우, 상기 유기 돌출 패턴(130)을 형성한 후에 상기 콘택홀(116a)을 형성한다.
도 9를 참조하면, 계속해서 상기 돌출 패턴(130)이 형성된 상기 패시베이션막(116) 상에 투명한 도전층(도시되지 않음)을 형성한다. 이어서, 상기 투명한 도전층을 식각하여 상기 화소전극(112) 및 상기 쉴딩전극(113)을 형성한다. 상기 화소전극(112)은 상기 콘택홀(116a)을 통하여 상기 드레인 전극(118c)과 전기적으로 연결된다.
상기와 같은 본 실시예에 따르면, 상기 어레이 기판이 상기 쉴딩전극(113)을 포함하여, 상기 표시장치의 개구율이 향상된다.
또한, 상기 쉴딩전극(113)이 상기 유기 돌출 패턴(130) 상에 형성되어 상기 공통전극과 상기 쉴딩전극(113) 사이의 전계의 세기가 증가한다. 따라서, 상기 화소전극(112)의 가장자리에 인접하는 영역에서 상기 액정의 응답속도가 증가하고, 상기 액정이 교란되는 것이 방지된다.
더욱이, 상기 유기 돌출 패턴(130)의 측면에서 상기 액정이 상기 화소영역(112)쪽으로 배향되어 상기 액정의 탄성 복원력이 향상된다.
도 10은 본 발명의 다른 실시예에 따른 어레이 기판을 나타내는 평면도이고, 도 11은 상기 도 1의 III-III'라인의 단면도이며, 도 12는 상기 도 10에 도시된 화소전극 및 쉴딩전극을 나타내는 평면도이다. 본 실시예에서, 쉴딩전극을 제외한 나머지 구성요소들은 도 1 내지 도 4에 도시된 실시예와 동일하므로 중복되는 설명은 생략한다.
도 10 내지 도 12를 참조하면, 상기 쉴딩전극(213)은 쉴딩부(213a) 및 연결부(213b)를 포함하고, 상기 화소전극(212)을 포위한다.
상기 쉴딩부(213a)는 상기 화소전극(212)과 이격되어 개구부(216)를 형성한다. 상기 쉴딩부(213a)는 유기 돌출 패턴(130)의 상면에 배치되고, 상기 개구부(216)는 상기 유기 돌출 패턴(130)의 측면을 노출한다. 상기 유기 돌출 패턴(130)의 측면이 쉴딩전극에 의해 커버되는 경우, 상기 유기 돌출 패턴(130)의 측면을 따라서 전계가 형성되어 액정의 배열이 교란될 수 있다. 그러나, 본 실시예에서 상기 유기 돌출 패턴(130)의 측면이 노출되어, 상기 액정이 상기 쉴딩부(213a) 및 상기 화소전극(112)에 의해 형성된 전계를 따라서 배열된다.
상기 연결부(213b)는 상기 유기 돌출 패턴(130)의 측면에 형성되어, 상기 화소전극(212)과 상기 쉴딩부(213a)를 전기적으로 연결한다. 본 실시예에서, 상기 연결부(213b)는 상기 유기 돌출 패턴(130)의 하부 측면에 형성된다.
상기와 같은 본 실시예에 따르면, 상기 유기 돌출 패턴(130)의 측면 상에서 액정배열의 균일성(Uniformity of Liquid Crystal Arrangement)이 향상되어 광누설이 감소한다.
도 13은 본 발명의 다른 실시예에 따른 어레이 기판을 나타내는 단면도이다. 본 실시예에서, 유기보호층을 제외한 나머지 구성요소는 도 1 내지 도 9에 도시된 실시예와 동일하므로 중복되는 설명은 생략한다.
도 1 및 도 13을 참조하면, 유기보호층(235)이 패시베이션막(116) 상에 배치된다. 상기 유기보호층(235)은 데이터 라인(127), 게이트 라인(128) 및 박막 트랜 지스터(119)가 형성된 하부 베이스 기판(120)의 표면을 평탄화한다. 상기 유기보호층(235) 및 상기 패시베이션막(116)은 드레인 전극(118c)의 일부를 노출하는 콘택홀(216a)을 포함한다.
상기 유기 돌출 패턴(230)은 상기 유기보호층(235) 상에 배치된다.
화소전극(112)은 상기 유기보호층(235) 상에 배치되고, 상기 콘택홀(216a)을 통하여 상기 드레인 전극(118c)에 전기적으로 연결된다.
쉴딩전극(113)은 상기 유기 돌출 패턴(230) 상에 배치되고, 상기 화소전극(112)에 전기적으로 연결된다.
도 13에 도시된 유기보호층(235) 및 유기 돌출 패턴(230)은 동일한 마스크를 이용하여 형성된다. 본 실시예에서, 상기 마스크에 조사되는 노광량을 조절하여 상기 유기보호층(235)의 두께를 조절한다. 상기 유기보호층(235)이 생성된 후에, 상기 콘택홀(216a)을 형성한다.
도 14는 본 발명의 일 실시예에 따른 대향기판을 나타내는 평면도이고, 도 15는 상기 도 14의 IV-IV'라인의 단면도이다.
도 14 및 도 15를 참조하면, 상기 대향기판은 상부 베이스 기판(320), 컬러 필터(304), 대향 유기 돌출 패턴(332) 및 공통 전극(306)을 포함한다. 이때, 상기 대향기판이 복수개의 컬러 필터들(304) 및 복수개의 대향 유기 돌출 패턴들(332)을 포함할 수도 있다.
본 실시예에서, 상기 상부 베이스 기판(320)은 도 1에 도시된 하부 베이스 기판과 동일한 재질을 가지므로, 중복되는 설명은 생략한다.
상기 컬러 필터들(304)은 상기 상부 베이스 기판(320) 상에 매트릭스 형상으로 배열된다. 본 실시예에서, 상기 컬러 필터들(304)은 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터를 포함한다.
이때, 상기 상부 베이스 기판(320) 상에서 인접하는 컬러필터들(304) 사이에 블랙 매트릭스(도시되지 않음)가 배치될 수도 있다.
상기 대향 유기 돌출 패턴들(332)은 인접하는 컬러 필터들(304) 사이에서 돌출된다. 본 실시예에서, 상기 대향 유기 돌출 패턴들(332)은 어레이 기판의 게이트 라인들 및 데이터 라인들을 마주본다.
상기 공통 전극(306)은 상기 컬러 필터들(304) 상에 배치되어 상기 대향 유기 돌출 패턴들(332)을 커버한다.
상기와 같은 본 실시예에 따르면, 상기 대향 유기 돌출 패턴들(332)에 의해 상기 인접하는 컬러 필터들(304) 사이에 배치된 공통 전극(306)과 어레이 기판의 화소 전극 또는 쉴딩 전극 사이의 거리가 감소하여 상기 인접하는 컬러 필터들(304) 사이에 인가되는 전계의 세기가 증가한다. 따라서, 상기 인접하는 컬러 필터들(304) 사이에 배치되는 액정의 배열이 균일해진다.
도 16은 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이고, 도 17은 상기 도 16의 V-V'라인의 단면도이다. 본 실시예에서, 대향 유기 돌출 패턴을 제외한 나머지 구성요소는 도 14 및 도 15에 도시된 실시예와 동일하므로 중복되는 설명은 생략한다.
도 16 및 도 17을 참조하면, 상기 유기 돌출 패턴(334)은 세 개의 컬러 필터 들(304)을 포위한다. 본 실시예에서, 상기 대향기판은 트위스티드 액정모드(Twisted Numatic Mode)를 갖는 액정에 대응된다.
본 실시예에서, 상기 유기 돌출 패턴(334)은 제3 방향으로 배열된 세 개의 컬러 필터들(304)을 포위하고, 터치회로(도시되지 않음)가 내장된 어레이 기판의 압력감지전극 또는 광감지회로(도시되지 않음)가 내장된 어레이 기판의 광감지전극에 대응한다. 이때, 상기 유기 돌출 패턴(334)이 두 개의 컬러 필터들 또는 네 개 이상의 컬러 필터들을 포위할 수도 있다. 또한, 상기 유기 돌출 패턴(334)이 제4 방향으로 배열된 복수개의 컬러 필터들을 포위할 수도 있다.
공통 전극(306)은 상기 유기 돌출 패턴(334) 및 상기 유기 돌출 패턴(334)에 의해 커버되는 상기 컬러 필터들(304) 상에 배치된다.
상기와 같은 본 실시예에 따르면, 액정의 모드에 따라서 상기 유기 돌출 패턴(334)의 형상을 조절하여 표시장치의 화질이 향상된다.
도 18은 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이다. 본 실시예에서, 대향 유기 돌출 패턴을 제외한 나머지 구성요소는 도 14 및 도 15에 도시된 실시예와 동일하므로 중복되는 설명은 생략한다.
도 18을 참조하면, 상기 대향 유기 돌출 패턴(336)은 제3 방향으로 연장된다. 본 실시예에서, 상기 대향 유기 돌출 패턴(336)은 제4 방향으로 형성되지 않는다.
공통 전극(도 15의 306)은 상기 제3 방향을 따라서 형성된 상기 대향 유기 돌출 패턴(336)에 의해 상기 제3 방향으로 돌출된다.
상기와 같은 본 실시예에 따르면, 상기 제3 방향으로 광이 누설되는 경우, 상기 제3 방향으로 돌출된 상기 유기 돌출 패턴(336)에 의해 광누설이 감소한다.
도 19는 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이다. 본 실시예에서, 보조 유기 돌출 패턴을 제외한 나머지 구성요소는 도 18에 도시된 실시예와 동일하므로 중복되는 설명은 생략한다.
도 19를 참조하면, 상기 대향기판은 보조 유기 돌출 패턴(337)을 더 포함한다. 상기 보조 유기 돌출 패턴(337)은 대향 유기 돌출 패턴(336)과 동일한 층으로부터 형성되고, 컬러 필터들(304)을 제3 방향으로 가로지른다.
상기와 같은 본 실시예에 따르면, 상기 보조 유기 돌출 패턴(337)이 상기 컬러 필터들(304)을 상기 제3 방향으로 가로질러서, 상기 보조 유기 돌출 패턴(337) 상에 배치된 액정의 응답속도를 향상시킨다.
도 20은 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이다. 본 실시예에서, 대향 유기 돌출 패턴을 제외한 나머지 구성요소는 도 14 및 도 15에 도시된 실시예와 동일하므로 중복되는 설명은 생략한다.
도 20을 참조하면, 상기 대향 유기 돌출 패턴(338)은 제4 방향으로 연장된다. 본 실시예에서, 상기 대향 유기 돌출 패턴(338)은 제3 방향으로 형성되지 않는다.
공통 전극(도 15의 306)은 상기 제4 방향을 따라서 형성된 상기 대향 유기 돌출 패턴(338)에 의해 상기 제4 방향으로 돌출된다.
상기와 같은 본 실시예에 따르면, 상기 제4 방향으로 광이 누설되는 경우, 상기 제4 방향으로 돌출된 상기 유기 돌출 패턴(338)에 의해 광누설이 감소한다.
도 21은 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이다. 본 실시예에서, 대향 유기 돌출 패턴을 제외한 나머지 구성요소는 도 14 및 도 15에 도시된 실시예와 동일하므로 중복되는 설명은 생략한다.
도 21을 참조하면, 상기 대향 유기 돌출 패턴(339)은 제3 방향을 따라서 3개의 컬러필터들(도 15의 304)마다 하나씩 배치된다.
상기 대향기판을 마주보는 어레이 기판이 광감지전극 또는 압력감지전극을 포함하는 경우, 상기 대향 유기 돌출 패턴(339)은 상기 광감지전극 또는 상기 압력감지전극에 대응된다.
도 22는 본 발명의 다른 실시예에 따른 대향기판을 나타내는 평면도이다. 본 실시예에서, 보조 유기 돌출 패턴을 제외한 나머지 구성요소는 도 14 및 도 15에 도시된 실시예와 동일하므로 중복되는 설명은 생략한다.
도 22를 참조하면, 상기 대향기판은 보조 유기 돌출 패턴(337)을 더 포함한다. 상기 보조 유기 돌출 패턴(337)은 대향 유기 돌출 패턴(332)과 동일한 층으로부터 형성되고, 컬러 필터들(304)을 제3 방향으로 가로지른다.
상기 대향 유기 돌출 패턴(332) 및 상기 보조 유기 돌출 패턴(337)에 의해 상기 컬러 필터들(304)은 그믈형상(Net Shape)으로 구획된다.
상기와 같은 본 실시예에 따르면, 액정이 상기 대향 유기 돌출 패턴(332) 및 상기 보조 유기 돌출 패턴(337)에 의해 둘러싸여 상기 대향 유기 돌출 패턴(332) 및 상기 보조 유기 돌출 패턴(337)의 측면을 따라서 액정이 배열된다. 따라서, 상 기 대향기판을 갖는 표시장치의 시야각 및 액정의 응답속도가 향상된다.
도 23은 본 발명의 일 실시예에 따른 표시장치를 나타내는 단면도이다.
도 23을 참조하면, 상기 표시장치는 어레이 기판(100), 대향 기판(200') 및 액정층(300)을 포함한다.
본 실시예에서, 상기 어레이 기판(100)은 도 1 내지 도 4에 도시된 어레이 기판과 동일하므로 중복되는 설명은 생략한다.
또한, 상기 대향 기판(200')은 대향 유기 돌출 패턴을 제외한 나머지 구성요소는 도 14 및 15와 동일하므로 중복되는 설명은 생략한다.
상기 대향 기판(200')은 상부 베이스 기판(320), 컬러 필터(304) 및 공통 전극(306)을 포함한다. 상기 컬러 필터(304)는 상기 상부 베이스 기판(320) 상에 배치된다. 상기 공통 전극(306)은 상기 상부 베이스 기판(320) 상에 배치되어 상기 컬러 필터(304)를 커버한다.
상기 액정층(300)은 상기 어레이 기판(100)과 상기 대향기판(200')의 사이에 배치된다. 상기 액정층(300)은 트위스티드 배향(Twisted Numatic; TN) 모드, 슈퍼 트위스티드 배향(Super Twisted Numatic; STN) 모드, 수평배향 모드, ECB 모드, 수직배향 모드 등을 포함한다.
본 실시예에서, 상기 유기 돌출 패턴(130)의 두께(H1)는 하부 베이스 기판(120)의 상면을 기준으로 하는 패시베이션막(116)의 높이(h)보다 크고 상기 액정층(300)의 두께(L)의 절반보다 작다. 상기 유기 돌출 패턴(130)의 두께(H1)가 상기 패시베이션막(116)의 높이(h)보다 작은 경우, 쉴딩전극(113)과 데이터 라인(127) 사이의 기생 캐패시턴스가 증가하여 화질이 저하될 수 있다. 또한, 상기 유기 돌출 패턴(130)의 두께(H1)가 상기 액정층(300)의 두께(L)의 절반보다 큰 경우, 상기 유기 돌출 패턴(130) 상에 배치된 액정의 거동(Movement)을 구속하여 화질이 저하될 수 있다.
상기와 같은 본 실시예에 따르면, 상기 유기 돌출 패턴(130) 상에서 광누설이 감소하고, 액정의 응답속도가 향상된다. 또한, 상기 유기 돌출 패턴(130)의 측면에 의해 시야각이 향상된다.
도 24는 본 발명의 다른 실시예에 따른 표시장치를 나타내는 단면도이다.
상기 표시장치는 어레이 기판(100'), 대향 기판(200) 및 액정층(300)을 포함한다.
본 실시예에서, 상기 어레이 기판(100')은 평탄화층을 제외한 나머지 구성요소는 도 1 내지 도 4에 도시된 어레이 기판과 동일하므로 중복되는 설명은 생략한다.
상기 어레이 기판(100')은 하부 베이스 기판(120), 게이트 라인(128), 차광패턴(122), 게이트 절연막(126), 박막 트랜지스터(119), 데이터 라인(127), 패시베이션막(116), 평탄화층(410), 화소전극(412) 및 쉴딩전극(413)을 포함한다.
상기 평탄화층(410)은 패시베이션막(116) 상에 배치되어, 상기 게이트 라인(128), 상기 차광패턴(122), 상기 게이트 절연막(126), 상기 박막 트랜지스 터(119), 상기 데이터 라인(127) 및 상기 패시베이션막(116)이 형성된 하부 베이스 기판(120)의 표면을 평탄화한다. 또한, 상기 평탄화층(410)은 상기 쉴딩전극(413)과 상기 데이터 라인(127) 사이의 거리를 증가시켜서 상기 쉴딩전극(413)과 상기 데이터 라인(127) 사이의 기생캐패시턴스를 감소시킨다.
본 실시예에서, 상기 대향 기판(200)은 도 14 및 15와 동일하므로 중복되는 설명은 생략한다.
상기 액정층(300)은 상기 어레이 기판(100')과 상기 대향기판(200)의 사이에 배치된다.
본 실시예에서, 대향 유기 돌출 패턴(332)의 두께(H2)는 상기 액정층(300)의 두께(L)의 절반보다 작다. 상기 유기 돌출 패턴(130)의 두께(H1)가 상기 액정층(300)의 두께(L)의 절반보다 큰 경우, 상기 유기 돌출 패턴(130) 상에 배치된 액정의 거동(Movement)을 구속하여 화질이 저하될 수 있다. 예를 들어, 상기 유기 돌출 패턴(130)의 두께(H2)가 하부 베이스 기판(120)의 상면을 기준으로 하는 상기 패시베이션막(116)의 높이(h)보다 클 수도 있다.
도 25는 본 발명의 다른 실시예에 따른 표시장치를 나타내는 단면도이다.
도 25를 참조하면, 상기 표시장치는 어레이 기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.
본 실시예에서, 상기 어레이 기판(100)은 유기 돌출 패턴의 높이를 제외한 나머지 구성요소는 도 1 내지 도 4에 도시된 어레이 기판과 동일하므로 중복되는 설명은 생략한다.
또한, 상기 대향기판(200)은 대향 유기 돌출 패턴의 높이를 제외한 나머지 구성요소는 도 14 및 15와 동일하므로 중복되는 설명은 생략한다.
상기 액정층(300)은 상기 어레이 기판(100)과 상기 대향기판(200)의 사이에 배치된다.
본 실시예에서, 상기 유기 돌출 패턴(131)의 높이(H3)와 상기 대향 유기 돌출 패턴(332)의 두께(H4)의 합은 상기 액정층(300)의 두께(L)의 절반보다 작다. 상기 유기 돌출 패턴(131)의 높이(H3)와 상기 대향 유기 돌출 패턴(333)의 두께(H4)의 합이 상기 액정층(300)의 두께(L)의 절반보다 큰 경우, 상기 유기 돌출 패턴(131)과 상기 대향 유기 돌출 패턴(333)의 사이에 배치된 액정의 거동(Movement)을 구속하여 화질이 저하될 수 있다. 또한, 상기 유기 돌출 패턴(131)의 두께(H3)는 하부 베이스 기판(120)의 상면을 기준으로 하는 상기 패시베이션막(116)의 높이(h)보다 크다. 상기 유기 돌출 패턴(131)의 두께(H3)가 상기 패시베이션막(116)의 높이(h)보다 작은 경우, 쉴딩전극(113)과 데이터 라인(127) 사이의 기생커패시턴스가 증가하여 화질이 저하될 수 있다.
도 26은 본 발명의 다른 실시예에 따른 표시장치를 나타내는 평면도이고, 도 27은 상기 도 26의 VI-VI'라인의 단면도이다. 본 실시예에서, 어레이 기판을 제외한 나머지 구성요소는 도 23에 도시된 실시예와 동일하므로 중복되는 설명은 생략 한다.
도 26 및 도 27을 참조하면, 상기 표시장치는 어레이 기판(400), 대향기판(200') 및 액정층(301)을 포함한다.
상기 어레이 기판(400)은 하부 베이스 기판(120), 게이트 라인(128), 데이터 라인(127), 박막 트랜지스터(119), 제1 센싱라인(510), 제2 센싱라인(520), 센싱신호부(550), 게이트 절연막(126), 패시베이션막(116), 유기 돌출 패턴(430), 화소전극(112) 및 쉴딩전극(113)을 포함한다.
상기 센싱신호부(550)는 인접하는 쉴딩전극들(113) 사이에 배치되고, 제1 센싱전극(512), 제2 센싱전극(522), 제1 연결전극(516), 제2 연결전극(526), 제1 콘택홀(514) 및 제2 콘택홀(524)을 포함한다. 본 실시예에서, 상기 제1 및 제2 센싱전극들(512, 522)은 압력감지전극이다.
상기 제1 센싱전극(512)은 상기 유기 돌출 패턴(430) 상에 배치되고, 상기 제1 콘택홀(514)을 통하여 상기 제1 연결전극(516)에 전기적으로 연결된다. 상기 제1 센싱전극(512)은 상기 화소전극(112) 및 상기 쉴딩전극(113)과 동일한 층으로부터 형성된다.
상기 제1 콘택홀(514)은 상기 유기 돌출 패턴(430) 및 상기 패시베이션막(116)을 통하여 상기 제1 연결전극(516)을 부분적으로 노출한다.
상기 제1 연결전극(516)은 상기 제1 센싱라인(510)과 전기적으로 연결되며, 상기 게이트 절연막(126)과 상기 패시베이션막(116) 사이에 배치된다. 본 실시예에서, 상기 제1 연결전극(516)은 상기 제1 센싱라인(510)과 동일한 층으로부터 형성 된다.
상기 제2 센싱전극(522)은 상기 유기 돌출 패턴(430) 상에 배치되고, 상기 제2 콘택홀(524)을 통하여 상기 제2 연결전극(526)에 전기적으로 연결된다. 상기 제2 센싱전극(522)은 상기 화소전극(112) 및 상기 쉴딩전극(113)과 동일한 층으로부터 형성된다.
상기 제2 콘택홀(524)은 상기 유기 돌출 패턴(430), 상기 패시베이션막(116) 및 상기 게이트 절연막(126)을 통하여 상기 제2 연결전극(516)을 부분적으로 노출한다.
상기 제2 연결전극(526)은 상기 제2 센싱라인(520)과 전기적으로 연결되며, 상기 하부 베이스 기판(120)과 상기 게이트 절연막(126)의 사이에 배치된다. 본 실시예에서, 상기 제2 연결전극(526)은 상기 제2 센싱라인(520)과 동일한 층으로부터 형성된다.
상기 대향기판(200') 상에 압력이 인가되는 경우, 상기 제1 및 제2 센싱전극들(512, 522)과 상기 공통전극(306) 사이의 거리(G)가 감소한다. 따라서, 상기 제1 및 제2 센싱전극들(512, 522)과 상기 공통전극(306) 사이에 형성되는 캐패시턴스가 증가하여, 제1 및 제2 방향의 위치를 나타내는 제1 및 제2 압력감지신호들(Pressure Sensing Signals)이 각각 생성된다.
상기 제1 센싱라인(510)은 상기 게이트 절연막(126) 상에 배치되고, 상기 데이터 라인(127)과 동일한 층으로부터 형성된다. 본 실시예에서, 상기 제1 센싱라인(510)은 제2 방향으로 연장되고, 상기 제1 압력감지신호를 전송한다.
상기 제2 센싱라인(520)은 상기 하부 베이스 기판(120)과 상기 게이트 절연막(126)의 사이에 배치되고, 상기 게이트 라인(128) 및 차광패턴(122)과 동일한 층으로부터 형성된다. 본 실시예에서, 상기 제2 센싱라인(520)은 상기 제1 방향으로 연장되고, 상기 제2 압력감지신호를 전송한다.
상기 센싱신호부(550)는 상기 제1 방향을 따라서 세 개의 데이터 라인들(127) 마다 배치된다.
상기 유기 돌출 패턴(430)은 상기 제1 및 제2 방향들을 따라서 연장된다.
본 실시예에서, 상기 센싱신호부(550)는 외부압력을 감지하여 상기 대향기판(200') 상에 배치된 물체(Object)의 위치를 결정한다. 이때, 상기 어레이 기판이 외부광을 감지하여 상기 물체의 위치를 결정할 수도 있다.
상기와 같은 본 실시예에 따르면, 상기 센싱신호부(550)를 상기 하부 베이스 기판(120) 상에 집적하여 상기 대향기판(200') 상에 배치된 상기 물체의 위치를 용이하게 결정할 수 있다.
또한, 상기 유기 돌출 패턴(430)에 의해 상기 쉴딩전극(113)과 상기 공통전극(306) 사이의 거리(G)가 감소하여 상기 쉴딩전극(113)과 상기 공통전극(306) 사이에 인가되는 전계의 세기가 증가한다. 따라서, 상기 액정층(301)에 상기 외부압력이 인가되더라도, 상기 액정층(301) 내에 배치된 액정의 회복력이 향상된다.
상기와 같은 본 발명에 따르면, 상기 쉴딩전극과 상기 공통전극 사이의 거리가 감소하여, 상기 인접하는 화소전극들 사이에 배치된 액정의 교란이 방지되고 액 정의 응답속도 및 회복력이 향상된다. 또한, 상기 쉴딩전극이 상기 화소전극을 포위하여, 상기 표시장치의 개구율이 향상된다.
더욱이, 상기 유기 돌출 패턴의 측면에서 상기 액정이 상기 화소영역쪽으로 배향되어 상기 액정의 탄성 복원력 및 상기 표시장치의 시야각이 향상된다.
또한, 상기 유기 돌출 패턴의 측면이 노출되어 상기 유기 돌출 패턴 상에서 액정배열의 균일성(Uniformity of Liquid Crystal Arrangement)이 향상되어 광누설이 감소한다.
더욱이, 상기 보조 유기 돌출 패턴이 상기 컬러 필터들에 배치되어 상기 컬러 필터들 상에 배치된 액정의 응답속도를 향상시킨다.
또한, 상기 센싱신호부를 상기 하부 베이스 기판 상에 집적하여 상기 대향기판 상에 배치된 상기 물체의 위치를 용이하게 결정할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (27)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 베이스 기판 상에 박막 트랜지스터, 및 상기 박막 트랜지스터에 전기적으로 연결되는 복수개의 게이트 라인들 및 복수개의 데이터 라인들을 형성하여 매트릭스 형상으로 배열된 복수개의 화소영역들을 정의하는 단계;
    상기 베이스 기판 상에 상기 박막 트랜지스터, 상기 게이트 라인들 및 데이터 라인들을 커버하는 패시베이션막을 형성하는 단계;
    상기 패시베이션막 상에 유기보호층을 형성하는 단계;
    상기 유기보호층 및 패시베이션막을 패터닝하여, 상기 박막 트랜지스터의 전극을 부분적으로 노출하는 콘택홀, 및 인접하는 상기 화소영역들 사이에 형성되는 유기 돌출 패턴을 동시에 형성하는 단계;
    상기 베이스 기판 상에 상기 박막 트랜지스터, 상기 게이트 라인들, 상기 데이터 라인들 및 상기 유기 돌출 패턴을 커버하는 투명한 도전층을 형성하는 단계; 및
    상기 투명한 도전층을 패터닝하여 상기 각 화소영역 내에 배치된 화소전극, 및 상기 유기 돌출 패턴 상에 배치되고 상기 화소전극에 전기적으로 연결되는 쉴딩전극을 동시에 형성하는 단계를 포함하고,
    상기 유기 돌출 패턴의 두께는, 상기 베이스 기판의 상면을 기준으로 하는 상기 패시베이션막의 높이보다 큰 표시기판의 제조방법.
  15. 제14항에 있어서, 상기 투명한 도전층을 패터닝하는 단계는 상기 화소전극과 상기 쉴딩전극의 사이에 개구부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시기판의 제조방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 매트릭스 형상으로 배열된 복수개의 화소영역들이 정의된 제1 베이스 기판, 상기 제1 베이스 기판 상에서 각각의 상기 화소영역의 외부에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터를 커버하는 패시베이션층, 인접하는 화소영역들 사이에서 돌출되며 상기 패시베이션층 상에 배치되는 제1 유기 돌출 패턴(Organic Ridge Pattern), 상기 각 화소영역 내에 배치된 화소전극, 및 상기 제1 유기 돌출 패턴 상에 배치되고 상기 화소전극에 전기적으로 연결되는 쉴딩전극을 포함하는 어레이기판;
    상기 제1 베이스 기판에 대향하는 제2 베이스 기판 및 상기 제2 베이스 기판 상에 배치된 공통전극을 포함하는 대향기판; 및
    상기 어레이기판과 상기 대향기판의 사이에 배치된 액정층을 포함하며,
    상기 제1 유기 돌출 패턴의 두께는, 상기 제1 베이스 기판의 상면을 기준으로 하는 상기 패시베이션층의 높이보다 크고, 상기 액정층의 두께의 절반보다 작은 표시장치.
  21. 제20항에 있어서, 상기 어레이기판은 상기 인접하는 화소영역들 사이에 배치되고, 상기 대향기판에 인가되는 외부압력에 따라 위치신호를 생성하는 위치감지회로를 더 포함하는 것을 특징으로 하는 표시장치.
  22. 삭제
  23. 제20항에 있어서, 상기 대향기판은 상기 인접하는 화소영역들 사이에 대응하는 상기 제2 베이스 기판 상에 배치되는 제2 유기 돌출 패턴을 더 포함하고, 상기 공통전극은 상기 제2 유기 돌출 패턴을 커버하는 것을 특징으로 하는 표시장치.
  24. 제23항에 있어서, 상기 제1 유기 돌출 패턴의 높이 및 상기 제2 유기 돌출 패턴의 높이의 합은 상기 액정층의 두께의 절반 이하인 것을 특징으로 하는 표시장치.
  25. 삭제
  26. 삭제
  27. 삭제
KR1020070010812A 2007-02-02 2007-02-02 표시기판, 그 제조방법 및 이를 갖는 표시장치 Expired - Fee Related KR101353298B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070010812A KR101353298B1 (ko) 2007-02-02 2007-02-02 표시기판, 그 제조방법 및 이를 갖는 표시장치
CN2008101092857A CN101308303B (zh) 2007-02-02 2008-01-31 显示器基板、其制造方法以及具有其的显示装置
US12/023,893 US8009256B2 (en) 2007-02-02 2008-01-31 Display substrate, method of manufacturing the same and display device having the same
JP2008022561A JP5364917B2 (ja) 2007-02-02 2008-02-01 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070010812A KR101353298B1 (ko) 2007-02-02 2007-02-02 표시기판, 그 제조방법 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20080072291A KR20080072291A (ko) 2008-08-06
KR101353298B1 true KR101353298B1 (ko) 2014-01-20

Family

ID=39675838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070010812A Expired - Fee Related KR101353298B1 (ko) 2007-02-02 2007-02-02 표시기판, 그 제조방법 및 이를 갖는 표시장치

Country Status (4)

Country Link
US (1) US8009256B2 (ko)
JP (1) JP5364917B2 (ko)
KR (1) KR101353298B1 (ko)
CN (1) CN101308303B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100012080A (ko) * 2008-07-28 2010-02-05 삼성전자주식회사 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치
JP5571298B2 (ja) * 2008-08-07 2014-08-13 株式会社ジャパンディスプレイ 液晶表示装置
KR101479998B1 (ko) * 2008-08-12 2015-01-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20100054344A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 액정 표시 장치 및 이의 제조 방법
TWI428663B (zh) * 2009-06-12 2014-03-01 Au Optronics Corp 觸控式液晶顯示面板及液晶顯示面板
US20120188173A1 (en) * 2011-01-24 2012-07-26 Teh-Zheng Lin Touch panel assembly
KR101791579B1 (ko) 2011-04-08 2017-10-31 삼성디스플레이 주식회사 액정 표시 장치
TWI452612B (zh) * 2012-04-02 2014-09-11 Au Optronics Corp 觸控面板及觸控顯示面板
US9235285B2 (en) * 2013-05-13 2016-01-12 Himax Technologies Limited Pixel matrix, touch display device and drving method thereof
KR20140143646A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치 및 그 제조 방법
CN103455201B (zh) * 2013-08-27 2017-03-29 北京京东方光电科技有限公司 一种触控显示装置及其驱动方法
CN103605241A (zh) * 2013-11-21 2014-02-26 深圳市华星光电技术有限公司 一种液晶显示面板
KR102140815B1 (ko) 2013-12-09 2020-08-04 삼성디스플레이 주식회사 액정 표시 장치
US10147745B2 (en) 2015-04-01 2018-12-04 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, display panel and display device
CN104730782B (zh) * 2015-04-01 2018-03-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN104898896B (zh) * 2015-05-12 2018-06-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、光学触控屏和显示装置
CN105045010B (zh) * 2015-08-26 2019-01-22 深圳市华星光电技术有限公司 一种阵列基板和显示装置
TWI585490B (zh) * 2016-03-23 2017-06-01 友達光電股份有限公司 具有光感測電路的面板結構
CN111293126B (zh) * 2020-02-17 2023-10-24 京东方科技集团股份有限公司 一种阵列基板、有机发光显示面板及显示装置
CN111240084B (zh) * 2020-03-25 2022-02-22 厦门天马微电子有限公司 显示面板及显示装置
CN111443532A (zh) 2020-04-21 2020-07-24 Tcl华星光电技术有限公司 液晶显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040455A (ja) * 2000-07-28 2002-02-06 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
JP2002156646A (ja) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR20060056633A (ko) * 2004-11-22 2006-05-25 삼성전자주식회사 감지 소자를 내장한 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292114A (ja) * 1987-05-25 1988-11-29 Toshiba Corp アクティブマトリックス型液晶表示装置
JPH0915643A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 液晶表示パネル
JP3361029B2 (ja) * 1997-03-19 2003-01-07 株式会社東芝 表示装置
JP3636641B2 (ja) * 1999-08-20 2005-04-06 セイコーエプソン株式会社 電気光学装置
US7697099B2 (en) * 2003-11-07 2010-04-13 Sharp Kabushiki Kaisha Liquid crystal display device and fabrication method thereof
JP4097521B2 (ja) * 2002-12-27 2008-06-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4248381B2 (ja) * 2003-11-07 2009-04-02 シャープ株式会社 液晶表示装置
US7385660B2 (en) 2003-12-08 2008-06-10 Sharp Kabushiki Kaisha Liquid crystal display device for transflector having opening in a first electrode for forming a liquid crystal domain and openings at first and second corners of the domain on a second electrode
KR20060031946A (ko) 2004-10-11 2006-04-14 삼성전자주식회사 액정 표시 장치
JP5066335B2 (ja) * 2004-11-22 2012-11-07 三星電子株式会社 感知素子を内蔵した表示装置
JP4684808B2 (ja) * 2005-08-29 2011-05-18 株式会社 日立ディスプレイズ 液晶表示装置及びそれを備えた情報端末機器
TWI331231B (en) * 2006-08-04 2010-10-01 Au Optronics Corp Color filter and frbricating method thereof
KR101294004B1 (ko) * 2006-11-02 2013-08-07 삼성디스플레이 주식회사 편광판, 이를 갖는 표시패널 및 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040455A (ja) * 2000-07-28 2002-02-06 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
JP2002156646A (ja) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR20060056633A (ko) * 2004-11-22 2006-05-25 삼성전자주식회사 감지 소자를 내장한 표시 장치

Also Published As

Publication number Publication date
JP2008191665A (ja) 2008-08-21
CN101308303B (zh) 2012-09-19
KR20080072291A (ko) 2008-08-06
JP5364917B2 (ja) 2013-12-11
US20080186434A1 (en) 2008-08-07
CN101308303A (zh) 2008-11-19
US8009256B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
KR101353298B1 (ko) 표시기판, 그 제조방법 및 이를 갖는 표시장치
US20230333422A1 (en) Display device
KR101978326B1 (ko) 어레이 기판, 그 제조 방법 및 구동 방법, 및 디스플레이 디바이스
US9158147B2 (en) In-plane switching mode liquid crystal display device
US7612860B2 (en) Color filter on thin film transistor type liquid crystal display device and method of fabricating the same with an alignment key formed with the orientation layer
CN108352138B (zh) 显示基板以及显示装置
US8107038B2 (en) Liquid crystal display device with light-shielding color filter pattern and method for fabricating the same
US6912024B2 (en) Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same
JP6510067B2 (ja) 表示基板、表示装置及び表示基板の製造方法
KR102018740B1 (ko) 터치 감지 기능을 구비한 표시 장치
KR101799492B1 (ko) 액정표시장치
EP3279721B1 (en) Array substrate and manufacturing method therefor, and display device
CN110494832B (zh) 触控显示面板、触控显示设备、对置基板和制造触控显示面板的方法
KR20130015737A (ko) 액정표시장치
KR20080068949A (ko) 어레이 기판 및 이를 갖는 표시패널
KR101146449B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20080010500A (ko) 표시 기판, 그 제조방법 및 이를 갖는 표시 장치
KR20130015735A (ko) 액정표시장치
KR20130030975A (ko) 액정표시장치
US7528411B2 (en) Display panel and method of manufacturing the same
KR102244836B1 (ko) 컬러필터를 포함하는 어레이 기판
US11714513B2 (en) Array substrate and manufacturing method thereof and touch display panel
JP2009080303A (ja) 液晶装置および電子機器
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR20080058036A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070202

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120105

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070202

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130430

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140114

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140114

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20171025