KR101146449B1

KR101146449B1 - 횡전계 방식의 액정표시장치 및 그 제조방법

Info

Publication number: KR101146449B1
Application number: KR1020030098614A
Authority: KR
Inventors: 채기성; 이윤복
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-12-29
Filing date: 2003-12-29
Publication date: 2012-05-18
Anticipated expiration: 2023-12-29
Also published as: CN1637537A; US7365820B2; CN1637537B; KR20050067623A; TW200521585A; US20050140896A1; TWI304908B

Abstract

본 발명에 의한 횡전계 방식의 액정표시장치는, 제1 방향을 따라 배치된 제1 및 제2 공통전극 라인에 의해 경계지어지고, 상기 제1 방향에 수직인 제2 방향을 따라 배치된 데이터 라인에 의해 경계지어진 단위 픽셀과, 제1 및 제2 화소 영역을 정의하기 위해 상기 단위 픽셀의 중간 영역에서 상기 데이터 라인과 교차하여 배치되고, 상기 제1 및 제2 공통전극 라인으로부터 이격된 게이트 라인과, 상기 게이트 라인과 상기 데이터 라인의 교차부에 형성되고, 게이트 전극, 소오스 전극 및 한 쌍의 드레인 전극을 포함하는 박막트랜지스터와, 상기 한 쌍의 드레인 전극과 각각 전기적으로 연결되고, 상기 제1 및 제2 화소 영역에 각각 배치된 제1 및 제2 원형 화소전극과, 상기 제1 화소 영역에 배치되고, 상기 제1 공통전극 라인에 연결되고, 상기 제1 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제1 원형 화소 전극의 외부 영역에 배치된 제1 및 제2 원형 공통전극과, 상기 제2 화소 영역에 배치되고, 상기 제2 공통전극 라인에 연결되고, 상기 제2 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제2 원형 화소 전극의 외부 영역에 배치된 제3 및 제4 원형 공통전극을 포함한다.

Description

횡전계 방식의 액정표시장치 및 그 제조방법{In-Plane Switching mode Liquid Crystal Display Device and method thereof}

도 1은 종래의 IPS 모드 액정표시장치 하부기판의 일부 평면도.

도 2a 내지 도 2c는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'를 따라 절단한 제조공정 단면도.

도 3은 본 발명에 의한 IPS 모드 액정표시장치 하부기판의 일부 평면도.

도 4a 내지 도 4c는 도 3에 도시된 단위 픽셀의 제조 공정도.

<도면의 주요 부분에 대한 부호의 설명>

311 : 게이트 라인 312 : 공통전극 라인

313 : 데이터 라인 321 : 소스 전극

323 : 드레인 전극 317 : 화소전극

315, 315a : 공통전극

본 발명은 액정표시장치에 관한 것으로, 특히 박막트랜지스터 영역을 단위 픽셀의 가운데 측부에 배치하고, 화소전극 및 공통전극을 원형으로 형성하는 횡전계 방식의 액정표시장치 및 그 제조방법에 관한 것이다.

일반적으로 액정표시장치는 상부기판과 하부기판이 합착되고, 상기 하부기판 사이에 액정을 주입하여 형성한다.

또한, 상기 상부기판과 하부기판의 바깥 면에는 편광판(polarizer)과 위상차판(retardation film) 등을 부착하며, 이러한 다수의 구성요소를 선택적으로 구성함으로써 빛의 진행 방향을 바꾸거나 굴절률을 변화시켜 높은 휘도(brightness)와 콘트라스트(contrast) 특성을 갖는 액정표시장치가 형성되는 것이다.

액정표시장치로서 근래에 사용되는 액정셀은 통상 트위스크 네마틱(TN) 모드를 채택하고 있으며, 상기 TN 모드는 시야각에 따라 계조 표시에서의 광투과율이 달라지는 특성을 보유하므로 그 대면적화에 제한이 있다.

이러한 문제를 해결하기 위해 평행한 전기장을 이용하는 횡전계 방식(In-Plane-Switching : 이하 IPS) 모드는 종래의 상기 TN 모드에 비해 콘트라스트(contrast), 그레이 인버전(gray inversion), 컬러 시프트(color shift) 등의 시야각 특성을 향상시킬 수 있는 장점이 있다.

상기 IPS 모드는 박막트랜지스터(TFT) 어레이기판 즉, TFT가 구비된 하부기판 상에 화소전극과 공통전극이 동일 평면 상에 형성되는 형태이며, 액정은 동일기판 상에 형성된 상기 화소전극 및 공통전극의 수평 전계에 의해 작동된다.

도 1은 종래의 IPS 모드 액정표시장치 하부기판의 일부 평면도이다.

도 1을 참조하면, 하부기판 상에는 게이트 라인(111)과 데이터 라인(113)이 교차하여 구성되며, 상기 게이트 라인(111)과 데이터 라인(113)이 교차하는 지점에는 스위칭 소자인 박막트랜지스터(T)가 구성된다. 상기 박막트랜지스터(T)는 게이 트전극(119)과 소스전극(121) 및 드레인전극(123)을 포함한다.

상기 게이트 라인(111)과 데이터 라인(113)이 교차하여 정의되는 화소영역(P) 상에는 공통전극(115)과 화소전극(117)이 각각 핑거 형태로 맞물려 형성되며, 상기 핑커 형태의 공통전극(115)는 다수의 수직 패턴인 제 1공통전극(115a)과 상기 다수의 제 1공통전극을 하나로 일체화하는 수평 패턴인 제 2공통전극(115b)으로 구성되며, 상기 게이트 라인(111)과 소정 간격 이격되어 형성된다.

또한, 상기 공통전극(115)와 맞물려 형성되는 화소전극(117) 역시 상기 다수의 수직 패턴인 제 1화소전극(117a)과 상기 다수의 제 1화소전극(117a)을 하나로 일체화하는 수평 패턴인 제 2화소전극(117b)으로 구성된다.

이 때, 상기 단일 화소영역(P) 상의 양 끝단에 형성되는 제 1공통전극(115a)은 상기 데이터 라인(113) 상부에서 상기 데이터 라인(113)과 중첩되도록 형성함으로써 개구율을 높일 수 있다.

도 2a 내지 도 2c는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'를 따라 절단한 제조공정 단면도이다.

단, 상기 제조 공정에서의 각 패턴은 별도의 마스크에 그려진 패턴을 박막이 증착된 기판 상에 전사시켜 형성하는 일련의 공정을 거쳐 형성되며, 이러한 공정은 포토레지스트 도포(Photo Ressist Coating), 정렬 및 노광(Align Exposure), 현상(Develop)을 주요 공정으로 하는 사진식각(photolithography) 공정을 말한다.

먼저 도 2a에 도시된 바와 같이 기판(109) 상에 도전성 금속을 증착하고 패 터닝하여 게이트 라인(도 2의 111)과 게이트전극(119)을 형성한다.

다음으로 상기 게이트 라인(111) 등이 형성된 기판(109)의 전면에 실리콘 질화막(SiNx)과 실리콘 산화막(SiO₂) 등과 같은 무기절연물질 또는 아크릴수지(acryl resin)와 벤조사이클로부텐(BCB) 등과 같은 유기절연물질을 증착하여 게이트 절연층(118)을 형성한다.다음으로 도 2b에 도시된 바와 같이 상기 게이트 절연막(118)이 형성된 기판 상에 순수 아몰퍼스 실리콘(a-Si)과 불순물이 함유된 아몰퍼스 실리콘(n+a-Si)을 적층한 후, 패터닝하여 액티브층(125)과 오믹콘택층(127)을 형성하고, 상기 오믹콘택층(127)이 형성된 기판 상에 도전성 금속을 증착하고 패터닝하여 데이터 라인(113)과 소스전극(121), 드레인전극(123)을 형성한다.

그 후 상기 드레인전극(123) 등이 형성된 기판의 전면에 저유전물질(129)인 BCB 또는 아크릴 수지를 증착하고 패터닝하여 상기 드레인전극(123)의 상부에 드레인 콘택홀(131)을 형성한다.

도 2c는 공통전극과 화소전극을 형성하는 공정으로서, 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등과 같은 투명 도전성 금속을 증착하고 패터닝하여, 서로 소정 간격 이격하여 맞물린 핑거 형태의 공통전극(115)과 화소전극(117)을 형성한다.(도면은 공통전극(115)의 수직 패턴(115a)과 화소전극(117)의 수직 패턴(117a)이다.) 단, 상기 공통전극(115)과 화소전극(117)은 서로 다른 층에 형성될 수도 있다.

이와 같이 종래의 하부기판은 상기와 같은 공정에 의해 형성되는데, 일반적 으로 하부기판의 화면 사이즈는 사진식각 공정에서 사용되는 노광 마스크보다 크다. 이에 따라 노광 시에는 어레이 기판의 화면을 여러 쇼트(shot)로 분할하여 반복하여 노광하게 되며, 이러한 방식은 최근 들어 대면적의 액정표시장치가 양산됨에 따라 더욱 일반화되고 있는 실정이다.

그러나, 이 경우 노광 장비의 정밀도에 한계가 있어서 상기 쇼트간의 미스 얼라인(miss align)이 발생하는 스티치(stitch) 불량에 의해 액정표시장치의 화질을 떨어뜨리는 문제점이 발생되고 있다.

즉, 노광 장비 등의 정밀도 한계에 의해 마스크가 정확히 일치하지 않고 조금씩 틀어지게 되어, 상기 게이트 전극 및 소스/ 드레인 전극이 각각의 화소영역 마다 일정하게 오버랩되지 않는 오버레이(overlay) 불량 현상이 발생되고, 이에 따라 액정표시장치의 화질이 떨어지게 되는 것이다.

또한, 종래의 IPS 모드 액정표시장치는 기존 TN 모드 액정표시장치에 비해 컬러 시프트(color shift) 등의 시야각 특성이 개선되기는 하였으나, 모든 방향에 대해 일정한 시야각을 유지하지 못하며, 컬러 시프트 문제를 완전히 해결하지 못한다는 단점이 있다.

본 발명은 각각의 단위 픽셀에 대해 박막트랜지스터를 상기 단위 픽셀의 중앙 측부에 배치하여 상기 각 단위 픽셀을 구동하고, 또한, 상기 단위 픽셀에 형성되는 화소전극 및 공통전극을 원형으로 형성함으로써, 모든 방향에 대해 일정한 시야각을 유지하며, 컬러 시프트 문제를 극복하고, 화질의 균일성 및 스티칭 문제를 개선하는 횡전계 방식의 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 횡전계 방식의 액정표시장치는, 제1 방향을 따라 배치된 제1 및 제2 공통전극 라인에 의해 경계지어지고, 상기 제1 방향에 수직인 제2 방향을 따라 배치된 데이터 라인에 의해 경계지어진 단위 픽셀과, 제1 및 제2 화소 영역을 정의하기 위해 상기 단위 픽셀의 중간 영역에서 상기 데이터 라인과 교차하여 배치되고, 상기 제1 및 제2 공통전극 라인으로부터 이격된 게이트 라인과, 상기 게이트 라인과 상기 데이터 라인의 교차부에 형성되고, 게이트 전극, 소오스 전극 및 한 쌍의 드레인 전극을 포함하는 박막트랜지스터와, 상기 한 쌍의 드레인 전극과 각각 전기적으로 연결되고, 상기 제1 및 제2 화소 영역에 각각 배치된 제1 및 제2 원형 화소전극과, 상기 제1 화소 영역에 배치되고, 상기 제1 공통전극 라인에 연결되고, 상기 제1 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제1 원형 화소 전극의 외부 영역에 배치된 제1 및 제2 원형 공통전극과, 상기 제2 화소 영역에 배치되고, 상기 제2 공통전극 라인에 연결되고, 상기 제2 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제2 원형 화소 전극의 외부 영역에 배치된 제3 및 제4 원형 공통전극을 포함한다.

본 발명에 의한 횡전계 방식 액정표시장치 제조방법은, 기판 상에 제1 방향에 수직인 제2 방향을 따라 배치된 수직 패턴을 갖고 상기 제1 방향을 따라 배치된 한 쌍의 공통전극 라인과 게이트 라인을 형성하는 단계와, 상기 게이트 라인과 상기 한 쌍의 공통전극 라인을 포함하는 상기 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 박막트랜지스터를 형성하는 단계와, 상기 한 쌍의 공통전극 라인의 어느 하나와 상기 게이트 라인 사이에 제1 화소 영역을 정의하고 상기 한 쌍의 공통전극 라인의 다른 하나와 상기 게이트 라인 사이에 제2 화소 영역을 정의하기 위해, 상기 한 쌍의 공통전극 라인과 상기 게이트 라인을 교차하여 상기 제2 방향을 따라 배치된 데이터 라인을 형성하는 단계와, 상기 데이터 라인과 상기 박막트랜지스터를 포함하는 상기 기판 상에 보호막을 형성하는 단계와, 상기 제1 화소 영역 내에 제1 원형 화소 전극과 제1 한 쌍의 원형 공통 전극을 형성하고 상기 제2 화소 영역 내에 제2 원형 화소 전극과 제2 한 쌍의 원형 공통 전극을 형성하는 단계를 포함한다.

삭제

이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.

도 3은 본 발명에 의한 IPS 모드 액정표시장치 하부기판의 일부 평면도로서, 하나의 단위 픽셀이 도시되어 있다.

도 3을 참조하면, 본 발명에 의한 하부기판의 단위 픽셀(P)은 좌, 우로 인접한 데이터 라인(313) 및 상기 데이터 라인(313)을 교차하는 게이트 라인(311)과, 상기 게이트 라인(311)의 상, 하로 소정 간격 이격되어 형성된 공통전극 라인(312)에 의해 정의되며, 상기 단위 픽셀(P)은 상기 도시된 바와 같이 한 쌍의 화소 영역(P1, P2)을 구비하고 있음을 그 특징으로 한다.

즉, 상기 단위 픽셀(P)의 중앙부분을 게이트 라인(311)이 관통하며, 상기 게이트 라인(311)과 상기 게이트 라인(311)의 상, 하에 구비된 공통전극 라인(312) 사이 영역에 각각 화소 영역(P1, P2)이 형성되는 것이다.

단, 상기 한 쌍의 화소 영역(P1, P2)은 동일한 게이트 신호 및 데이터 신호에 의해 동작하므로, 결과적으로는 하나의 화소(P)를 이루게 된다.

이 때, 박막트랜지스터(T)는 상기 게이트 라인(311)과 데이터 라인(313)의 교차지점에 형성되는 것으로, 종래와는 달리 상기 단위 픽셀(P)의 중앙 측부에 배치된다.

여기서, 상기 박막트랜지스터(T)의 게이트 전극은 상기 게이트 라인(311)이 그 역할을 하게 되며, 소스 전극(321)은 상기 데이터 라인(313)에서 인출되어 형성된다. 상기 데이터 라인(313)에서 인출되는 소스 전극(321)은 상기 게이트 라인(311) 상에 형성되며, 상기 소스 전극(321)의 상, 하 방향으로 한 쌍의 드레인 전극(323)이 형성된다.

또한, 상기 한 쌍의 드레인 전극(323)은 화소전극 연결패턴(324)으로 연결되 어 상기 한 쌍의 화소 영역(P1, P2)에 원형으로 각각 형성된 화소전극(317)과 콘택홀(340)을 통해 전기적으로 연결된다.

또한, 상기 원형으로 형성된 화소전극(317)의 내부 및 외부는 상기 공통전극 라인(311)과 접속된 원형의 공통전극(315, 315a)이 형성되어 있다. 여기서, 공통전극 라인(311)은 상기 게이트 라인을 향해 연장된 수직패턴을 구비한다. 상기 수직패턴은 상기 화소전극(317)을 가로지르도록 형성된다. 이 때 상기 공통전극 라인(311) 및 원형의 공통전극(315, 315a)은 각각 제 1, 2콘택홀(330, 331)에 의해 수직패턴과 연결된다.

즉, 본 발명의 경우 상기 횡전계를 형성하는 상기 화소전극(317) 및 공통전극(315, 315a)이 원형 형태로 구비되어 상기 횡전계에 의해 동작하는 액정의 방향이 모든 방향에서 일정하기 때문에 시야각 특성을 개선할 수 있으며, 이를 통해 컬러 시프트 문제를 극복할 수 있게 되는 것이다.

상기와 같은 본 발명의 구조에 상기 단위 픽셀이 구동되는 것을 간단히 설명하면 다음과 같다.

상기 게이트 라인(311)에 소정의 신호가 인가되어 상기 단위 픽셀(P)에 구비된 박막트랜지스터(T)의 게이트가 온 되면, 그에 따라 상기 소스 전극(321)을 통해 인가되는 데이터 전압이 상기 드레인 전극(323)으로 인가되어 상기 한 쌍의 원형 화소 전극(317)에 가해진다.

또한, 상기 공통전극 라인(312)으로는 항상 일정한 크기의 전압이 인가되며, 상기 공통전극 라인(313)의 수직패턴(312a)을 통해 공통전극 라인(313)과 연결된 원형의 공통전극(315, 315a)이 상기 화소전극(317)을 둘러싸고 있으므로 상기 공통전극(315, 315a)과 화소전극(317) 간에는 횡전계가 발생된다.

본 발명의 경우 상기 화소전극(317) 및 공통전극(315, 315a)이 도시된 바와 같이 원형으로 구비되어 있기 때문에 상기 횡전계에 의해 동작하는 액정의 방향이 모든 방향에서 일정하게 되어 시야각 특성을 개선할 수 있으며, 이를 통해 컬러 시프트 문제를 극복할 수 있다.또한, 본 발명에서와 같은 구조로 박막트랜지스터(T)를 형성하게 되면, 사진식각 공정에 있어 노광 장비의 정밀도의 한계에 의해 발생되는 스티치(stitch) 및/ 또는 오버레이(overlay) 불량을 극복할 수 있게 된다.

이 때, 상기 스티치 및 오버레이 불량을 설명하면, 먼저 스티치 불량이란 일반적으로 어레이 기판의 화면 사이즈는 포토 공정에서 사용되는 노광 마스크보다 크며, 이에 따라 노광 시에는 어레이 기판의 화면을 여러 쇼트(shot)로 분할하여 반복하여 노광하게 되는데, 이 경우 노광 장비의 정밀도에 한계가 있어서 상기 쇼트간의 미스 얼라인(miss align)이 발생하는 것을 말한다.

또한, 오버레이 불량이란 게이트 라인 상부에 데이터 라인 및 소스/드레인전극을 형성함에 있어, 노광 장비 등의 정밀도 한계에 의해 마스크가 정확히 일치하지 않고 조금씩 틀어지게 되어, 상기 게이트라인 및 드레인전극이 각각의 화소영역 마다 일정하게 오버랩되지 않는 것을 의미하는 것이다.

이과 같은 스티치 및 오버레이 불량이 발생하는 경우는 어레이 기판 상에 형성된 각각의 화소영역 마다의 기생용량이 차이가 발생되며, 이에 의해 액정표시장치의 화질이 떨어지는 문제점이 있었다.

그러나, 본 발명 실시예에 의한 구조에 따르면 스티치 및/ 또는 오버레이 불량이 발생하여도 즉, 쇼트(shot) 및/ 또는 마스크(mask)가 미스 얼라인(miss align)되어도 기생용량이 변동되지 않도록 충분한 마진(margin)이 각 화소영역마다의 박막트랜지스터 영역 내에 형성되어 있으므로 상기와 같은 문제를 극복할 수 있게 되는 것이다.

도 4a 내지 도 4c는 도 3에 도시된 단위 픽셀의 제조 공정도이다.

단, 이는 제조 공정 평면도, 특정부분에 대한 제조 공정 단면도(Ⅲ-Ⅲ', Ⅳ-Ⅳ')로 각각 구성되어 있다.

또한, 상기 제조 공정에서의 각 패턴은 별도의 마스크에 그려진 패턴을 박막이 증착된 기판 상에 전사시켜 형성하는 일련의 공정을 거쳐 형성되며, 이러한 공정은 포토레지스트 도포(Photo Ressist Coating), 정렬 및 노광(Align Exposure), 현상(Develop)을 주요 공정으로 하는 사진식각(photolithography) 공정을 말한다.

먼저 도 4a에 도시된 바와 같이 기판(400) 상에 도전성 금속을 증착하고 패터닝하여 게이트 라인(311) 및 공통전극 라인(312)를 형성한다. 이 때, 상기 공통전극 라인(312)은 소정 위치에서 돌출된 수직패턴(312a)을 갖는다.

다음으로 상기 게이트 라인(311) 등이 형성된 기판(400)의 전면에 실리콘 질화막(SiNx)과 실리콘 산화막(SiO₂) 등과 같은 무기절연물질 또는 아크릴수지(acryl resin)와 벤조사이클로부텐(BCB) 등과 같은 유기절연물질을 증착하여 게이트 절연층(410)을 형성한다.

다음으로 도 4b에 도시된 바와 같이 상기 게이트 절연막(410)이 형성된 기판 상에 순수 아몰퍼스 실리콘(a-Si)과 불순물이 함유된 아몰퍼스 실리콘(n+a-Si)을 적층한 후, 패터닝하여 액티브층(420)과 오믹콘택층(421)을 형성하고, 상기 오믹콘택층(421)이 형성된 기판 상에 도전성 금속을 증착하고 패터닝하여 데이터 라인(313)과 소스전극(321), 드레인전극(323)을 형성한다.

이 때, 상기 드레인 전극(323)은 화소영역으로 인출되어 화소전극 연결패턴(324)를 형성한다.

그 후 상기 드레인전극(323) 등이 형성된 기판의 전면에 저유전물질인 BCB 또는 아크릴 수지를 증착하여 보호막(430)을 형성하고 패터닝하여 상기 화소전극 연결패턴(324)의 상부에 콘택홀(340)을 형성한다.

또한, 공통전극라인(312)의 수직패턴(312a) 상의 소정 영역에도 상기 게이트 절연층(410) 및 저유전물질(430)이 오픈되는 제 1콘택홀(330) 및 제 2콘택홀(331)이 형성된다.

본 발명의 경우는 도시된 바와 같이 박막트랜지스터(T)가 상기 게이트 라인(311)과 데이터 라인(313)의 교차지점에 형성되는 것으로, 종래와는 달리 상기 단위 픽셀의 중앙 측부에 배치된다는 점에 그 특징이 있다.

여기서, 상기 박막트랜지스터(T)의 게이트 전극은 상기 게이트 라인(311)이 그 역할을 하게 되며, 소스 전극(321)은 상기 데이터 라인(313)에서 인출되어 형성되고, 상기 소스 전극(321)은 상기 게이트 라인(311) 상에 형성되며, 상기 소스 전극(321)의 상, 하 방향으로 한 쌍의 드레인 전극(323)이 형성된다.

즉, 본 발명에 의한 IPS 모드 액정표시장치의 단위 픽셀(P)은 좌, 우로 인접한 데이터 라인(313) 및 상기 데이터 라인(313)에 교차하는 게이트 라인(311)과, 상기 게이트 라인(311)의 상, 하로 소정 간격 이격되어 형성된 공통전극 라인(312)에 의해 정의되며, 상기 단위 픽셀(P)은 상기 도시된 바와 같이 한 쌍의 화소 영역(P1, P2)을 구비하고 있음을 그 특징으로 한다.

이와 같이 상기 박막트랜지스터를 구성하게 되면 앞서 설명한 바와 같이 사진식각 공정에 있어 노광 장비의 정밀도의 한계에 의해 발생되는 스티치(stitch) 및/ 또는 오버레이(overlay) 불량을 극복할 수 있게 된다.

도 4c는 공통전극(315, 315a)과 화소전극(317)을 형성하는 공정으로서, 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등과 같은 투명 도전성 금속을 증착하고 패터닝하여 형성한다.

이 때, 상기 화소전극(317)은 도시된 바와 같이 원형 형태로 패터닝되어 상기 한 쌍의 화소 영역(P1, P2)에 각각 형성되며, 이는 상기 화소전극 연결패턴(324) 상에 형성된 콘택홀(340)을 통해 결과적으로 드레인 전극(323)과 전기적으로 연결된다. 이때, 공통전극 라인(312)의 수직패턴은 화소전극(317)을 가로지르도록 형성되어 있다.

또한, 상기 공통전극(315, 315a)은 도시된 바와 같이 2개의 원형 형태로 패터닝되어 상기 한 쌍의 화소 영역(P1, P2)에 각각 형성되는데, 제 1공통전극(315)은 상기 화소전극(317)의 외부를 둘러싸는 형태로 형성되어 상기 제 1콘택홀(330)에 의해 공통전극 라인(312)의 수직패턴과 전기적으로 연결되며, 제 2 공통전극(315a)은 상기 화소전극(317)의 내부에 형성된 것으로 상기 제 2콘택홀(331)에 의해 공통전극 라인(312)의 수직패턴과 전기적으로 연결된다.

즉, 본 발명의 경우 상기 횡전계를 형성하는 상기 화소전극(317) 및 공통전극(315, 315a)이 원형 형태로 구비되어 상기 횡전계에 의해 동작하는 액정의 방향이 모든 방향에서 일정하기 때문에 시야각 특성을 개선할 수 있으며, 이를 통해 컬러 시프트 문제를 극복할 수 있게 된다.

본 발명에 의한 횡전계 방식의 액정표시장치 및 그 제조방법에 의하면, 각각의 단위 픽셀에 대해 박막트랜지스터를 상기 단위 픽셀의 중앙 측부에 배치하여 상기 각 단위 픽셀을 구동하고, 또한, 상기 단위 픽셀에 형성되는 화소전극 및 공통전극을 원형으로 형성함으로써, 모든 방향에 대해 일정한 시야각을 유지하며, 컬러 시프트 문제를 극복하고, 화질의 균일성 및 스티칭 문제를 개선할 수 있게 된다.

Claims

제1 방향을 따라 배치된 제1 및 제2 공통전극 라인에 의해 경계지어지고, 상기 제1 방향에 수직인 제2 방향을 따라 배치된 데이터 라인에 의해 경계지어진 단위 픽셀과,

제1 및 제2 화소 영역을 정의하기 위해 상기 단위 픽셀의 중간 영역에서 상기 데이터 라인과 교차하여 배치되고, 상기 제1 및 제2 공통전극 라인으로부터 이격된 게이트 라인과,

상기 게이트 라인과 상기 데이터 라인의 교차부에 형성되고, 게이트 전극, 소오스 전극 및 한 쌍의 드레인 전극을 포함하는 박막트랜지스터와,

상기 한 쌍의 드레인 전극과 각각 전기적으로 연결되고, 상기 제1 및 제2 화소 영역에 각각 배치된 제1 및 제2 원형 화소전극과,

상기 제1 화소 영역에 배치되고, 상기 제1 공통전극 라인에 연결되고, 상기 제1 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제1 원형 화소 전극의 외부 영역에 배치된 제1 및 제2 원형 공통전극과,

상기 제2 화소 영역에 배치되고, 상기 제2 공통전극 라인에 연결되고, 상기 제2 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제2 원형 화소 전극의 외부 영역에 배치된 제3 및 제4 원형 공통전극과,

상기 제 1 화소 영역내에서 상기 제 2 방향을 따라 상기 게이트 라인을 향해 상기 제 1 공통전극 라인으로부터 연장되고 상기 제 1 원형 화소전극을 가로지르도록 형성된 제 1 수직패턴과,

상기 제 2 화소 영역내에서 상기 제 2 방향을 따라 상기 제 2 공통전극 라인으로부터 연장되고 상기 제 2 원형 화소전극을 가로지르도록 형성된 제 2 수직패턴을 포함하며,

상기 제 1 및 제 2 원형 공통전극은 상기 제 1 수직패턴과 전기적으로 접촉하여 상기 제 1 공통전극 라인과 전기적으로 접속하며, 상기 제 3 및 제 4 원형 공통전극은 상기 제 2 수직패턴과 전기적으로 접촉하여 상기 제 2 공통전극 라인과 전기적으로 연결되는 것을 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
제1항에 있어서,

상기 게이트 라인은 상기 박막트랜지스터의 게이트 전극의 기능을 갖는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
제1항에 있어서,

상기 소오스 전극은 상기 게이트 라인 상에 상기 제1 방향을 따라 배치되는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
제1항에 있어서,

상기 제1 원형 화소 전극과 상기 제1 및 제2 원형 공통 전극은 서로 간에 동심원을 가지고, 상기 제2 원형 화소 전극과 상기 제3 및 제4 원형 공통 전극은 서로 간에 동심원을 가지는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
제1 항에 있어서,

상기 한 쌍의 드레인 전극의 어느 하나는 상기 제1 화소 영역 내로 배치된 제1 영역을 포함하고, 상기 한 쌍의 드레인 전극의 다른 하나는 상기 제2 화소 영역 내로 배치된 제2 영역을 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
제5항에 있어서,

상기 제1 원형 화소 전극은 제1 콘택홀을 통해 상기 한 쌍의 드레인 전극의 어느 하나에 전기적으로 연결되고, 상기 제2 원형 화소 전극은 제2 콘택홀을 통해 상기 한 쌍의 드레인 전극의 다른 하나에 전기적으로 연결되는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
제1항에 있어서,

상기 박막트랜지스터는 상기 게이트 전극과 상기 소오스 전극 사이에 배치된 액티브층 및 오믹 컨택층을 더 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
제7항에 있어서,

상기 소오스 전극의 센터 라인은 상기 게이트 전극의 센터 라인과 일치하는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
제1항에 있어서,

상기 제1 및 제2 원형 화소 전극은 상기 한 쌍의 드레인 전극에 의해 전기적으로 서로 연결되는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
기판 상에 제1 방향에 수직인 제2 방향을 따라 배치된 수직 패턴을 갖고 상기 제1 방향을 따라 배치된 한 쌍의 공통전극 라인과 게이트 라인을 형성하는 단계와,

상기 게이트 라인과 상기 한 쌍의 공통전극 라인을 포함하는 상기 기판 상에 게이트 절연막을 형성하는 단계와,

상기 게이트 절연막 상에 박막트랜지스터를 형성하는 단계와,

상기 한 쌍의 공통전극 라인의 어느 하나와 상기 게이트 라인 사이에 단위화소영역 중 제1 화소 영역을 정의하고 상기 한 쌍의 공통전극 라인의 다른 하나와 상기 게이트 라인 사이에 상기 단위화소영역 중 제2 화소 영역을 정의하기 위해, 상기 한 쌍의 공통전극 라인과 상기 게이트 라인을 교차하여 상기 제2 방향을 따라 배치된 데이터 라인을 형성하는 단계와,

상기 데이터 라인과 상기 박막트랜지스터를 포함하는 상기 기판 상에 보호막을 형성하는 단계와,

상기 제1 화소 영역 내에 제1 원형 화소 전극과 제1 한 쌍의 원형 공통 전극을 형성하고 상기 제2 화소 영역 내에 제2 원형 화소 전극과 제2 한 쌍의 원형 공통 전극을 형성하는 단계를 포함하며,

상기 한쌍의 공통전극 라인과 각각 연결되는 수직 패턴들은 각각 상기 제 1 및 제 2 원형 화소전극을 가로 지르며 형성되고,

상기 제 1 한쌍의 원형 공통 전극은 상기 한 쌍의 공통전극 라인의 어느 하나의 수직 패턴과 전기적으로 접촉시키며,

상기 제 2 한쌍의 원형 공통 전극은 상기 한 쌍의 공통전극 라인의 다른 하나의 수직 패턴과 전기적으로 접촉하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.
제10항에 있어서, 상기 제1 원형 화소 전극과 상기 제1 한 쌍의 원형 공통 전극은 서로 간에 동심원을 가지고, 상기 제2 원형 화소 전극과 상기 제2 한 쌍의 원형 공통 전극은 서로 간에 동심원을 가지는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.
제10항에 있어서,

상기 박막트랜지스터를 형성하는 단계는,

상기 게이트 절연막을 포함하는 상기 기판 상에 순수한 아몰퍼스 실리콘과 불순물이 함유된 아몰퍼스 실리콘을 연속 증착하는 단계와,

상기 순수한 아몰퍼스 실리콘과 상기 불순물이 함유된 아몰퍼스 실리콘을 패터닝하여 각각 액티브층과 오믹 콘택층을 형성하는 단계를 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.
제12항에 있어서,

상기 데이터 라인을 형성하는 단계는,

상기 오믹 콘택층 상에 상기 제1 방향을 따라 상기 데이터 라인으로부터 연장된 소오스 전극을 형성하는 단계와,

상기 소오스 전극의 반대 측의 상기 오믹 콘택층 상에 한 쌍의 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.
제13항에 있어서,

상기 한 쌍의 드레인 전극의 어느 하나는 상기 제1 화소 영역 내로 연장된 제1 영역을 포함하고, 상기 한 쌍의 드레인 전극의 다른 하나는 상기 제2 화소 영역 내로 연장된 제2 영역을 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.
제13항에 있어서,

상기 소오스 전극의 센터 라인은 상기 게이트 라인의 센터 라인과 일치하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.
제10항에 있어서,

상기 한 쌍의 공통전극 라인의 어느 하나의 수직 패턴은 상기 제1 화소 영역 내에서 상기 제2 방향을 따라 상기 게이트 라인을 향해 연장되고, 상기 한 쌍의 공통전극 라인의 다른 하나의 수직 패턴은 상기 제2 화소 영역 내에서 상기 제2 방향을 따라 상기 게이트 라인을 향해 연장되는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.
제16항에 있어서,

상기 제1 한 쌍의 원형 공통 전극은 상기 게이트 절연막과 상기 보호막에 형성된 제1 콘택홀을 통해 상기 한 쌍의 공통전극 라인의 어느 하나의 수직 패턴에 전기적으로 접촉되고, 상기 제2 한 쌍의 원형 공통 전극은 상기 게이트 절연막과 상기 보호막에 형성된 제2 콘택홀을 통해 상기 한 쌍의 공통전극 라인의 다른 하나의 수직 패턴에 전기적으로 접촉되는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.
제1항에 있어서,

상기 게이트 라인 상에 배치된 게이트 절연막과,

상기 드레인 전극을 포함한 기판상에 배치된 보호막을 더 포함하며,

상기 제 1 수직패턴과 상기 제 1 및 제 2 원형 공통전극은 상기 게이트 절연막과 상기 보호막에 형성된 제 1 콘택홀을 통해 서로 전기적으로 접촉하며,

상기 제 2 수직패턴과 상기 제 3 및 제 4 원형 공통전극은 상기 게이트 절연막과 상기 보호막에 형성된 제 2 콘택홀을 통해 서로 전기적으로 접촉하는 횡전계 방식의 액정표시장치.