JPS63292114A - アクティブマトリックス型液晶表示装置 - Google Patents
アクティブマトリックス型液晶表示装置Info
- Publication number
- JPS63292114A JPS63292114A JP62127598A JP12759887A JPS63292114A JP S63292114 A JPS63292114 A JP S63292114A JP 62127598 A JP62127598 A JP 62127598A JP 12759887 A JP12759887 A JP 12759887A JP S63292114 A JPS63292114 A JP S63292114A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- liquid crystal
- display pixel
- display picture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、ｖｉｉ！ｌトランジスタ（以下、ＴＰＴ）を
アクティブ素子として用いたアクティブマトリックス型
液晶表示装置に間する。
アクティブ素子として用いたアクティブマトリックス型
液晶表示装置に間する。
（従来の技術）
近年、液晶表示装置として、テレビ表示やグラフィック
ディスプレイ等を指向した大容量・高密度のアクティブ
マトリックス型液晶表示装置の開発、実用化が盛んであ
る。このような液晶表示装置では、クロストークのない
高いコントラストの表示が行えるように、各画素の駆動
、制御を行う手段としてアクティブ素子が用いられてい
る。
ディスプレイ等を指向した大容量・高密度のアクティブ
マトリックス型液晶表示装置の開発、実用化が盛んであ
る。このような液晶表示装置では、クロストークのない
高いコントラストの表示が行えるように、各画素の駆動
、制御を行う手段としてアクティブ素子が用いられてい
る。
このアクティブ素子としては、単結晶Ｓｌ基板上に形成
されたＭＯＳＦＥＴが用いられていたが、近年では、透
過型表示が可能であり、大面積化も容易である等の理由
から透明絶縁基板上にＴＰＴ、を形成したものが用いら
れている。
されたＭＯＳＦＥＴが用いられていたが、近年では、透
過型表示が可能であり、大面積化も容易である等の理由
から透明絶縁基板上にＴＰＴ、を形成したものが用いら
れている。
第７図は、このようなＴＰＴのアレイを備えたアクディ
プマトリックス型液晶表示装置の構造を示す断面図で、
ガラスあるいはプラスチックからなる第１の基板１上に
は、ゲート線と一体のゲート電極２が形成され、これを
覆うように絶縁ｊ！１３が形成されている。そしてこの
絶縁！ｆ１３上の所定の位置には例えば水素化アモルフ
ァスシリコン等からなる半導体！４が形成され、この半
導体Ｒ４を挟むように信号線と一体のドレイン電極５や
、例えばＩ Ｔｏ （Ｉｎｄｉｕｎ Ｔｉｎ ０ｘｉｄ
ｅ）からなる表示画素電極６、該表示画素電極６と一体
のソース電極７が形成されている。また、この表示画素
電極６を除いた半導体Ｊｌ！４とドレイン電極５および
ソース電極７上には、例えばシリコン′窒化膜等の無機
保護膜８が形成されており、この無機保護膜８上には例
えばポリイミド等の有機保護膜９が形成されている。そ
して有機保護ＷＡ９上に光遮蔽電極１０、有機保護１！
［１１および液晶配向膜１２が順次形成されている。
プマトリックス型液晶表示装置の構造を示す断面図で、
ガラスあるいはプラスチックからなる第１の基板１上に
は、ゲート線と一体のゲート電極２が形成され、これを
覆うように絶縁ｊ！１３が形成されている。そしてこの
絶縁！ｆ１３上の所定の位置には例えば水素化アモルフ
ァスシリコン等からなる半導体！４が形成され、この半
導体Ｒ４を挟むように信号線と一体のドレイン電極５や
、例えばＩ Ｔｏ （Ｉｎｄｉｕｎ Ｔｉｎ ０ｘｉｄ
ｅ）からなる表示画素電極６、該表示画素電極６と一体
のソース電極７が形成されている。また、この表示画素
電極６を除いた半導体Ｊｌ！４とドレイン電極５および
ソース電極７上には、例えばシリコン′窒化膜等の無機
保護膜８が形成されており、この無機保護膜８上には例
えばポリイミド等の有機保護膜９が形成されている。そ
して有機保護ＷＡ９上に光遮蔽電極１０、有機保護１！
［１１および液晶配向膜１２が順次形成されている。
一方、第１の基板１と対向配置したガラスあるいはプラ
スチックからなる第２の基板１３の内面には、カラーフ
ィルタ１４、透明対向電極１５および液晶配向膜１６が
順に形成されている。
スチックからなる第２の基板１３の内面には、カラーフ
ィルタ１４、透明対向電極１５および液晶配向膜１６が
順に形成されている。
この第２の基板１３と第１の基板１とは１０μｍ程度の
間隔を保持して周囲部を封着されており、その間隙に液
晶１７が封入されている。
間隔を保持して周囲部を封着されており、その間隙に液
晶１７が封入されている。
（発明が解決しようとする問題点）
ところが、上述した従来の液晶表示装置では、Ｔ Ｆ
１’が存在するため、表示画素１Ｎ！６の面積を大きく
するには限界があり、高透過率、高コントラスト比を得
ることが非常に困難であるという問題を有していた。
１’が存在するため、表示画素１Ｎ！６の面積を大きく
するには限界があり、高透過率、高コントラスト比を得
ることが非常に困難であるという問題を有していた。
本発明は、上述した問題点を解決するためになされたも
ので、高透過率、高コントラスト比が得られ、しかもフ
リッカ−がないように表示画素電極の高性能化を図った
アクティブマトリックス型′液晶表示装置を提供するこ
とを目的とする。
ので、高透過率、高コントラスト比が得られ、しかもフ
リッカ−がないように表示画素電極の高性能化を図った
アクティブマトリックス型′液晶表示装置を提供するこ
とを目的とする。
［発明の構成コ
（問題点を解決するための羊膜）
本発明のアクティブマトリックス型液晶表示装置は、表
示画素電極と薄膜半導体素子を一組とする各画素の駆動
回路を主面上に格子状に配列形成するとともに、縦横に
配線され各、薄膜半導体素子を行と列単位に夫々接続す
るゲート電極およびソース電極あるいはドレイン電極と
を形成した第１の基板と、この第１の基板と対向配置さ
れ主面上に透明対向電極が形成された第２の基板と、上
記第１の基板と第２の基板間に挟持された液晶とを備え
たアクティブマトリックス型液晶表示装置において、上
記第１の基板に形成された表示画素電極上にこれに接続
される第２の表示画素電極を形成したことを特徴とする
ものである。
示画素電極と薄膜半導体素子を一組とする各画素の駆動
回路を主面上に格子状に配列形成するとともに、縦横に
配線され各、薄膜半導体素子を行と列単位に夫々接続す
るゲート電極およびソース電極あるいはドレイン電極と
を形成した第１の基板と、この第１の基板と対向配置さ
れ主面上に透明対向電極が形成された第２の基板と、上
記第１の基板と第２の基板間に挟持された液晶とを備え
たアクティブマトリックス型液晶表示装置において、上
記第１の基板に形成された表示画素電極上にこれに接続
される第２の表示画素電極を形成したことを特徴とする
ものである。
（作 用）
本発明は、絶縁基板上に設けられたゲート電極に対向し
て、ドレインおよびソース電極間に半導体層を有する薄
膜トランジスタと表示画素電極がマトリックス状に配列
形成された第１の基板に、信号線とゲート電極に重なり
合うように、第２表示画素電極を形成することにより、
表示画素面積を大幅に拡大でき、高透過率を得ることが
できる。
て、ドレインおよびソース電極間に半導体層を有する薄
膜トランジスタと表示画素電極がマトリックス状に配列
形成された第１の基板に、信号線とゲート電極に重なり
合うように、第２表示画素電極を形成することにより、
表示画素面積を大幅に拡大でき、高透過率を得ることが
できる。
また光透過領域で未応答部分が存在しないために、高コ
ントラスト比を得ることができる。
ントラスト比を得ることができる。
さらに第１の基板と第２表示画素電極の間隙に、第２表
示画素電極と重なり合うように光遮蔽電極を形成するこ
とにより、寄生容量を実質的に小さくすることができ、
フリッカ−をなくすことができる。
示画素電極と重なり合うように光遮蔽電極を形成するこ
とにより、寄生容量を実質的に小さくすることができ、
フリッカ−をなくすことができる。
（実施例）
以下、本発明の一実施例ついて図を参照にして説明する
。
。
第１図は実施例のアクティブマトリックス型液晶表示装
置の等価回路を示しており、複数のゲー）１１ＹＪ （
Ｊ＝１，２，３． ・・−ｎ＞と信号線Ｘ１（ｉ＝１．
２．３．・・・ｍ）の各交点位置に、薄膜トランジスタ
２１が形成されている６図中の２２は、各薄膜トランジ
スタ２１のソースに接続された表示画素電極であり、こ
の表示画素電極２２と透明対向電極２３との間に液晶２
４が挟持されている。
置の等価回路を示しており、複数のゲー）１１ＹＪ （
Ｊ＝１，２，３． ・・−ｎ＞と信号線Ｘ１（ｉ＝１．
２．３．・・・ｍ）の各交点位置に、薄膜トランジスタ
２１が形成されている６図中の２２は、各薄膜トランジ
スタ２１のソースに接続された表示画素電極であり、こ
の表示画素電極２２と透明対向電極２３との間に液晶２
４が挟持されている。
第２図は、実施例のさらに詳細構造を示した図である。
なおりラーフィルタおよびカラーフィルタ上の透明対向
電極を有する第２の基板および液晶については図示を省
略した。
電極を有する第２の基板および液晶については図示を省
略した。
即ち、ガラスあるいはプラスチックからなる第２の基板
３１上には、ゲート電極３２が形成されおり、このゲー
ト電極３２上には例えばシリコン窒化膜等の絶縁層３３
が堆積形成され、さらに例えば水素化アモルファスシリ
コン等が堆積形成されて半導体層３４が形成されている
。
３１上には、ゲート電極３２が形成されおり、このゲー
ト電極３２上には例えばシリコン窒化膜等の絶縁層３３
が堆積形成され、さらに例えば水素化アモルファスシリ
コン等が堆積形成されて半導体層３４が形成されている
。
この半導体屑３４に、高濃度不純物添加層例えばリンあ
るいはヒ素を不純物として添加したａ −３ｉからなる
ｎ” １３５が形成され、エツチングによってソース電
極側とドレイン電極側で分離され、Ｎチャンネル形トラ
ンジスタが形成される。
るいはヒ素を不純物として添加したａ −３ｉからなる
ｎ” １３５が形成され、エツチングによってソース電
極側とドレイン電極側で分離され、Ｎチャンネル形トラ
ンジスタが形成される。
この半導体Ｒ３４、ｎ中層３５を含む絶縁層３３上には
、例えばＩＴＯ３６およびモリブデン３７が順に堆積形
成されており、これらを所定の形状にエツチングして表
示画素電極３８が形成されている。そして、表示画素電
極３８、半導体Ｒ３４を含む絶縁Ｒ３３上には、例えば
アルミニウムを堆積し、さらにエツチングして上記半導
体層３４を挟んで信号線ＹＪと一体のドレイン電！＠３
９および表示画素電極３８と一体のソース電極４゜が形
成されている。
、例えばＩＴＯ３６およびモリブデン３７が順に堆積形
成されており、これらを所定の形状にエツチングして表
示画素電極３８が形成されている。そして、表示画素電
極３８、半導体Ｒ３４を含む絶縁Ｒ３３上には、例えば
アルミニウムを堆積し、さらにエツチングして上記半導
体層３４を挟んで信号線ＹＪと一体のドレイン電！＠３
９および表示画素電極３８と一体のソース電極４゜が形
成されている。
さらに、ドレイン電ｔｆ４３９および表示画素電極３８
およびソース電極４０上には、例えばシリコン窒化膜等
の無機保護膜４１およびポリイミド等の有機保護膜４２
が順に堆積形成されている０表示画素電極３８上の無機
保護膜４１はエツチングにより除去されている。
およびソース電極４０上には、例えばシリコン窒化膜等
の無機保護膜４１およびポリイミド等の有機保護膜４２
が順に堆積形成されている０表示画素電極３８上の無機
保護膜４１はエツチングにより除去されている。
また、有機保護１４１上には、光遮蔽電極４３が半導体
屑３４およびｎ中層３５に対向して形成されており、さ
らに有機保護膜４２および光遮蔽電極４３上に有機保護
膜４４が形成され、この有機保護膜４４および表示画素
電極３８上に第２表示画素電極４５が形成され、この第
２表示画素電極４５上および有機保護膜４４上には液晶
配向膜４６が形成されている。
屑３４およびｎ中層３５に対向して形成されており、さ
らに有機保護膜４２および光遮蔽電極４３上に有機保護
膜４４が形成され、この有機保護膜４４および表示画素
電極３８上に第２表示画素電極４５が形成され、この第
２表示画素電極４５上および有機保護膜４４上には液晶
配向膜４６が形成されている。
このように液晶配向膜４６が形成された第１の基板３１
には、図示を省略した透明対向電極の形成された第２の
基板が所定の間隙を保持して周囲部を封着して対向配置
されており、その間隙部に液晶・４７が封入されている
。
には、図示を省略した透明対向電極の形成された第２の
基板が所定の間隙を保持して周囲部を封着して対向配置
されており、その間隙部に液晶・４７が封入されている
。
このように構成されたアクティブマトリックス型液晶表
示装置においては、第３図および第４図に示すように、
第２表示画素電極４５と光遮蔽電極４３が重なり合うよ
うに形成する。
示装置においては、第３図および第４図に示すように、
第２表示画素電極４５と光遮蔽電極４３が重なり合うよ
うに形成する。
さて、このアクティブマトリックス型液晶表示装置にお
ける駆動動作について第５図および第６図を参照にして
説明する。
ける駆動動作について第５図および第６図を参照にして
説明する。
第５図（ａ）はゲートパルスのタイミング波形を、第５
図（ｂ）は信号パルスタイミング波形を、第５図（ｃ）
は光遮蔽電極波形を、第５図（ｄ）は透明対向電極波形
を示している。
図（ｂ）は信号パルスタイミング波形を、第５図（ｃ）
は光遮蔽電極波形を、第５図（ｄ）は透明対向電極波形
を示している。
そしてゲート電圧のオン時間（ｔ ＝６３．５μｓｅｃ
＞に信号電圧が書込まれるが、ゲート電極と表示画素
電極３８との間に寄生容量が存在するためにゲート電圧
のオフ後、表示画素電極３８の電位は変化する。これが
第６図に示したΔｖ１である。また任意の信号電圧に対
して、それに対応する液晶４７のキャパシタンスが異な
るために、表示画素電極３８の電位変化は信号電圧によ
って異なっていた。
＞に信号電圧が書込まれるが、ゲート電極と表示画素
電極３８との間に寄生容量が存在するためにゲート電圧
のオフ後、表示画素電極３８の電位は変化する。これが
第６図に示したΔｖ１である。また任意の信号電圧に対
して、それに対応する液晶４７のキャパシタンスが異な
るために、表示画素電極３８の電位変化は信号電圧によ
って異なっていた。
その結果、従来例では第６図（Ｃ）、第６図（ｄ）、（
Δ■１≠ΔＶ２）に示す通り、任意の信号電圧に対して
正サイクル、負サイクルにおける表示画素電位のセンタ
ー値は、一定の電圧に定まらなかった。
Δ■１≠ΔＶ２）に示す通り、任意の信号電圧に対して
正サイクル、負サイクルにおける表示画素電位のセンタ
ー値は、一定の電圧に定まらなかった。
これに対し、本例における正サイクル、負サイクルの表
示画素電位は第６図（ａ＞および（ｂ）に示されるよう
に、表示画素電極３８の電位変化が小さくなり、（Δｖ
１ΦΔＶｌ）表示画素電位のセンター値は一定の電位に
定まる。そのためフリッカ−を完全になくすことができ
る。
示画素電位は第６図（ａ＞および（ｂ）に示されるよう
に、表示画素電極３８の電位変化が小さくなり、（Δｖ
１ΦΔＶｌ）表示画素電位のセンター値は一定の電位に
定まる。そのためフリッカ−を完全になくすことができ
る。
［発明の効果］
以上説明したように本発明のアクティブマトリックス型
液晶表示装置によれば、従来装置に比べ開口率が大きく
なるため、高透過率となり、また光遮蔽電極と第２表示
画素電極を重なり合せることで、高コントラスト比、フ
リッカ−のない画面とすることができる。
液晶表示装置によれば、従来装置に比べ開口率が大きく
なるため、高透過率となり、また光遮蔽電極と第２表示
画素電極を重なり合せることで、高コントラスト比、フ
リッカ−のない画面とすることができる。
第１図は、本発明による一実施例のアクティブマトリッ
クス型液晶表示装置の等価回路を示す図、第２図は実施
例の構造を示す部分断面図、第３国は実施例における第
１画素電極および第２表示画素電極を示す構成図、第４
図は実施例の部分断面図、第５図は実施例におけるゲー
ト電圧パルス波形、信号電圧はパルス波形、光遮蔽電圧
波形対向電極電圧波形図、第６図は従来の表示画素電位
と実施例の構造による表示画素電位を示す図、第７図は
従来のアクティブマトリックス型液晶表示装置を示す断
面図である。 ２１・・・・・・・・・薄膜トランジスタ２２・・・・
・・・・・表示画素電極 ２３・・・・・・・・・透明対向電極 ２４・・・・・・・・・液晶 ３１・・・・・・・・・第１の基板 ３２・・・・・・・・・ゲート電極 ３３・・・・・・・・・絶縁層 ３４・・・・・・・・・半導体層 ３５・・・・・・・・・ｎ中層
クス型液晶表示装置の等価回路を示す図、第２図は実施
例の構造を示す部分断面図、第３国は実施例における第
１画素電極および第２表示画素電極を示す構成図、第４
図は実施例の部分断面図、第５図は実施例におけるゲー
ト電圧パルス波形、信号電圧はパルス波形、光遮蔽電圧
波形対向電極電圧波形図、第６図は従来の表示画素電位
と実施例の構造による表示画素電位を示す図、第７図は
従来のアクティブマトリックス型液晶表示装置を示す断
面図である。 ２１・・・・・・・・・薄膜トランジスタ２２・・・・
・・・・・表示画素電極 ２３・・・・・・・・・透明対向電極 ２４・・・・・・・・・液晶 ３１・・・・・・・・・第１の基板 ３２・・・・・・・・・ゲート電極 ３３・・・・・・・・・絶縁層 ３４・・・・・・・・・半導体層 ３５・・・・・・・・・ｎ中層
Claims (2)
- （１）表示画素電極と薄膜半導体素子を一組とする各画
素の駆動回路を主面上に格子状に配列形成するとともに
、縦横に配線され各薄膜半導体素子を行と列単位に夫々
接続するゲート電極およびソース電極あるいはドレイン
電極とを形成した第１の基板と、前記第１の基板と対向
配置され主面上に透明対向電極が形成された第２の基板
と、上記第１の基板と第２の基板間に挟持された液晶と
を備えたアクティブマトリックス型液晶表示装置におい
て、 前記第１の基板に形成された表示画素電極上にこれに接
続される第２の表示画素電極を形成したことを特徴とす
るアクティブマトリックス型液晶表示装置。 - （２）第２の表示画素電極は、半導体層と対応して配置
された光遮蔽電極上の少なくとも一部を覆うように形成
されていることを特徴とする特許請求の範囲第１項記載
のアクティブマトリックス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62127598A JPS63292114A (ja) | 1987-05-25 | 1987-05-25 | アクティブマトリックス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62127598A JPS63292114A (ja) | 1987-05-25 | 1987-05-25 | アクティブマトリックス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63292114A true JPS63292114A (ja) | 1988-11-29 |
Family
ID=14964045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62127598A Pending JPS63292114A (ja) | 1987-05-25 | 1987-05-25 | アクティブマトリックス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63292114A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766120A2 (en) * | 1995-09-27 | 1997-04-02 | Sharp Kabushiki Kaisha | Active matrix substrate and display device incorporating the same |
| JP2002156646A (ja) * | 2000-09-08 | 2002-05-31 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2007298992A (ja) * | 1995-11-17 | 2007-11-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7361931B2 (en) | 1995-11-17 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display with an organic leveling layer |
| US7413937B2 (en) | 1995-12-14 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2008191665A (ja) * | 2007-02-02 | 2008-08-21 | Samsung Electronics Co Ltd | 表示装置及びアレイ基板の製造方法 |
| US7633085B2 (en) | 1999-03-29 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011186504A (ja) * | 2000-09-08 | 2011-09-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
-
1987
- 1987-05-25 JP JP62127598A patent/JPS63292114A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766120A3 (en) * | 1995-09-27 | 1998-07-08 | Sharp Kabushiki Kaisha | Active matrix substrate and display device incorporating the same |
| EP0766120A2 (en) * | 1995-09-27 | 1997-04-02 | Sharp Kabushiki Kaisha | Active matrix substrate and display device incorporating the same |
| JP2007298992A (ja) * | 1995-11-17 | 2007-11-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7361931B2 (en) | 1995-11-17 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display with an organic leveling layer |
| US7413937B2 (en) | 1995-12-14 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7633085B2 (en) | 1999-03-29 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011186504A (ja) * | 2000-09-08 | 2011-09-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2002156646A (ja) * | 2000-09-08 | 2002-05-31 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US8102480B2 (en) | 2000-09-08 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2013011903A (ja) * | 2000-09-08 | 2013-01-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2013178561A (ja) * | 2000-09-08 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8587741B2 (en) | 2000-09-08 | 2013-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2015146021A (ja) * | 2000-09-08 | 2015-08-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016186666A (ja) * | 2000-09-08 | 2016-10-27 | 株式会社半導体エネルギー研究所 | 表示装置、電気光学装置、及び電子機器 |
| US9798204B2 (en) | 2000-09-08 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2018092196A (ja) * | 2000-09-08 | 2018-06-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2008191665A (ja) * | 2007-02-02 | 2008-08-21 | Samsung Electronics Co Ltd | 表示装置及びアレイ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101402913B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 | |
| US20100157185A1 (en) | Liquid crystal display | |
| JP3069930B2 (ja) | 液晶表示装置 | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| KR950019865A (ko) | 액정표시장치 및 그 제조방법 | |
| US5491571A (en) | Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer | |
| KR20110137015A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| CN107490904A (zh) | 液晶显示面板和液晶显示装置 | |
| KR20110136555A (ko) | 액정 표시 장치 | |
| CN107589573A (zh) | 液晶显示面板和液晶显示装置 | |
| JPH07311390A (ja) | 液晶表示装置 | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPS63292114A (ja) | アクティブマトリックス型液晶表示装置 | |
| US5748268A (en) | Quasi-tiled active matrix display | |
| JPH0490513A (ja) | 液晶表示素子 | |
| JPH0772506A (ja) | 薄膜トランジスタパネル | |
| JP2562131B2 (ja) | マトリツクスパネル表示装置 | |
| JPH0540280A (ja) | カラー液晶表示パネル | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH05119346A (ja) | 液晶表示装置 | |
| JPS62278537A (ja) | アクテイブマトリツクス型表示装置用表示電極アレイ | |
| JP2523587B2 (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JPH06258650A (ja) | 液晶表示装置 | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JPH05119347A (ja) | 液晶表示装置 |