[go: up one dir, main page]

KR101288837B1 - 횡전계방식 액정표시소자 및 그 제조 방법 - Google Patents

횡전계방식 액정표시소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101288837B1
KR101288837B1 KR1020060059963A KR20060059963A KR101288837B1 KR 101288837 B1 KR101288837 B1 KR 101288837B1 KR 1020060059963 A KR1020060059963 A KR 1020060059963A KR 20060059963 A KR20060059963 A KR 20060059963A KR 101288837 B1 KR101288837 B1 KR 101288837B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
electrode
common electrode
crystal display
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060059963A
Other languages
English (en)
Other versions
KR20080001493A (ko
Inventor
남승희
류순성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060059963A priority Critical patent/KR101288837B1/ko
Priority to JP2006353321A priority patent/JP4578464B2/ja
Priority to US11/646,533 priority patent/US7593084B2/en
Publication of KR20080001493A publication Critical patent/KR20080001493A/ko
Application granted granted Critical
Publication of KR101288837B1 publication Critical patent/KR101288837B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134381Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 의한 수평전계방식 액정표시소자는 화소영역 내에 수평전계를 발생시키며 공기층을 사이에 두고 소정 간격 이격되어 형성된 공통전극과 화소전극을 포함하는 것을 특징으로 하며 상기 화소전극은 리프트 오프 공정을 이용하여 제조할 수 있다.
IPS, 수평전계방식, 횡전계방식, FFS, 리프트 오프

Description

횡전계방식 액정표시소자 및 그 제조 방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}
도 1a은 종래의 수평전계방식 액정표시소자의 단위화소를 나타낸 평면도.
도 1b는 도 1a의 I-I'선의 단면도.
도 2은 종래의 수평전계방식 액정표시소자의 구동원리를 설명하기 위한 단면도.
도 3a와 도 4a는 본 발명에 따른 수평전계방식 액정표시소자를 제조하는 방법을 나타낸 평면도.
도 3b, 도 4b, 도 5a 내지 도 5c는 본 발명에 따른 수평전계방식 액정표시소자를 제조하는 방법을 나타낸 단면도.
도 6a는 본 발명에 의한 수평전계방식 액정표시소자를 나타낸 평면도.
도 6b는 도 6a의 A-A'선의 단면도.
도 7은 본 발명에 의한 수평전계방식 액정표시소자의 액정의 배향을 개략적으로 나타낸 개념도.
<도면의 주요 부분에 대한 설명>
101 : 게이트라인 101a : 게이트전극
102a : 소스전극 102b : 드레인전극
103 : 데이터라인 104 : 공통라인
106 : 공통전극
본 발명은 액정표시소자에 관한 것으로, 특히 개구율을 높인 수평전계방식 액정표시소자에 관한 것이다.
고화질, 저전력의 평판표시소자(flat panel display device)로서 주로 사용되는 트위스트 네마틱모드(twisted nematic mode) 액정표시소자(liquid crystal display device)는 시야각이 좁다는 단점이 있다. 이것은 액정분자의 굴절율 이방성(refractive anisotropy)에 기인하는 것으로, 기판과 수평하게 배향된 액정분자가 액정패널(liquid crystal display panel)에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
따라서, 액정분자를 기판과 거의 수평한 방향으로 배향하여 시야각 문제를 해결하는 수평전계방식 액정표시소자(In Plane Switching mode LCD)가 최근에 활발하게 연구되고 있다.
도 1은 일반적인 수평전계방식 액정표시소자의 단위화소를 개략적으로 도시한 것으로, 도 1a는 평면도이고, 도 1b는 도 1a의 I-I'선의 단면도이다.
도면에 도시된 바와 같이, 투명한 제 1기판(10) 상에 게이트라인(1) 및 데이터라인(3)이 종횡으로 배열되어 화소영역을 정의한다. 실제의 액정표시소자에서는 n개의 게이트라인(1)과 m개의 데이터라인(3)이 교차하여 n×m개의 화소가 존재하지만, 도면에는 설명을 간단하게 하기 위해 단지 한 화소만을 나타내었다.
상기 게이트라인(1)과 데이터라인(3)의 교차점에는 게이트전극(1a), 액티브층(5) 및 소스/드레인전극(2a,2b)으로 구성된 박막트랜지스터(thin film transistor;9)가 배치되어 있으며, 상기 게이트전극(1a) 및 소스/드레인전극(2a, 2b)은 각각 게이트라인(1) 및 데이터라인(3)에 접속된다. 또한, 게이트절연막(8)은 기판 전체에 걸쳐서 적층되어 있다.
화소영역 내에는 상기 게이트라인(1)과 평행하게 공통라인(4)이 배열되고, 액정분자를 스위칭 시키는 적어도 한쌍의 전극 즉, 공통전극(6)과 화소전극(7)이 데이터라인(3)과 평행하게 배열되어 있다. 상기 공통전극(6)은 게이트라인(1)과 동시에 형성되어 공통라인(4)에 접속되며, 화소전극(7)은 소스/드레인전극(2a,2b)과 동시에 형성되어 박막트랜지스터(9)의 드레인전극(2b)과 접속된다. 그리고, 상기 소스/드레인전극(2a, 2b)을 포함하는 기판 전체에 걸쳐서 보호막(11)이 형성되어 있다. 또한, 상기 공통라인(4)과 중첩되어 형성되며, 화소전극(7)과 접속하는 화소전극라인(14)은 그 사이에 개재된 절연막(8)을 사이에 두고 스토리지커패시터(Cst)를 형성한다.
또한, 제2기판(20)에는 박막트랜지스터(9), 게이트라인(1) 및 데이터라인(3)으로 빛이 새는 것을 방지하는 블랙매트릭스(21)와 칼라를 구현하기 위한 칼라필터(23)가 형성되어 있다. 그리고, 상기 제1기판(10) 및 제2기판(20)의 대향면에는 액정의 초기 배향방향을 결정짓는 배향막(12a,12b)이 도포되어 있다.
또한, 상기 제1기판(10) 및 제2기판(20) 사이에는 상기 공통전극(6) 및 화소전극(7)에 인가되는 전압에 의해 빛의 투과율을 조절하는 액정층(13)이 형성되어 있다.
상기와 같은 구조를 가지는 수평전계방식 액정표시소자에서 전압이 인가되지 않는 경우에는 액정층(13) 내에 액정분자가 제1 및 제2기판(10,20)의 대향면에 도포된 배향막의 배향방향을 따라 배향 되지만, 공통전극(6)과 화소전극(7) 사이에 전압이 인가되면 기판과 평행하게 스위칭되어, 상기 게이트라인(1)과 나란한 방향으로 배향된다. 즉, 공통전극(6)과 화소전극(7) 사이에 전압이 인가되면, 이들 사이에 전계가 발생되고 액정분자는 이들 사이에 발생된 전계 및 전압에 따라 광을 투과시키게 된다.
도 2은 종래의 수평전계방식 액정표시소자의 구동원리를 설명하기 위한 단면도이다. 종래 수평전계방식 액정표시소자는 공통전극(6) 및 화소전극(7)이 동일한 기판 상에 배치되어 수평전계를 발생시키며 액정은 수평전계를 따라 배향되어 인가전압에 따라 배향이 달라지며 구동되기 때문에 시야각을 향상시킬 수 있는 장점을 가진다.
반면에, 화면이 표시되는 화소영역 내에 공통전극(6) 및 화소전극(7)이 배치되어 있기 때문에 개구율(aperture ratio)이 저하되어 휘도가 떨어지는 문제점이 있었다. 즉, 공통전극(6) 및 화소전극(7) 사이의 거리가 멀수록 개구율이 증가하여 휘도가 더 밝아지게 되고 거리가 가까워지면 개구율이 감소하여 휘도가 낮아지게 된다. 그러나 개구율의 증가를 위해 상기 두 전극 사이의 거리를 멀게 하면 상기 두 전극을 구동하기 위한 인가전압이 높아지는 단점이 있다.
또한 공통전극과 화소전극에 의한 개구율의 감소뿐만 아니라 상기 두 전극의 상부의 액정의 배향도 문제가 있었다. 즉, 상기 두 전극의 상부는 수평전계가 아닌 수직의 전계를 가지므로 전극 상부의 액정의 배향이 수평전계가 형성된 부분과 달라지게 된다. 따라서 공통전극 및 화소전극의 상부의 액정분자는 수평전계에 의한 배열이 불가능하게 되어 화상을 형성하는 구동영역으로 사용할 수 없었다.
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로, 공통전극과 화소전극 사이의 간격을 줄여 전극의 구동전압을 감소시켜 작은 구동전압에도 작동하는 수평전계방식 액정표시소자를 제공하는 데 그 목적이 있다.
또한, 상기 공통전극과 화소전극 사이의 간격을 줄임과 동시에 상기 두 전극을 투명전극으로 형성함으로써 FFS방식(Fringe Field Switching Mode) 액정표시소자와 같이 투명전극의 상부를 구동영역으로 사용할 수 있게 하여 개구율이 커진 액정표시소자를 제공하는 데 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 의한 수평전계방식 액정표시소자는 제1기판 및 상기 제1기판에 대향하는 제2기판; 상기 제1기판 상에 형성되며, 서로 교차하여 화소영역을 정의하는 게이트라인과 데이터라인; 상기 제1기판 위의 화소영역 내에 교대로 형성되어 수평전계를 발생시키는 공통전극과 화소전극; 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하며, 상기 공통전극과 화소전극은 동일한 층에 빈 공간을 사이에 두고 이격되어 형성되는 한편, 상기 화소전극을 제외한 상기 빈 공간과 공통전극의 상부에는 보호층이 남아있는 것을 특징으로 한다.
한편, 본 발명에 의한 수평전계방식 액정표시소자를 제조하기 위한 제조방법은 기판 위에 게이트전극과 게이트라인 및 공통라인을 형성하는 단계; 상기 게이트전극과 게이트라인 및 공통라인이 형성된 상기 기판 위에 상기 공통라인과 전기적으로 연결되는 공통전극을 형성하는 단계; 상기 공통전극이 형성된 기판 위에 게이트 절연막, 액티브층, 소스/드레인 금속층을 차례로 형성하고, 포토리소그래피 공정에 따라 식각하여 소스/드레인전극을 형성하는 단계; 상기 소스/드레인전극이 형성된 기판의 전면에 보호층을 형성하는 단계; 상기 보호층이 형성된 기판 위에 포토레지스트를 도포하고, 노광 및 현상하는 단계; 상기 포토레지스트를 마스크로 상기 보호층 및 공통전극을 식각하는 단계; 상기 포토레지스트를 포함한 기판 전면에 투명도전층을 적층하는 단계; 및 상기 포토레지스트와 상기 포토레지스트 상부에 적층된 투명도전층을 리프트 오프(lift off)하여 상기 드레인전극에 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하되, 상기 포토레지스트를 마스크로 상기 공통전극을 식각할 때, 습식식각으로 상기 보호층 하부가 오버 식각(over etching)되게 하여 상기 보호층 하부의 공통전극에 언더컷을 형성하며, 상기 공통전극의 언더컷으로 인해 상기 공통전극과 화소전극은 동일한 층에 빈 공간을 사이에 두고 이격되어 형성되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 수평전계방식 액정표시소자를 설명한다.
도 3a 내지 도 5b는 본 발명에 따른 수평전계방식 액정표시소자를 제조하는 방법을 나타낸 단면도와 평면도이다. 이하, 참조한 단면도는 각 단계에 대응하는 평면도의 A-A'를 따라 절단한 면을 나타낸 것이다.
도 3a와 도 3b에 도시된 바와 같이 제1기판을 준비한 후 금속층을 적층한 후 제1마스크를 이용하여 금속층을 식각한다. 상기 금속층을 형성하는 단계는 게이트라인(101), 게이트전극(101a) 및 공통라인(104)을 패터닝하는 단계에 해당한다. 상기 금속층은 증착이나 스퍼터링에 의해 적층이 가능하며 마스크를 이용한 포토리소그래피로 패터닝이 가능하다. 상기 금속층은 알루미늄, 구리, 크롬, 은 등의 도전성 금속 그룹 중 선택된 하나로 형성할 수 있다.
그 다음 투명한 전도물질을 상기 게이트라인 등이 형성된 기판의 전면에 형 성하고 제2마스크를 이용하여 포토리소그래피 공정으로 공통라인(104)과 전기적으로 연결된 공통전극(106)을 패터닝한다. 투명한 전도성 물질로는 ITO(Indium Tin Oxide)나 IZO(Induium Zinc Oxide)와 같은 금속산화물을 사용할 수 있다.
이후 도 4a와 도 4b에 도시된 바와 같이 상기 공통전극(106) 등이 형성된 기판 상에 질화실리콘(SiNx)이나 산화실리콘(SiOx) 등으로 게이트절연막(111)을 적층하고 실리콘 등으로 이루어진 액티브층(112)과 불순물이 도핑된 오믹콘택층(113)을 연속 적층한 후 금속층을 증착이나 스퍼터링에 의해 상기 오믹콘택층(ohmic contact layer) 상에 적층하여 금속층을 형성한다. 그 다음 제3마스크를 이용하여 포토리소그래피로 소스전극(102a)과 드레인전극(102b)을 패터닝한다. 이때 제3마스크는 하프톤마스크(half tone mask)나 그레이톤마스크(gray tone mask) 등을 이용하여 포토리소그래피 공정을 진행할 수 있다.
그 후, 상기 소스전극(102a) 및 드레인전극(102b)을 개재한 채로 전 기판에 걸쳐 질화실리콘이나 산화실리콘과 같은 무기물이나 BCB(Benzo Cyclo Butene) 등의 유기물을 적층하여 보호층(115)을 형성한다.
상기 과정을 진행한 후 도 5a에 도시된 바와 같이 제4마스크를 이용한 포토리소그래피 공정을 진행한다. 본 포토리소그래피 공정은 포토레지스트(121)를 이용하여 상기 보호층(115) 상에 도포하고, 제4마스크를 이용하여 노광, 현상하는 과정을 거친다. 이때 이후 과정에서 리프트 오프(lift off)가 가능하도록 하기 위해 포토레지스트의 하부 보호층을 언더컷(undercut)되도록 한다. 이를 위해 보호층을 건식 식각(dry etching)의 방법으로 식각한다.
그 다음 보호층 하부의 공통전극(106)을 식각하는 과정을 거치게 된다. 상기 보호층하부에 구비된 공통전극(106)은 이후 과정에서 형성될 화소전극과의 거리를 소정의 간격으로 유지하기 위해 습식식각의 방법으로 식각된다. 이때 습식식각으로 보호층 하부가 오버식각(over etching)되게 하여 공통전극(106) 부분이 언더컷되게 패터닝한다. 이때 언더컷을 통해 생긴 공간은 이후 공통전극(106)과 화소전극 간의 간격이 되며 공정상 0.1~3㎛까지 컨트롤이 가능하다.
공통전극을 패터닝한 후 도 5c에 도시한 바와 같이 공통전극(106)을 언더컷으로 패터닝한 후에는 포토레지스트(121)를 포함한 기판 전면에 화소전극으로 쓰일 투명도전층을 적층하고 리프트 오프한다. 이때 투명도전층은, 상기 보호층이 언더컷되어 있기 때문에 보호층이 언더컷된 부분을 제외하고 포토레지스트(121)의 상부와 드러난 기판에 적층된다. 화소전극(107)은 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 금속 산화물로 형성이 가능하다. 따라서, 이후 포토레지스트(121)를 리프트 오프하면 포토레지스트(107)와 포토레지스트 상부에 적층된 투명전도층을 한번에 제거할 수 있으며 본 투명도전층은 화소전극(107)으로 패터닝되어 작동되게 된다. 상기 화소전극(107)은 드레인전극(102b)의 측면과 접촉하여 전기적으로 연결되어 구동된다.
상기한 바와 같이 투명전도층을 적층하기 전에, 습식식각으로 공통전극이 언더컷하게 되면 포토레지스트(121)의 가장자리 하부에는 공통전극(106)이 형성되지 않은 상태에서 화소전극이 적층되게 된다. 따라서 화소전극과 공통전극은 동일 평면상에 형성이 되나 두 전극의 사이는 빈 공간으로 남아 있게 되며 공통전극의 상 부에는 보호층이 남아있게 된다. 상기 두 전극 사이의 빈 공간은 아무것도 적층이 되지 않은 상태로서 공기가 들어있으며, 이때 공기는 전기전도율이 낮아 절연층으로서 작용하게 된다.
상기한 바와 같이 박막트랜지스터와 공통전극 및 화소전극을 포함하는 제1기판을 완성하고 이에 대향하는 제2기판을 준비하여 두 기판 사이에 액정층을 형성하여 액정표시소자를 제조할 수 있다.
상기한 방법으로 본 발명에 의한 수평전계방식 액정표시소자를 제조할 수 있다. 도 6a와 도 6b는 본 발명에 의한 수평전계방식 액정표시소자를 나타낸 평면도와 단면도이다.
도시한 바와 같이 본 발명에 의한 수평전계방식 액정표시소자는 투명한 제1기판 상에 복수 개의 게이트라인(101)이 제1방향으로 배열되어 있으며, 상기 게이트라인(101)과 수직으로 배열되어 복수의 화소를 정의하는 데이터라인(103)이 형성되어 있다.
상기 게이트라인(101)과 데이터라인(103)의 교차영역에 스위칭소자인 박막트랜지스터가 형성되어 있으며 상기 박막트랜지스터는 게이트전극(101a)과 상기 게이트전극(101a) 위에 형성된 액티브층(112)과 오믹콘택층(113) 상에 소정 간격 이격하여 형성된 소스전극(102a) 및 드레인전극(102b)으로 구성된다. 화소 내에는 복수 개의 공통전극(106) 및 화소전극(107)이 형성되어 있다. 상기 공통전극과 화소전극은 투명한 도전성물질로 형성되며 두 전극은 동일 평면 상에 형성되어 빈 공간을 사이에 두고 차례로 배열된다.
한편, 제2기판에는 빛이 새는 것을 막아주는 블랙매트릭스와 칼라필터가 형성되고 상기 제1기판 및 제2기판의 대향면에는 액정의 초기 배향방향을 결정하는 배향막이 도포되어 있으며 그 사이에는 액정이 형성되어 있다.
이때, 본 발명에 의한 수평전계방식 액정표시소자의 특징은 공통전극(106)과 화소전극(107)이 투명전극으로 형성되며 상기 두 전극과의 사이에는 공기층을 사이에 두고 같은 평면 상에 형성된다는 것이다. 상기 제조 방법에서 설명한 바와 같이 리프트 오프 공정을 이용하여 공통전극을 식각한 후 화소전극을 적층하는 방법을 이용하므로 두 전극 사이는 언더컷에 의해 빈 공간(120)에 의해 분리되어 있다. 빈 공간에는 공기가 들어있게 되므로 공기의 낮은 전도율로 인해 절연층으로 작용하게 된다.
이때, 공통전극과 화소전극의 사이는 구동전압과 비례하게 되는데 두 전극 간의 거리가 멀면 수평전계를 형성하기 위한 구동전압 즉, 인가전압이 커지게 되며, 두 전극 간의 거리가 가까우면 구동전압이 작다. 따라서 두 전극 사이의 간격이 작으면 작은 전압으로도 구동이 가능하게 되는 잇점이 있다. 본 발명에 의한 액정표시소자의 경우에는 포토레지스트를 도포하고 보호층을 건식식각한 후 투명전도층을 다시 습식으로 식각하여 언더컷의 정도를 컨트롤할 수 있다. 언더컷의 정도는 약 0.1~3㎛가 가능하며 필요에 따라 조절할 수 있을 것이다. 상기 언더컷은 이후 화소전극(107)과 공통전극(106) 사이의 간격(120)이 된다.
따라서 본 발명은 상기한 방법으로 공통전극과 화소전극을 형성하여 두 전극 사이의 거리를 줄임으로써 액정표시소자를 구동하는 전압을 낮출 수 있게 된다.
또한 본 발명에 의한 수평전계방식 액정표시소자는 개구율을 높일 수 있게 된다. 본 발명에서는 공통전극와 화소전극을 모두 투명전극으로 형성하게 되며, 두 전극 사이의 간격은 종래의 수평전계방식 액정표시소자보다 작게 되어 FFS방식(Fringe Field Switching Mode)의 액정표시소자와 같이 액정이 배열되는 효과가 있다.
수평전계방식 액정표시소자는 공통전극과 화소전극이 모두 구동영역에 형성되고, 상기 두 전극의 상부에는 수평전계가 형성되지 않아 비 구동영역에 해당하여 개구율이 낮은 단점이 있었다. 이러한 수평전계방식 액정표시소자의 개구율을 개선하기 위하여 FFS방식 액정표시장치가 제안되었는 바, FFS방식 액정표시장치는 액정배열의 특성과 수평전계방식의 측면전기장을 동시에 이용하여 투과율을 높인 것이다. FFS방식 액정표시장치는 화소영역에 플랫(flat) 형태의 공통전극과 슬릿(slit) 형태로 길게 막대 형상으로 패턴된 다수 개의 화소전극을 절연체가 개재된 상태에서 서로 중첩되게 배치한 구조이다. 이러한 FFS방식의 액정표시소자는 수평전계방식 액정표시소자와 다르게 두 전극 사이의 간격이 더 좁은 상태에서 수평전계가 이루어지고, 상기 두 전극 상부의 액정분자까지 전계에 의해 배열이 가능한 장점이 있었다. 또한 상기 공통전극과 화소전극 모두 투명도전층으로 이루어져 투과도가 높고 개구율 또한 높아져 액정표시소자의 휘도를 높일 수 있는 특성을 가진다.
본 발명은 상기한 FFS방식의 액정표시소자와 비슷한 전계를 형성할 수 있는 것에 그 특징이 있다. 도 7은 본 발명에 의한 수평전계방식 액정표시소자의 액정의 배향을 개략적으로 나타낸 개념도이다. 도시한 바와 같이 본 발명에 의한 액정표시소자는 수평전계방식 액정표시소자이나 FFS방식의 액정표시소자처럼 화소전극(107)과 공통전극(106)간의 간격(l)가 전극의 폭(w)보다 작다.
일반적인 수평전계방식에서는 전극간의 간격이 전극폭보다 크며, 전극 사이에는 전기장의 수평성분이 커서 액정이 구동되나 전극의 바로 상부에는 전기장이 수평전계가 아니고 수직전계이므로 액정이 거의 구동되지 않아 비구동영역에 해당하여 개구율이 작아지는 문제점이 있었다.
그러나 본 발명과 같이 상기 두 전극 간의 간격(l)이 전극의 폭(w)보다 작고 투명전극이므로 종래의 수평전계방식과 달리 프린지필드(fringe field)가 상기 전극의 상부에도 존재하게 된다. 따라서 액정분자(113)가 거의 전 영역에서 구동되어 투과율이 높아지게 된다.
상기 공통전극과 화소전극은 투명한 전도성 물질로 이루어진 것을 특징으로 하는데, 불투명한 금속층으로 이루어진 전극의 경우 빛이 투과하지 않아 개구율이 낮아진다. 일반적인 수평전계방식 액정표시소자에서 공통전극은 금속층으로 형성하는 경우가 많은데, 수평전계방식 액정표시소자에서는 전극의 바로 상부는 수평전계가 아닌 수직전계가 형성되므로 투명전극으로 형성한다고 할지라도 구동영역에 해당하지 않아 개구율이 줄어드는 문제가 있었다. 그러나 본 발명에 의한 공통전극과 화소전극은 FFS방식의 액정표시소자와 같은 효과를 내므로 상기 전극의 상부도 구동영역에 해당하며, 따라서 상기 두 전극을 투명한 전도성 물질로 형성할 필요가 있다.
상기 투명한 전도성 물질로는 ITO나 IZO와 같은 물질을 사용할 수 있으며 투명한 도전성 물질로 기판에 적층이 가능한 것이라면 다른 물질도 사용이 가능하다.
상기한 바와 같이 본 발명에 의한 액정표시소자는 수평전계방식으로 형성되나 FFS방식의 액정표시소자와 같이 공통전극과 화소전극의 상부를 포함하여 거의 전 영역에서 액정분자가 구동되어 투과율이 높아지는 효과가 있으며 상기 공통전극과 화소전극 사이의 간격이 좁아 두 전극을 구동하는 구동전압 또한 적은 값을 가질 수 있어 쉽게 액정표시소자의 구동이 가능하다.
이때 본 발명에 의한 상기 공통전극과 화소전극 사이의 간격은 0.1~3㎛인 것을 포함한다. 포토레지스트를 식각하는 과정과 투명도전층(이후 공통전극으로 작동한다.)을 패터닝하는 과정에서 언더컷을 형성하는 방법으로 이후 형성할 화소전극 간의 간격을 조절할 수 있다. 상기 투명도전층을 형성할 때 습식식각의 방법으로 형성하는 것이 바람직하며 이때 식각량을 조절하여 상기 공통전극과 화소전극 간의 간격을 조절할 수 있을 것이다.
본 발명은 상기 공통전극과 화소전극이 꺾임 구조를 갖는 멀티도메인(multi-domain) 수평전계방식 액정표시소자를 포함한다. 종래의 수평전계방식 액정표시소자에서는 기판에 형성된 게이트라인의 길이방향에 대하여 일정 각도로 액정층의 배향을 형성하기 때문에 시야각 방향에 따라 색상이 변하는 문제가 있었다. 따라서 화소전극과 공통전극을 꺾임 구조로 형성함으로써 화소영역을 복수 개의 멀티도메인으로 형성한다. 이러한 멀티도메인을 이용하여 액정의 배향을 다양화시키는 방법 으로 액정의 배향에 따른 시야각 문제를 감소시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 사상의 범위 내에서 다양한 변경 및 수정이 가능함은 당연하다. 따라서, 본 발명의 실시예는 상기한 실시예에만 한정되는 것은 아니며, 본 발명의 권리 범위는 상세한 설명에 기재된 내용이 아니라 청구 범위에 기재된 범위에 의해 정해져야 할 것이다.
상기한 바와 같이 본 발명에 의한 수평전계방식 액정표시소자와 그 제조방법은 상기 공통전극과 화소전극 사이의 간격을 줄임과 동시에 상기 두 전극을 투명전극으로 형성함으로써 FFS방식(Fringe Field Switching Mode) 액정표시소자와 같이 투명전극의 상부를 구동영역으로 사용할 수 있게 하여 높은 개구율의 액정표시소자를 제공할 수 있다.
또한 공통전극과 화소전극 사이의 간격이 감소되어 작은 구동전압에도 구동이 가능한 액정표시소자를 제공할 수 있다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판 위에 게이트전극과 게이트라인 및 공통라인을 형성하는 단계;
    상기 게이트전극과 게이트라인 및 공통라인이 형성된 상기 기판 위에 상기 공통라인과 전기적으로 연결되는 공통전극을 형성하는 단계;
    상기 공통전극이 형성된 기판 위에 게이트 절연막, 액티브층, 소스/드레인 금속층을 차례로 형성하고, 포토리소그래피 공정에 따라 식각하여 소스/드레인전극을 형성하는 단계;
    상기 소스/드레인전극이 형성된 기판의 전면에 보호층을 형성하는 단계;
    상기 보호층이 형성된 기판 위에 포토레지스트를 도포하고, 노광 및 현상하는 단계;
    상기 포토레지스트를 마스크로 상기 보호층 및 공통전극을 식각하는 단계;
    상기 포토레지스트를 포함한 기판 전면에 투명도전층을 적층하는 단계; 및
    상기 포토레지스트와 상기 포토레지스트 상부에 적층된 투명도전층을 리프트 오프(lift off)하여 상기 드레인전극에 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하되,
    상기 포토레지스트를 마스크로 상기 공통전극을 식각할 때, 습식식각으로 상기 보호층 하부가 오버 식각(over etching)되게 하여 상기 보호층 하부의 공통전극에 언더컷을 형성하며,
    상기 공통전극의 언더컷으로 인해 상기 공통전극과 화소전극은 동일한 층에 빈 공간을 사이에 두고 이격되어 형성되는 것을 특징으로 하는 수평전계방식 액정표시소자의 제조방법.
  8. 제7항에 있어서,
    상기 포토레지스트를 마스크로 상기 보호층을 식각할 때, 이후 공정에서 리프트 오프가 가능하도록 상기 포토레지스트 하부의 보호층에 언더컷(undercut)을 형성하는 것을 특징으로 하는 수평전계방식 액정표시소자의 제조방법.
  9. 삭제
KR1020060059963A 2006-06-29 2006-06-29 횡전계방식 액정표시소자 및 그 제조 방법 Active KR101288837B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060059963A KR101288837B1 (ko) 2006-06-29 2006-06-29 횡전계방식 액정표시소자 및 그 제조 방법
JP2006353321A JP4578464B2 (ja) 2006-06-29 2006-12-27 液晶表示装置及び液晶表示装置の製造方法
US11/646,533 US7593084B2 (en) 2006-06-29 2006-12-28 IPS LCD device comprising an empty space filled with air formed between the common and pixel electrodes and a method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059963A KR101288837B1 (ko) 2006-06-29 2006-06-29 횡전계방식 액정표시소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080001493A KR20080001493A (ko) 2008-01-03
KR101288837B1 true KR101288837B1 (ko) 2013-07-23

Family

ID=38876238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059963A Active KR101288837B1 (ko) 2006-06-29 2006-06-29 횡전계방식 액정표시소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US7593084B2 (ko)
JP (1) JP4578464B2 (ko)
KR (1) KR101288837B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5408912B2 (ja) * 2008-07-02 2014-02-05 株式会社ジャパンディスプレイ 液晶表示パネル
US20100225569A1 (en) * 2008-12-19 2010-09-09 Samsung Electronics Co., Ltd. Liquid crystal display, manufacturing method the same, and driving method thereof
KR101569766B1 (ko) * 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101677240B1 (ko) * 2010-04-21 2016-11-18 엘지디스플레이 주식회사 반사투과형 액정표시장치 제조방법
CN102142396B (zh) * 2011-03-02 2013-09-18 深超光电(深圳)有限公司 一种边缘电场型液晶显示器阵列基板及其制造方法
CN102637634B (zh) * 2011-08-12 2014-02-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR101374535B1 (ko) * 2012-03-07 2014-03-13 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
CN102723308B (zh) * 2012-06-08 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
CN103676376B (zh) 2013-12-10 2016-01-06 深圳市华星光电技术有限公司 阵列基板及其制作方法及应用该阵列基板的液晶显示面板
KR20160130894A (ko) * 2015-05-04 2016-11-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980085147A (ko) * 1997-05-28 1998-12-05 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR19990047261A (ko) * 1997-12-03 1999-07-05 김영환 액정 표시 장치
KR20020091450A (ko) * 2001-05-30 2002-12-06 주식회사 현대 디스플레이 테크놀로지 인플레인 스위칭 액정표시장치
KR20050119271A (ko) * 2004-06-16 2005-12-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681775B2 (ja) * 1995-01-09 2005-08-10 アルプス電気株式会社 液晶表示素子
JPH10221705A (ja) * 1997-02-07 1998-08-21 Hoshiden Philips Display Kk 液晶表示素子
KR100306799B1 (ko) * 1998-05-29 2001-11-30 박종섭 액정표시장치
JP3257783B2 (ja) * 1999-06-11 2002-02-18 松下電器産業株式会社 液晶表示装置
JP3427981B2 (ja) * 2000-07-05 2003-07-22 日本電気株式会社 液晶表示装置及びその製造方法
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure
US7244627B2 (en) * 2003-08-25 2007-07-17 Lg.Philips Lcd Co., Ltd. Method for fabricating liquid crystal display device
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101085136B1 (ko) * 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980085147A (ko) * 1997-05-28 1998-12-05 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR19990047261A (ko) * 1997-12-03 1999-07-05 김영환 액정 표시 장치
KR20020091450A (ko) * 2001-05-30 2002-12-06 주식회사 현대 디스플레이 테크놀로지 인플레인 스위칭 액정표시장치
KR20050119271A (ko) * 2004-06-16 2005-12-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20080002127A1 (en) 2008-01-03
JP4578464B2 (ja) 2010-11-10
KR20080001493A (ko) 2008-01-03
US7593084B2 (en) 2009-09-22
JP2008009371A (ja) 2008-01-17

Similar Documents

Publication Publication Date Title
KR101288837B1 (ko) 횡전계방식 액정표시소자 및 그 제조 방법
US7710526B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US6788357B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
US7612854B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
US7995182B2 (en) Array substrate for a liquid crystal display device and method of manufacturing the same
CN100476529C (zh) 面内切换型液晶显示装置用阵列基板的制造方法
US8130351B2 (en) Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same
JP4999875B2 (ja) 多重ドメイン液晶表示装置
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
US7751012B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR101191442B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
US8368855B2 (en) Method of manufacturing a liquid crystal display device comprising an organic film and a reflection electrode having an embossed pattern
US6724453B2 (en) Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device
US7652738B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
JP3464945B2 (ja) 液晶表示装置
JP2006023744A5 (ko)
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20080048261A (ko) 수평 전계 인가형 액정표시패널 및 그 제조방법
KR101189143B1 (ko) 횡전계형 액정표시장치
US6906760B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR20050123357A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101374997B1 (ko) 액정표시장치 및 그 제조방법
KR100876587B1 (ko) 박막트랜지스터를 포함하는 액정표시장치용 어레이기판과그 제조방법
KR20120075109A (ko) 프린지 필드형 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060629

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110629

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060629

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120928

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130329

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20120928

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20130430

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20130329

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20130702

Appeal identifier: 2013101003318

Request date: 20130430

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20130430

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20130430

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20121128

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20130702

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20130603

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130717

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130718

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160630

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20170615

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20180615

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190617

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200617

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210614

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220615

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240617

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20250624

Start annual number: 13

End annual number: 13