[go: up one dir, main page]

CN102637634B - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN102637634B
CN102637634B CN201110231958.8A CN201110231958A CN102637634B CN 102637634 B CN102637634 B CN 102637634B CN 201110231958 A CN201110231958 A CN 201110231958A CN 102637634 B CN102637634 B CN 102637634B
Authority
CN
China
Prior art keywords
photoresist
substrate
transparent electrode
array substrate
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110231958.8A
Other languages
English (en)
Other versions
CN102637634A (zh
Inventor
秦纬
董云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201110231958.8A priority Critical patent/CN102637634B/zh
Priority to US13/699,659 priority patent/US9019462B2/en
Priority to PCT/CN2012/080020 priority patent/WO2013023561A1/zh
Publication of CN102637634A publication Critical patent/CN102637634A/zh
Application granted granted Critical
Publication of CN102637634B publication Critical patent/CN102637634B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，所述方法包括：利用掩模板对沉积有透明电极层和光刻胶的基板进行曝光，在所述透明电极的像素位置保留有光刻胶，形成光刻胶花样；对形成光刻胶花样的基板进行刻蚀；在刻蚀后的基板上沉积透明电极层，然后进行光刻胶的剥离。本发明提供的阵列基板在制造过程中，通过将阵列基板显示区域的像素电极和公共电极的花样在同一次光刻中形成，避免了像素电极和公共电极错位引起的显示画面不均匀(Mura)问题，保证了广视角模式的阵列基板显示画面的均匀性，尤其是大尺寸面板的显示画面均匀性。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及阵列基板技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
对于薄膜场效应晶体管(TFT-LCD，Thin Film Transis-Liquid CrystalDisplay)显示技术，主要分为旋转液晶(Twist Nematic，TN)模式和广视角模式，其中，TN模式为比较常见的模式，TN模式的阵列基板在液晶两侧的电极分别位于彩膜基板和阵列基板上，且为一个平面，TN模式的彩膜基板和阵列基板的结构也相对简单；广视角模式的一种为横向电场效应显示技术(In PanelSwitching，IPS)模式，通过透明指状电极的组合，可以形成更合理的平面电场，优化液晶分子的排列；同时由于使用透明电极代替了不透明的金属电极，明显提高了透光率，现有的一种IPS广视角模式的阵列基板的结构如图1所示，所述阵列基板包括：栅极线1、数据线2、半导体沟道3、过孔4、以及像素电极5和公共电极6；其中，所述栅极线1与数据线2相互垂直，像素电极5和公共电极6交叉组合形成电场。
然而在实际生产中，广视角模式的阵列基板由于像素电极和公共电极之间的间距太近，两层电极间微小的偏移就可能导致像素电极5和公共电极6之间的电容产生差异，从而引起显示画面不均匀(Mura)的问题，图2示出了IPS广视角模式阵列基板像素电极和公共电极发生错位的阵列基板结构示意。
发明内容
有鉴于此，本发明的主要目的在于提供一种阵列基板及其制作方法、显示装置，能够避免像素电极和公共电极错位引起的Mura问题。
为达到上述目的，本发明的技术方案是这样实现的：
一种阵列基板制作方法，所述方法包括：
利用掩模板对沉积有透明电极层和光刻胶的基板进行曝光，在所述透明电极的像素位置保留有光刻胶，形成光刻胶花样；
对形成光刻胶花样的基板进行刻蚀；
在刻蚀后的基板上沉积透明电极层，然后进行光刻胶的剥离。
进一步地，在刻蚀后的基板上沉积透明电极层，然后进行光刻胶的剥离之后，所述方法还包括：
在剥离后的基板上再次进行曝光、刻蚀，去除外围区透明电极层。
进一步地，在去除外围区透明电极层之后，所述方法还包括：
利用过孔掩模板通过刻蚀形成过孔。
进一步地，在刻蚀后的基板上沉积透明电极层之前，所述方法还包括：在刻蚀后的基板上沉积保护层。
进一步地，利用掩模板对沉积有透明电极层和光刻胶的基板进行曝光之前，所述方法还包括：
对所述基板依次进行光刻，形成栅极花样、半导体沟道和源漏极花样，并沉积一层透明电极层。
进一步地，利用掩模板对沉积有透明电极层和光刻胶的基板进行曝光之前，所述方法还包括：
对所述基板依次进行光刻，形成栅极花样、半导体沟道和源漏极花样，并沉积一层树脂层和一层透明电极层。
其中，所述对形成光刻胶花样的基板进行刻蚀为：
通过过刻使光刻胶下的透明电极缩进，使像素位置的透明电极花样小于光刻胶花样。
其中，所述缩进的量为2～10微米。
其中，所述进行光刻胶的剥离为：
将光刻胶以及沉积于光刻胶上面的透明电极层同时剥离。
一种阵列基板，所述阵列基板是利用如上所述方法制作得到的阵列基板。
一种显示装置，所述显示装置包括如上所述的阵列基板。
本发明通过将阵列基板显示区域的像素电极和公共电极的花样在同一次光刻中形成，避免了像素电极和公共电极错位引起的Mura问题，保证了广视角模式的阵列基板显示画面的均匀性，尤其是大尺寸面板的显示画面均匀性。
附图说明
图1为现有IPS广视角模式阵列基板的结构示意图；
图2为现有IPS广视角模式阵列基板像素电极和公共电极错位时的结构示意图；
图3为本发明阵列基板制造方法的流程示意图；
图4为制造阵列基板过程中形成栅极花样后的示意图；
图5为制造阵列基板过程中在图4所示阵列基板基础上形成半导体沟道和源漏极花样后的示意图；
图6为本发明阵列基板制造方法中形成光刻胶花样后的示意图；
图7为图6所示阵列基板刻蚀后A-A位置的断面结构示意图；
图8为图6所示的阵列基板刻蚀后进行保护层和ITO层沉积后A-A位置的断面结构示意图；
图9为图8所示阵列基板进行光刻胶剥离后的结构示意图；
图10为图9所示阵列基板进行去除外围区透明电极层的结构示意图。
图11为本发明阵列基板制造方法最终制得的阵列基板的结构示意图。
附图标记：1-栅极线；2-数据线；3-半导体沟道；4-过孔；5-像素电极；6-公共电极；7-栅极绝缘层；8-保护层；9-光刻胶；10-玻璃基板。
具体实施方式
本发明的基本思想为：利用掩模板对沉积有透明电极层和光刻胶的基板进行曝光，在所述透明电极的像素位置保留有光刻胶，形成光刻胶花样；对形成光刻胶花样的基板进行刻蚀；在刻蚀后的基板上沉积透明电极层，然后进行光刻胶的剥离。
为使本发明的目的、技术方案和优点更加清楚明白，以下举实施例并参照附图，对本发明进一步详细说明。
图3示出了本发明阵列基板制造方法的流程示意，如图3所示，所述方法包括下述步骤：
步骤301，对基板依次进行光刻，形成栅极花样、半导体沟道和源漏极花样，并沉积一层透明电极层；
本步骤中，具体在基板上形成栅极花样的过程如下：
首先，采用溅射或者热蒸发的方法在基板上沉积厚度为
Figure BDA0000083046920000041
的栅金属薄膜；栅金属薄膜的材料可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属、合金或者由多层金属组成的栅金属层；
在所述栅金属薄膜上涂覆光刻胶，采用掩模板对光刻胶进行曝光后再显影，接着进行刻蚀，刻蚀掉无光刻胶区域的栅金属薄膜后，进行光刻胶剥离，形成如图4所示的栅极花样，参照图4，包括上、下两部分的栅极线。
形成栅极花样后，进行半导体沟道和源漏极花样的制作包括：
在形成图4所示的栅极花样的基板上连续沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜，在所述源漏金属薄膜上涂覆光刻胶，并采用双色调掩模板对光刻胶进行曝光显影，接着进行刻蚀，刻蚀掉无光刻胶区域的半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜；
然后对光刻胶进行灰化减薄，接着用干法刻蚀的方法，刻蚀掉沟道位置的半导体层，之后进行光刻胶剥离，形成半导体沟道与源漏极花样，此时，阵列基板的结构如图5所示；然后沉积一层透明电极层。
或者，该步骤301还可以为对所述基板依次进行光刻，形成栅极花样、半导体沟道和源漏极花样，并沉积一层树脂层和一层透明电极层。与上述步骤不同的是，在沉积透明电极层之前，先沉积一层一定厚度的树脂层，该厚度优选为1～3微米，较佳地，可以设置为2微米。这里，沉积树脂层，可以减小像素电极与栅线之间的电容，可以将像素电极和公共电极的区域增大，以增大开口率；
步骤302，利用掩模板对沉积有透明电极层和光刻胶的基板进行曝光，在所述透明电极的像素位置保留有光刻胶，形成光刻胶花样；
具体地，本步骤中，采用栅极绝缘层以及半导体层相类似的方法，在整个玻璃基板上沉积一层透明电极层，常用的透明电极为纳米铟锡金属氧化物(Indium Tin Oxides，ITO)、或铟锌氧化物(Indium Zinc Oxides，IZO)，厚度在
Figure BDA0000083046920000051
至
Figure BDA0000083046920000052
之间。用掩模板通过曝光工艺，在玻璃基板上形成光刻胶花样，在透明电极的像素位置保留一定厚度的光刻胶，如图6所示，图6中像素电极5的上方覆盖有光刻胶，且所述光刻胶的宽度要略大于像素电极的宽度。
步骤303，对形成光刻胶花样的基板进行刻蚀，形成像素电极。
具体地，可以用化学方法对所述基板进行酸刻蚀，酸可以是一定浓度的硫酸、硝酸、醋酸及混合酸，刻蚀出透明电极的花样，刻蚀后沿图6所标的A-A位置的断面结构参照图7；像素电极5的形状在此已经形成。
进一步地，通过控制刻蚀的时间、温度、刻蚀液浓度等工艺参数等因素保证一定的过刻，使得光刻胶9下方的像素电极5具有一定程度的缩进，过刻后的缩进量大约为2～10微米。其中，7为栅极绝缘层。可以根据需要适当调节过刻量以达到想要的间距。过刻是可以进一步保证在像素电极和公共电极之间具有过刻形成的缝隙，形成均一的狭缝宽度，形成了均一的平行电场，避免了显示画面的亮暗不均的问题。
步骤304，在刻蚀后的基板上依次沉积保护层和透明电极层，然后进行光刻胶的剥离。
在具有图7所示断面图的玻璃基板10上依次沉积上一层保护层与一层透明电极层，图8示出了在图6所示的阵列基板刻蚀后进行保护层和ITO层沉积后A-A位置的断面结构示意，由图8可知，在像素电极5的上方为光刻胶9，在光刻胶9的上方依次保护层8和透明电极层，同时，保护层8和透明电极层还沉积在了两个像素电极5之间的缝隙处。保护层8的作用是，保护层通常为氮化硅层，为绝缘且耐腐蚀材料，可以有效的防止栅极金属层与源漏极金属层受到腐蚀。作为本发明的另一种实施方式，保护层8也可以省去，不影响电场的均一性。由于ITO为耐腐蚀材料，所以其上方的保护层可以省去，另外，由于氮化硅层为绝缘材料所以不影响其周围电场，所以，无保护层8对电压驱动液晶的偏转无影响。
然后对具有图8所示断面图的阵列基板进行光刻胶剥离，应当理解，此处进行光刻胶剥离时，是将光刻胶以及沉积于光刻胶上面的保护层8、透明电极层同时进行剥离，剥离后阵列基板的结构如图9所示，此时，基板的外围，如栅极线1和数据线2的外侧还具有透明电极层。公共电极6的形状在此已经形成。
步骤305，在剥离后的基板上再次进行曝光、刻蚀，去除外围区透明电极层；
用掩模板通过曝光工艺，在基板上形成光刻胶花样，在像素区保留一定厚度的光刻胶，在外围区不保留光刻胶。外围区是指不做有效显示的区域。
湿法刻蚀后阵列基板的结构如图10所示。
步骤306，利用过孔掩模板通过刻蚀形成过孔；
过孔，即通孔，是将栅极金属层，或者源漏极金属层连接到外围的引线区的作用。目的是让ITO层与下方的栅极金属层，或源漏极金属层连接在一起。连接的方式为ITO与栅极金属层，或者为ITO与源漏极金属层。
用过孔掩模板通过曝光工艺，在玻璃基板上形成光刻胶花样，在显示区域保留一定厚度的光刻胶，湿法刻蚀去除基板外围区域的透明电极层；掩模板通过曝光工艺，在玻璃基板上形成光刻胶花样，干法刻蚀后形成过孔，最终制造得到的阵列基板的结构如图11所示。
本发明还提供了一种阵列基板，所述阵列基板是利用上述方法制作得到的阵列基板。
本发明还提供了一种显示装置，所述显示装置包括有如上所述的阵列基板。
本发明通过将阵列基板显示区域的像素电极和公共电极的花样在同一次光刻中形成，避免了像素电极和公共电极错位引起的Mura问题，保证了广视角模式的阵列基板显示画面的均匀性，尤其是大尺寸面板的显示画面均匀性。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (11)

1.一种阵列基板制作方法，其特征在于，所述方法包括：
利用掩模板对沉积有透明电极层和光刻胶的基板进行曝光，直接在所述透明电极的像素位置保留有光刻胶，形成光刻胶花样；
对形成光刻胶花样的基板进行刻蚀；
在刻蚀后的基板上沉积透明电极层，然后进行光刻胶的剥离。
2.根据权利要求1所述的方法，其特征在于，在刻蚀后的基板上沉积透明电极层，然后进行光刻胶的剥离之后，所述方法还包括：
在经过光刻胶剥离后的基板上再次进行曝光、刻蚀，去除外围区透明电极层。
3.根据权利要求2所述的方法，其特征在于，在去除外围区透明电极层之后，所述方法还包括：
利用过孔掩模板通过刻蚀形成过孔。
4.根据权利要求1所述的方法，其特征在于，在刻蚀后的基板上沉积透明电极层之前，所述方法还包括：在刻蚀后的基板上沉积保护层。
5.根据权利要求1所述的方法，其特征在于，利用掩模板对沉积有透明电极层和光刻胶的基板进行曝光之前，所述方法还包括：
对所述基板依次进行光刻，形成栅极花样、半导体沟道和源漏极花样，并沉积一层透明电极层。
6.根据权利要求1所述的方法，其特征在于，利用掩模板对沉积有透明电极层和光刻胶的基板进行曝光之前，所述方法还包括：
对所述基板依次进行光刻，形成栅极花样、半导体沟道和源漏极花样，并沉积一层树脂层和一层透明电极层。
7.根据权利要求1所述的方法，其特征在于，所述对形成光刻胶花样的基板进行刻蚀为：
通过过刻使光刻胶下的透明电极缩进，使像素位置的透明电极花样小于光刻胶花样。
8.根据权利要求7所述的方法，其特征在于，所述缩进的量为2～10微米。
9.根据权利要求1至8任一项所述的方法，其特征在于，所述进行光刻胶的剥离为：
将光刻胶以及沉积于光刻胶上面的透明电极层同时剥离。
10.一种阵列基板，其特征在于，所述阵列基板是利用权利要求1至9任一项所述方法制作得到的阵列基板。
11.一种显示装置，其特征在于，所述显示装置包括如权利要求10所述的阵列基板。
CN201110231958.8A 2011-08-12 2011-08-12 一种阵列基板及其制作方法、显示装置 Expired - Fee Related CN102637634B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110231958.8A CN102637634B (zh) 2011-08-12 2011-08-12 一种阵列基板及其制作方法、显示装置
US13/699,659 US9019462B2 (en) 2011-08-12 2012-08-13 Array substrate and method for manufacturing the same, and display device
PCT/CN2012/080020 WO2013023561A1 (zh) 2011-08-12 2012-08-13 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110231958.8A CN102637634B (zh) 2011-08-12 2011-08-12 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN102637634A CN102637634A (zh) 2012-08-15
CN102637634B true CN102637634B (zh) 2014-02-26

Family

ID=46621982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110231958.8A Expired - Fee Related CN102637634B (zh) 2011-08-12 2011-08-12 一种阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US9019462B2 (zh)
CN (1) CN102637634B (zh)
WO (1) WO2013023561A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105874625A (zh) * 2013-12-10 2016-08-17 弗莱克因艾伯勒有限公司 降低晶体管装置中不想要的电容耦合

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629606B (zh) * 2011-09-26 2015-02-04 北京京东方光电科技有限公司 阵列基板及其制备方法和显示装置
CN102723308B (zh) * 2012-06-08 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
CN103676384A (zh) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 Tft基板及用该tft基板的液晶显示面板
CN105511176B (zh) * 2016-01-29 2019-02-15 京东方科技集团股份有限公司 一种阵列基板的制备方法
US10121710B2 (en) * 2016-06-14 2018-11-06 Innolux Corporation Methods for manufacturing a display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794078A (zh) * 2004-12-24 2006-06-28 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101097928A (zh) * 2006-06-30 2008-01-02 三星电子株式会社 薄膜晶体管阵列基板及其制造方法
CN101191967A (zh) * 2006-11-28 2008-06-04 Lg.菲利浦Lcd株式会社 液晶显示装置的阵列基板及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807582B1 (ko) * 2001-07-30 2008-02-28 엘지.필립스 엘시디 주식회사 스토리지 커패시터 및 이를 구비한 액정 표시장치
JP4502575B2 (ja) * 2002-11-06 2010-07-14 奇美電子股▲ふん▼有限公司 表示装置の配線形成方法
KR100566816B1 (ko) * 2003-11-04 2006-04-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101085136B1 (ko) * 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
CN1655308A (zh) * 2004-12-30 2005-08-17 彩虹集团电子股份有限公司 一种平板显示屏的制作方法
CN101226316B (zh) * 2006-04-20 2011-03-30 友达光电股份有限公司 液晶显示器下基板的制作方法
KR101288837B1 (ko) * 2006-06-29 2013-07-23 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조 방법
CN100549791C (zh) 2007-01-31 2009-10-14 友达光电股份有限公司 阵列基板的制作方法
TWI387807B (zh) * 2008-08-11 2013-03-01 Chunghwa Picture Tubes Ltd 接墊結構、主動元件陣列基板以及液晶顯示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794078A (zh) * 2004-12-24 2006-06-28 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101097928A (zh) * 2006-06-30 2008-01-02 三星电子株式会社 薄膜晶体管阵列基板及其制造方法
CN101191967A (zh) * 2006-11-28 2008-06-04 Lg.菲利浦Lcd株式会社 液晶显示装置的阵列基板及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2004-157323A 2004.06.03

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105874625A (zh) * 2013-12-10 2016-08-17 弗莱克因艾伯勒有限公司 降低晶体管装置中不想要的电容耦合

Also Published As

Publication number Publication date
CN102637634A (zh) 2012-08-15
WO2013023561A1 (zh) 2013-02-21
US9019462B2 (en) 2015-04-28
US20130114017A1 (en) 2013-05-09

Similar Documents

Publication Publication Date Title
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN103681693B (zh) 一种阵列基板及其制作方法、显示装置
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
US20100295049A1 (en) Tft-lcd array substrate and manufacturing method thereof
US9530807B2 (en) Thin film transistor array substrate, manufacturing method thereof, and display device
EP3054483A1 (en) Array substrate, manufacturing method therefor, and display apparatus
CN102148259A (zh) 薄膜晶体管、阵列基板及其制造方法和液晶显示器
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置
CN103700628B (zh) 阵列基板制作方法、阵列基板及显示装置
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
US20180059456A1 (en) Pixel structure and manufacturing method thereof, array substrate and display apparatus
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
WO2015110027A1 (zh) 像素结构及其制作方法和显示面板
CN106505033A (zh) 阵列基板及其制备方法、显示装置
CN103117248B (zh) 阵列基板及其制作方法、显示装置
CN103149763A (zh) Tft-lcd阵列基板、显示面板及其制作方法
US9268182B2 (en) Color filter substrate, TFT array substrate, manufacturing method of the same, and liquid crystal display panel
CN102723309A (zh) 一种阵列基板及其制造方法和显示装置
CN104020621B (zh) 一种阵列基板及其制备方法、显示装置
CN104617039A (zh) 阵列基板及其制作方法、显示装置
CN102254861B (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
CN102629587A (zh) 阵列基板及其制作方法、显示装置
US8900938B2 (en) Manufacturing method of array substrate, array substrate and LCD device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141201

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141201

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141201

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 100176 Beijing city in Western Daxing District economic and Technological Development Zone, Road No. 8

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140226

Termination date: 20210812

CF01 Termination of patent right due to non-payment of annual fee