KR101279524B1

KR101279524B1 - 반도체 집적회로와 그 테스트 방법

Info

Publication number: KR101279524B1
Application number: KR1020070026936A
Authority: KR
Inventors: 히데오 이케지리; 신스케 오니시
Original assignee: 오끼 덴끼 고오교 가부시끼가이샤
Priority date: 2006-05-09
Filing date: 2007-03-20
Publication date: 2013-06-28
Anticipated expiration: 2027-03-20
Also published as: KR20070109809A; JP4705880B2; US20080071486A1; CN101072025B; JP2007303868A; US7724024B2; US7564265B2; US20090251170A1; CN101072025A

Abstract

전압 레귤레이터를 내장한 반도체 집적회로의 테스트 시간을 단축한다. 전압 레귤레이터(3)의 동작을 정지하여 테스트용의 전원전압ＶＴ를 제2 논리회로 블록(2)에 공급할 경우, 리셋트 신호ＲＳＴ로 ＬＳＩ전체를 초기화한 후, 입력 신호ＩＯ에 의해 제1 논리회로 블록(1)을 통해 레지스터(4)를 세트하고, 파워 다운 신호ＰＷＤ로 전압 레귤레이터(3)를 정지시킨다. 그 후에 전원전압ＶＴ를 제2 논리회로 블록(2)에 공급하여 테스트를 행한다. 복수의 테스트 항목을 연속하여 행할 경우, 항목마다 테스트 리셋트 단자 T6에 리셋트 신호ＴＲＳＴ를 부여하고, 레지스터(4)의 초기화를 해제한 상태에서 제1 및 제2 논리회로 블록 1,2를 초기화한다. 이에 따라 리셋트시 마다, 전원전압ＶＴ의 정지, 전압 레귤레이터(3)의 정지 및 전원전압ＶＴ의 공급 처리가 불필요하게 되어, 리셋트 신호ＲＳＴ를 사용할 경우에 비해 테스트 시간이 단축된다.

전압 레귤레이터, 테스트, 리셋트 신호, 초기화

Description

반도체 집적회로와 그 테스트 방법{SEMICONDUCTOR INTEGRATED CIRCUIT AND TESTING METHOD THEREOF}

도 1은 본 발명의 실시예 1을 나타내는 반도체 집적회로의 개념도이다.

도 2는 도 1의 반도체 집적회로의 테스트 방법을 나타내는 플로챠트이다.

도 3은 도 1의 반도체 집적회로의 테스트시의 동작을 나타내는 신호 파형도이다.

도 4는 본 발명의 실시예 2를 나타내는 반도체 집적회로의 개념도이다.

[도면의 주요부분에 대한 부호의 설명]

1 : 제1 논리회로 블록 2 : 제2 논리회로 블록

3 : 전압 레귤레이터 4,11 : 레지스터

5,7 : 논리 게이트 6,8 : 레벨 변환 회로

9 : 논리회로 10 : 리셋트용 레지스터

본 발명은, 내부에서 사용하는 전원전압을 생성하는 전압 레귤레이터를 내장한 반도체 집적회로와 그 테스트 방법, 특히 그 테스트 시간의 단축에 관한 것이다.

전압 레귤레이터를 내장한 종래의 반도체 집적회로는, 전원전압ＶＤＤ에서 동작하는 제1 논리회로 블록과, 이 전원전압ＶＤＤ와는 다른 전원전압ＶＣＣ에서 동작하는 제2 논리회로 블록과, 제1 논리회로 블록에 부여되는 전원전압ＶＤＤ를, 제2 논리회로 블록에 부여되는 전원전압ＶＣＣ로 변환하여 출력하는 전압 레귤레이터와, 이 전압 레귤레이터에 대하여 파워 다운 신호를 출력하는 레지스터를 구비하고 있다. 전압 레귤레이터는, 레지스터로부터의 파워 다운 신호를 수신했을 때, 그 동작을 정지하는, 즉, 제2 논리회로 블록에 대한 전원전압ＶＣＣ의 공급을 정지한다. 종래기술에 있어서는, 예를 들면 전압 레귤레이터를 내장한 반도체 디바이스의 통상동작을 시작하기 전이나, 제1 및 제2 논리회로 블록에 대한 동작 테스트를 행하기 전에, 제1 및 제2 논리회로 블록이나 레지스터를 실질적으로 같은 타이밍에서 초기화 할 수 있도록, 제1 및 제2 논리회로 블록이나 레지스터에는 하나의 리셋트 단자가 공통으로 접속되어 있다.

또한 이 반도체 집적회로에는, 제조시의 평가·양산 테스트에서 제2 논리회로 블록의 동작 마진 테스트(허용범위내의 전원변동에 대한 디바이스의 동작을 확인하는 테스트)를 위해, 제2 논리회로 블록에 대하여 테스트용의 전원전압ＶＴ를 인가하기 위한 테스트 전원단자가 설치된다. 이 전원전압ＶＴ는, 전압 레귤레이터로부터의 전원전압ＶＣＣ의 출력이 정지한 상태에서, 전원전압ＶＣＣ보다도 높거 나, 또는, 낮은 전압으로서 제2 논리회로 블록에 공급되는 전압이다. 이러한 반도체 집적회로의 동작 마진 테스트 방법을 이하에 설명한다.

동작 마진 테스트를 시작하기 전에, 상기가 공통된 리셋트 단자에 리셋트 신호를 부여하는 것에 의해, 제1 및 제2 논리회로 블록과 레지스터를 초기 상태로 설정한다. 레지스터가 초기 상태로 설정되면, 레지스터로부터의 파워 다운 신호의 출력이 정지하고, 이에 따라 전압 레귤레이터의 동작이 개시된다. 즉, 제2 논리회로 블록에 대하여 전압 레귤레이터로부터 전원전압ＶＣＣ가 공급되게 된다. 동작 마진 테스트를 행하는 데 있어서는, 레지스터로부터 파워 다운 신호를 출력시킴으로써 전압 레귤레이터로부터의 전원전압ＶＣＣ의 출력을 정지시킨다. 그리고, 테스트용 전원단자로부터 테스트용 전원전압ＶＴ를 제2 논리회로 블록에 공급한 후, 제1 및 제2 논리회로 블록에 관한 최초의 테스트 동작(제1 테스트 동작)이 행해진다. 이 제1 테스트 동작이 완료한 후에, 테스트용 전원전압ＶＴ의 제2 논리회로 블록으로의 공급이 정지된다. 다음의 테스트 동작(제2 테스트 동작)을 개시하는 데 있어서는, 재차, 제1 및 제2 논리회로 블록과 레지스터를 초기 상태로 설정한다. 이 초기 상태의 설정에 따라, 전압 레귤레이터로부터 전원전압ＶＣＣ가 공급되게 되므로, 계속해서 테스트 동작을 실행하기 위해서, 상기와 같이, 전압 레귤레이터로부터의 전원전압ＶＣＣ의 출력을 정지시킨다. 그리고, 재차, 테스트용 전원전압ＶＴ를 제2 논리회로 블록에 공급한 후, 제1 및 제2 논리회로 블록에 관한 제2 테스트 동작이 행해진다. 이 제2 테스트 동작이 완료한 후에, 테스트용 전원전압ＶＴ의 제2 논리회로 블록으로의 공급이 정지된다. 이후의 테스트 동작이 행해질 때에도, 같은 처 리가 반복된다.

[특허문헌 1] 일본국 공개특허공보 특개 2002-111470호

상기 특허문헌 1에는, 전압 레귤레이터를 내장하는 반도체 집적회로의 테스트를 행할 경우에, 이 전압 레귤레이터의 출력측을 하이·임피던스 상태로 한 후, 내부의 논리 블록의 Ｉｄｄｑ테스트(회로 소자의 게이트 파괴 등에 의해 발생하는 리크 전류를 검출하는 테스트)가 행해지는 것이 기재되어 있다.

그러나, 상술한 바와 같은 종래에 있어서의 전압 레귤레이터 내장의 반도체 집적회로에서는, 리셋트 신호에 의해 제1 및 제2 논리회로 블록과 레지스터가 동시에 리셋트되도록 구성되어 있으므로, 제1 및 제2 논리회로 블록을 초기 상태로 설정하면, 레지스터도 동시에 리셋트되어, 파워 다운 신호의 출력이 정지된다. 이에 따라 전압 레귤레이터의 동작이 개시되고, 이 전압 레귤레이터로부터 전원전압ＶＣＣ가 제2 논리회로 블록에 공급된다. 동작 마진 테스트에 있어서, 테스트용 전원전압ＶＴ를 제2 논리회로 블록에 공급하기 위해서는, 제1 및 제2 논리회로 블록과 레지스터가 초기 상태로 설정된 후에, 전압 레귤레이터의 동작을 정지시킬 필요가 있었다. 즉, 동작 마진 테스트에 관한 각 테스트 동작을 행할 때마다, 그것들의 각 테스트 동작을 행하기 이전에는 전압 레귤레이터로부터의 전원전압ＶＣＣ의 출력을 정지시키는 처리를 각각 행할 필요가 있었다. 또한 제2 논리회로 블록에 대하여, 테스트용 전원전압ＶＴ와 전압 레귤레이터로부터 출력되는 전원전압ＶＣＣ가 경합 하지 않도록, 제1 및 제2 논리회로 블록과 레지스터를 초기 상태로 설정하기 전에는, 테스트용 전원전압ＶＴ의 제2 논리회로 블록으로의 공급을 정지시켜 둘 필요가 있었다. 이들의 결과, 동작 마진 테스트 시간이 길어진다는 과제가 있었다.

예를 들면 동작 마진 테스트에 있어서 테스트하는 항목수가 200일 경우, 전압 레귤레이터의 동작을 정지시키는 처리에 필요한 시간, 테스트용 전원전압ＶＴ를 제2 논리회로 블록(2)에 공급하는 처리에 필요한 시간, 제1 및 제2 논리회로 블록을 초기 상태로 설정하기 전에 테스트용 전원전압ＶＴ의 제2 논리회로 블록으로의 공급을 정지시키는 처리에 필요한 시간의 합계가, 예를 들면 5 [ｍｓｅｃ]라고 하면, 이들의 처리를 위해, 200 [항목] ×5 [ｍｓｅｃ]=1 [ｓｅｃ]이 소비되게 된다. 또한 동작 마진 테스트에서는, 허용범위 내의 전원변동에 대한 디바이스의 동작이 확인되므로, K개(K는, 2이상의 정수)의 테스트용 전원전압ＶＴ의 값이 상정된다. 이 때, 어떤 한 개의 양산 제품에 관한 동작 마진 테스트에만 착안했더라도, 전술만의 처리를 위해 1 [ｓｅｃ]×K [테스트용 전원전압ＶＴ의 값의 수]=K [ｓｅｃ]이 소비되고, 또한 전체 양산 제품에 관한 동작 마진 테스트를 고려하면, 전술의 처리를 위해 소비되는 시간이 방대하게 되어, 테스트 비용의 증대에 이어지게 된다.

본 발명은, 전압 레귤레이터를 내장한 반도체 집적회로의 테스트 시간을 단축하는 것을 목적으로 하고 있다.

본 발명의 반도체 집적회로는, 제1 전원전압에서 동작하는 제1 논리회로 블 록과, 제1 전원전압과는 다른 제2 전원전압을 생성하는 전압 레귤레이터와, 제2 전원전압에서 동작하는 제2 논리회로 블록과, 테스트용 전원전압을 제2 논리회로 블록에 공급하는 테스트용 전원단자와, 전압 레귤레이터의 동작을 정지시키는 파워 다운 신호를 출력하는 레지스터와, 제1 및 제2 논리회로 블록과 레지스터를 초기 상태로 설정하기 위한 리셋트 신호가 입력되는 리셋트 단자와, 레지스터의 초기 상태의 설정이 해제된 상태에서 제1 및 제2 논리회로 블록을 초기 상태로 설정하기 위한 테스트용 리셋트 신호가 입력되는 테스트용 리셋트 단자를 구비하고 있다.

또한 본 발명의 다른 반도체 집적회로는, 제1 전원전압에서 동작하는 제1 논리회로 블록과, 제1 전원전압과는 다른 제2 전원전압을 생성하는 전압 레귤레이터와, 제2 전원전압에서 동작하는 제2 논리회로 블록과, 테스트용 전원전압을 제2 논리회로 블록에 공급하는 테스트용 전원단자와, 전압 레귤레이터의 동작을 정지시키는 파워 다운 신호를 출력하는 레지스터와, 제1 및 제2 논리회로 블록과 레지스터를 초기 상태로 설정하기 위한 리셋트 신호가 입력되는 리셋트 단자와, 제1 논리회로 블록에 접속된 제1 논리회로 블록이 처리하는 데이터 신호의 입출력이 이루어지는 입출력 단자와, 제1 논리회로 블록에 접속된 입출력 단자로부터 입력되는 신호에 의거하여 레지스터의 초기 상태의 설정이 해제된 상태에서 제1 및 제2 논리회로 블록을 초기 상태로 설정하기 위한 테스트용 리셋트 신호를 출력하는 논리 게이트를 구비하고 있다.

또한, 본 발명의 반도체 집적회로의 테스트 방법은, 제1 전원전압에서 동작하는 제1 논리회로 블록과, 제1 전원전압과는 다른 제2 전원전압을 생성하는 전압 레귤레이터와, 전압 레귤레이터로부터 출력된 상기 제2 전원전압에서 동작하는 제2 논리회로 블록과, 전압 레귤레이터의 동작을 제어하는 레지스터를 구비한 반도체 집적회로에 대하여, 복수의 동작 테스트 항목을 실행하는 반도체 집적회로의 테스트 방법으로서, 복수의 동작 테스트 항목의 실행을 시작하기 전에, 제1 및 제2 논리회로 블록과 레지스터가 초기 상태로 설정되고, 그 후, 레지스터에 의해 전압 레귤레이터의 동작을 정지시켜, 전압 레귤레이터의 동작 정지 후에, 제2 논리회로 블록에 대하여, 테스트용 전원전압을 공급한 후, 제2 논리 회로 블록에 대한 복수의 동작 테스트 항목이 실행되고, 복수의 동작 테스트 항목의 각각의 실행 후에, 레지스터의 초기 상태의 설정이 해제된 상태에서 제1 및 제2 논리회로 블록이 초기 상태로 설정된다.

본 발명의 상기 및 그 밖의 목적과 신규 특징은, 다음 바람직한 실시예의 설명을 첨부 도면과 대조하여 읽으면, 보다 완전하게 밝혀질 것이다. 단, 도면은, 오로지 해설을 위한 것으로, 본 발명의 범위를 한정하는 것은 아니다.

[실시예 1]

도 1은, 본 발명의 실시예 1을 나타내는 반도체 집적회로의 개념도이며, 도 2안의 요소와 공통 요소에는 공통 부호가 붙여지고 있다.

이 반도체 집적회로는, 전원전압ＶＤＤ에서 동작하는 제1 논리회로 블록(1)과, 이 전원전압ＶＤＤ와는 다른 전원전압ＶＣＣ(예를 들면 전원전압ＶＤＤ보다도 낮은 전원전압ＶＣＣ)에서 동작하는 제2 논리회로 블록(2)과, 이 제2 논리회로 블 록(2)에 대한 전원전압ＶＣＣ를 생성하는 전압 레귤레이터(3)를 구비하고 있다. 제1 논리회로 블록(1)에 대한 전원전압ＶＤＤ는 전원단자 T1로부터 부여되고, 제2 논리회로 블록(2)에 대한 전원전압ＶＣＣ는 이 전원단자 T1로부터 부여되는 전원전압ＶＤＤ를 전압 레귤레이터(3)로 변환하여 부여되고 있다. 이것들의 제1 및 제2 논리회로 블록 1, 2와 전압 레귤레이터(3)의 공통 전위측은, 접지 전압ＧＮＤ가 부여되는 접지 단자 T2에 공통 접속되고 있다.

제1 논리회로 블록(1)에는 입출력 단자 T3이 접속되어 있다. 제1 논리회로 블록(1)은, 입출력 단자 T3으로부터 입력되는 신호ＩＯ를 처리하여, 처리 결과의 신호를 입출력 단자 T3에 출력한다. 또한 제1 논리회로 블록(1)과 제2 논리회로 블록(2)은 레벨 변환 회로(6)를 통해서 접속되어 있다. 즉, 제2 논리회로 블록(2)은, 제1 논리회로 블록(1)에 있어서의 처리 결과로서 출력된 신호를 수신하여 처리하고, 그 처리 결과의 신호를, 레벨 변환 회로(6)를 통해 제1 논리회로 블록(1)에 공급한다. 제2 논리회로 블록(2)에서 처리된 신호는, 제1 논리회로 블록(1)을 통해, 입출력 단자 T3에서 외부로 출력된다.

전압 레귤레이터(3)에는, 대기 모드 시나 시험시에 제2 논리회로 블록(2)에 공급하는 전원전압ＶＣＣ의 출력을 정지하기 위한 기능이 부가되어 있다. 다시 말해, 이 전압 레귤레이터(3)는, 파워 다운 신호ＰＷＤ가 주어졌을 때 전압변환 동작을 정지하고, 출력 단자를 하이·임피던스 상태로 하고 있다. 또한, 파워 다운 신호ＰＷＤ는, 제1 논리회로 블록(1)으로부터 출력되는 파워 다운 지시를 유지하고, 파워 다운 신호ＰＷＤ로서 출력하는 레지스터(4)로부터, 전압 레귤레이터(3)에 부 여되는 것이다. 레지스터(4)는 전원전압ＶＤＤ에서 동작하고, 제1 논리회로 블록(1)으로부터의 지시 신호에 따라 임의로 세트 또는 리셋트되거나 또는 후술하는 리셋트 신호ｒｓｔ1이 주어졌을 때에는 강제적으로 리셋트 되는 것이다. 즉, 레지스터(4)의 리셋트 단자에는, 제1 논리회로 블록(1)으로부터의 지시 신호와 리셋트 신호ｒｓｔ1이 입력되는 논리 게이트(7)(예를 들면ＡＮＤ게이트(7))가 접속되어 있다. 레지스터(4)가 리셋트되면, 파워 다운 신호ＰＷＤ의 출력은 정지(예를 들면 레벨 “Ｌｏｗ” (이하, “L”이라고 한다.))되고, 그 결과, 전압 레귤레이터(3)는 통상 동작을 행하는, 즉, 제2 논리회로 블록(2)에 소정의 전원전압ＶＣＣ를 출력하도록 되어 있다. 또한, 레지스터(4)도, 제1 및 제2 논리회로 블록 1,2과 전압 레귤레이터(3)와 마찬가지로, 접지전위ＧＮＤ가 부여되는 접지 단자 T2에 공통 접속되어 있다.

또한 이 반도체 집적회로는, 리셋트 신호ＲＳＴ가 부여되는 리셋트 단자 T4와, 테스트시에 테스트용의 리셋트 신호ＴＲＳＴ가 부여되는 테스트 리셋트 단자 T6을 가지고 있다. 또한, 이들의 리셋트 신호ＲＳＴ, ＴＲＳＴ는, 통상 동작시에는 레벨 “Ｈｉｇｈ” (이하, “H”라고 한다.)가 되고, 리셋트 동작을 시킬 때에 “L”이 되는 신호이다.

리셋트 단자 T4에 부여되는 리셋트 신호ＲＳＴ는, 리셋트 신호ｒｓｔ1로서 레지스터(4)에 부여됨과 동시에, 2입력의 논리 게이트(예를 들면ＡＮＤ게이트)(5)의 한쪽 입력측에 부여되고 있다. 또한 테스트 리셋트 단자 T6에 부여되는 리셋트 신호ＴＲＳＴ는, 논리 게이트(5)의 다른 쪽의 입력측에 부여되고, 이 논리 게이 트(5)의 출력 신호가 리셋트 신호ｒｓｔ2로서, 제1 및 제2 논리회로 블록 1,2에 부여되고 있다. 또한, 이 논리 게이트(5)는 전원전압ＶＤＤ에서 동작하는 것이며, 논리 게이트(5)에 입력된 리셋트 신호ｒｓｔ1은, 리셋트 신호ｒｓｔ2로서 제1 논리회로 블록(1)에 공급된다. 또한 논리 게이트(5)로부터 출력되는 리셋트 신호ｒｓｔ2는, 레벨 변환 회로(8)를 통해 제2 논리회로 블록(2)에 공급된다. 레벨 변환 회로(8)는, 전원전압ＶＤＤ를 따라 논리 게이트(5)로부터 출력되는 리셋트 신호ｒｓｔ2를, 제2 논리회로 블록(2)의 전원전압ＶＣＣ (또는, 테스트용 전원전압ＶＴ)에 따른 레벨의 신호로 변환하는 것이다.

또한 이 반도체 집적회로에는, 제조(양산)시의 평가를 위한 동작 마진 테스트를 위해, 전압 레귤레이터(3)의 동작을 정지시켰을 때, 제2 논리회로 블록(2)에 대하여 테스트용의 전원전압ＶＴ를 인가하기 위한 테스트 전원단자 T5가 설치된다. 여기에서, 테스트용 전원전압ＶＴ는, 전원전압ＶＣＣ과는 다른 전압, 즉, 전원전압ＶＣＣ보다도 높거나 또는 낮은 전압으로서 제2 논리회로 블록(2)에 공급되는 전압이다.

도 2는, 도 1의 반도체 집적회로의 테스트 방법을 나타내는 플로챠트이다. 또한 도 3은, 도 1의 반도체 집적회로의 동작 마진 테스트시의 동작을 나타내는 신호 파형도이다. 이하, 이들의 도 2 및 도 3을 참조하면서, 도 1의 반도체 집적회로의 제조(양산)시의 동작 마진 테스트 방법을 설명한다. 또한, 동작 마진 테스트의 항목수를 N으로 한다.

도 1의 반도체 집적회로를 시험장치에 접속하여, 전원단자 T1에 소정의 전원 전압ＶＤＤ를 인가한다. 이 때, 리셋트 단자 T4에 부여하는 리셋트 신호ＲＳＴ와, 테스트 리셋트 단자 T6에 부여하는 리셋트 신호ＴＲＳＴ는, 모두 “H”이다. 이에 따라 도 5의 시각 t0에 나타나 있는 바와 같이 리셋트 신호ｒｓｔ 1,ｒｓｔ2는 “H”가 된다. 한편, 레지스터(4)의 상태는 일정치 않아서 파워 다운 신호ＰＷＤ는 “L”또는 “H”이며, 전압 레귤레이터(3)의 상태도 이 파워 다운 신호ＰＷＤ의 레벨에 의해 좌우된다.

동작 마진 테스트가 개시되면, 우선, 도 2의 스텝S11에 있어서, 테스트하는 항목수 N을 변수 i로 설정한다.

다음에 스텝S12(도 3의 시간t1)에 있어서, 리셋트 단자 T4에 리셋트 신호ＲＳＴ를 부여한다(리셋트 신호ＲＳＴ를 일정시간만큼 “L”로 한다). 이에 따라 리셋트 신호ｒｓｔ 1,ｒｓｔ2는 모두 “L”이 되고, 제1 및 제2 논리회로 블록 1,2는 초기 상태로 설정된다. 한편, 레지스터(4)는, 그 때까지의 상태에 관계없이, 이 시점에서 리셋트되어, 파워 다운 신호ＰＷＤ가 정지되고 “L”이 된다. 전술의 일정시간 경과 후에 리셋트 신호ｒｓｔ1 및 ｒｓｔ2가 모두 “H”가 되면, 제1 논리회로 블록(1), 제2 논리회로 블록(2), 레지스터(4)는 리셋트 상태가 해제되지만, 파워 다운 신호ＰＷＤ가 “L”이 되고 있는 것에 의해, 전압 레귤레이터(3)도 그때까지의 상태에 관계없이, 동작 상태가 되어서 전원전압ＶＣＣ가 출력된다.

스텝S13(도 3의 시각t2)에 있어서, 전압 레귤레이터(3)의 동작을 정지하여 전원전압ＶＣＣ를 정지시키기 위한 처리를 행한다. 이 처리는, 예를 들면 입출력 단자 T3에 소정의 패턴의 입력 신호ＩＯ를 순차 부여하고, 제1 논리회로 블록(1)으 로부터 파워 다운 지시를 출력시켜서 레지스터(4)를 세트함으로써 행해진다. 이에 따라 레지스터(4)로부터 출력되는 파워 다운 신호ＰＷＤ가 “H”가 되고, 전압 레귤레이터(3)의 동작이 정지되어 전원전압ＶＣＣ는 0이 되고, 그 출력측은 하이·임피던스 상태가 된다.

스텝S14(도 3의 시간t3)에 있어서, 전압 레귤레이터(3)의 동작이 정지한 상태에서, 테스트 전원단자 T5에 테스트용의 전원전압ＶＴ를 인가한다.

스텝S15에 있어서, 예정하고 있는 동작 테스트 항목 i를 실행한다. 다시 말해, 입출력 단자 T3으로부터 미리 정해진 테스트용의 동작 신호를 입력 신호ＩＯ로서 제1 논리회로 블록(1)에 부여하고, 제1 논리회로 블록(1)에서의 처리 결과를 나타내는 신호를 출력 신호로서 입출력 단자 T3으로부터 얻는다. 또한, 입출력 단자 T3으로부터 미리 정해진 테스트용의 동작 신호를 입력 신호ＩＯ로서 제1 논리회로 블록(1)을 통해 제2 논리회로 블록(2)에 부여하고, 제2 논리회로 블록(2)에서의 처리 결과를 나타내는 신호를 출력 신호로서 제1 논리회로 블록(1)을 통해 입출력 단자 T3로부터 얻는다.

스텝S16에 있어서, 테스트 결과의 판정을 행한다. 다시 말해, 스텝S15의 결과출력된 신호ＩＯ가, 미리 설정되어 있는 기대값에 일치하고 있는 지를 조사한다. 만약 일치하지 않으면, 그 반도체 집적회로는 불량이라고 판정되어, 전체 항목의 테스트 결과를 기다리지 않고, 테스트는 즉시 종료한다. 스텝S15에서 출력된 신호ＩＯ가, 기대값에 일치하고 있으면, 항목 i의 테스트는 합격이 되어, 스텝S17로 진행된다.

스텝S17에 있어서, 변수 i의 값이 1만 차감된다.

스텝S18에 있어서, 변수 i의 값이 0인지 여부가 판정된다. 변수 i가 0이면, 예정하고 있었던 테스트 항목은 모두 종료했으므로, 그 반도체 집적회로는 우량품으로 판정되어서 테스트는 종료한다. 변수 i가 0이 아니면, 예정하고 있는 테스트 항목이 남아있으므로, 스텝S19로 진행된다.

스텝S19(도 3의 시간t4)에 있어서, 테스트 리셋트 단자 T6에 리셋트 신호ＴＲＳＴ를 부여한다(리셋트 신호ＴＲＳＴ를 일정시간만 “L”로 한다). 이에 따라 리셋트 신호ｒｓｔ2는 “L”이 되고, 제1 및 제2 논리회로 블록 1,2는 초기 상태 로 설정된다. 한편, 리셋트 신호ｒｓｔ1은 “H”이므로, 레지스터(4)는 세트된 상태로, 파워 다운 신호ＰＷＤ는 “H”이며, 전압 레귤레이터(3)의 동작도 정지 상태가 유지된다. 스텝S19의 처리 후, 스텝S15로 되돌아와 스텝S15∼S18의 처리가 반복된다. 즉, 상기의 스텝S19의 처리 후, 테스트 전원단자 T5로부터 제2 논리회로 블록(2)에 대하여 테스트용 전원전압ＶＴ를 공급한 상태에서, 변수 i-1로 나타내는 동작 테스트 항목이 실행된다. 그 변수 i-1로 나타나는 동작 테스트 항목에 관한 우량품/불량품의 판정이 종료한 후, 우량품으로 판정된 경우에는, 레지스터(4)는 초기 상태로 설정하지 않고, 리셋트 신호ｒｓｔ2(도 3의 시각 t5)에 의해 제1 논리회로 블록(1) 및 제2 논리회로 블록(2)이 초기 상태로 설정된다. 이후의 변수 i-2, i-3, ···으로 나타나는 동작 테스트 항목이 실행될 때마다, 도 3의 시각 t6, t7, ···로 나타나는 타이밍에서, 레지스터(4)는 초기 상태로 설정하지 않고, 리셋트 신호ｒｓｔ2에 의해 제1 논리회로 블록(1) 및 제2 논리회로 블록(2)이 초기 상태로 설정된다.

여기까지 설명한 상기의 동작 테스트는, 전원전압ＶＣＣ과는 다른 테스트용 전원전압ＶＴ를 일정하게 한 상태에서, 변수 i, i-1, i-2, i-3, ···으로 나타내는 동작 테스트 항목이 테스트 항목수 N분만큼 실행된다. 이 후, 테스트용 전원전압ＶＴ를 변화시킨 상태에서, 즉, 테스트용 전원전압ＶＴ를 전원전압ＶＣＣ보다도 높게 설정한 상태나 낮게 설정한 상태에서, 변수 i, i-1, i-2, i-3, ···으로 나타내는 동작 테스트 항목이 도 2의 플로챠트에 따라서 테스트 항목수 N분만큼 실행된다. 이와 같이 하여, 전압 레귤레이터를 내장하는 반도체 집적회로의 동작 마진 테스트가 실행된다.

또한, 이상은 이 반도체 집적회로의 제조시에 있어서의 평가·양산 테스트의 동작 설명이지만, 우량품으로 판정되어서 장치에 조립될 경우에는, 테스트 전원단자 T5는 무접속 상태로 되고, 테스트 리셋트 단자 T6은 “H”로 고정 접속된다. 이에 따라 제1 및 제2 논리회로 블록 1,2와 레지스터(4)는, 리셋트 단자 T4에 부여되는 리셋트 신호ＲＳＴ에 의해 동시에 리셋트되게 된다.

이상과 같이, 이 실시예 1의 반도체 집적회로는, 제1 및 제2 논리회로 블록 1,2와 레지스터(4)를 일괄하여 리셋트하기 위한 리셋트 단자 T4에 더해서, 레지스터(4)를 리셋트하지 않고 제1 및 제2 논리회로 블록 1,2를 리셋트하기 위한 테스트 리셋트 단자 T6과 ＡＮＤ게이트(5)등의 논리회로를 가지고 있다. 따라서, 제조(양산)시에 있어서의 평가를 위한 동작 마진 테스트에 있어서, 테스트 리셋트 단자 T6으로부터 리셋트 신호ＴＲＳＴ를 부여함으로써, 제1 및 제2 논리회로 블록 1,2만을 리셋트 할 수 있다. 이에 따라 도 2의 플로챠트에서도 알 수 있는 바와 같이, 본 실시예 1에서는, 각 동작 테스트전에 제1 및 제2 논리회로 블록 1,2를 초기 상태로 설정할 때(리셋트한다)마다, 전압 레귤레이터(3)의 동작을 정지시키는(전원전압ＶＣＣ의 제2 논리회로 블록(2)으로의 공급을 정지시키는) 처리는 필요 없게 되고, 또한 각 동작 테스트가 종료한 후에 제2 논리회로 블록(2)으로의 테스트용 전원전압ＶＴ의 공급을 정지시키는 처리도 불필요하게 된다. 또한, 후자의 처리가 불필요하게 됨에 따라, 각 테스트 동작 전에 제2 논리 블록(2)에 테스트용 전원전압ＶＴ를 공급하는 처리도 불필요하게 된다. 따라서, 이 실시예 1의 반도체 집적회로에 의하면, 제조(양산)시의 동작 마진 테스트의 시간을 대폭 삭감할 수 있다는 이점이 있다.

[실시예 2]

도 4는, 본 발명의 실시예 2를 나타내는 반도체 집적회로의 개념도이며, 도 1안의 요소와 공통 요소에는 공통 부호가 붙여지고 있다.

이 반도체 집적회로는, 도 1안의 테스트 리셋트 신호ＴＲＳＴ가 부여되는 리셋트 단자 T6을 삭제하고, 검출 신호ＤＥＴ를 출력하는 논리회로(9)와, 이 검출 신호ＤＥＴ를 클록 신호ＣＬＫ의 타이밍으로 유지하여 테스트 리셋트 신호ＴＲＳＴ로서 출력하는 리셋트용 레지스터(10)를 설치하고 있다. 논리회로(9)는, 어떤 특정한 어드레스 신호를 수신했을 때, 입출력 단자 T3으로부터 입력되는 입력 신호ＩＯ(본 실시예의 반도체 집적회로를 사용하는 유저에 의한 통상동작에서는, 그 사용이 제한되는 신호)에 의거하여 “H”가 되는 검출 신호ＤＥＴ를 출력한다. 또한 리셋트 용 레지스터(10)는, 도 4에 나타나 있는 바와 같이 예를 들면 플립플롭으로 구성되고 있으며, 출력 단자/Q로부터 테스트 리셋트 신호ＴＲＳＴ를 출력한다.

리셋트용 레지스터(10)로부터 출력되는 테스트 리셋트 신호ＴＲＳＴ는 논리 게이트(5)(예를 들면ＡＮＤ게이트(5))에 부여되고, 이 논리 게이트(5)로부터 출력되는 리셋트 신호ｒｓｔ2는, 제1 논리회로 블록(1)에 부여됨과 동시에, 레벨 변환 회로(8)를 통해 제2 논리회로 블록(2)에 부여되고 있다. 레벨 변환 회로(8)는, 전원전압ＶＤＤ에 따라 논리 게이트(5)로부터 출력되는 리셋트 신호ｒｓｔ2를, 제2 논리회로 블록(2)의 전원전압ＶＣＣ (또는, 테스트용 전원전압ＶＴ)에 따른 레벨의 신호로 변환하는 것이다.

또한 논리 게이트(5)와 병렬로 복수의 논리 게이트(5a) 등이 설치되고, 이들의 논리 게이트(5a) 등으로부터 도시하지 않은 레지스터, 예를 들면 음량 볼륨을 설정하는 레지스터(본 실시예에 있어서의 반도체 집적회로가 음원 기능을 가질 경우), 좌우 어느쪽의 헤드폰으로부터 소리를 출력할지, 또는, 좌우 양쪽의 헤드폰으로부터 소리를 출력할지를 설정하기 위한 레지스터(본 실시예에 있어서의 반도체 집적회로가 음원 기능을 가질 경우)등에 대한 리셋트 신호가 출력되도록 되어 있다.

또한 이 반도체 집적회로는, 도 1안의 레지스터 4 대신에 리셋트용 레지스터 10과 같은 레지스터 11이 설치된다. 레지스터 11은, 예를 들면 플립플롭으로 구성되고 있으며, 제1 논리회로 블록(1)으로부터 출력되는 파워 다운 지시를, 클록 신호ＣＬＫ의 타이밍으로 유지하고, 파워 다운 신호ＰＷＤ로서 출력하는 것이다. 이 들의 레지스터 10 및 11은, 리셋트 단자 T4에 부여되는 리셋트 신호ＲＳＴ로, 강제적으로 리셋트되도록 되어 있다. 그 밖의 구성은, 도 1과 같다.

이 반도체 집적회로의 동작에 있어서는, 제조(양산)시의 평가를 위한 동작 마진 테스트 시에, 테스트 리셋트 단자로부터 테스트를 위한 리셋트 신호ＴＲＳＴ가 부여되는 것은 아니고, 제1 논리회로 블록(1)에 접속된 입출력 단자 T3에, 본 실시예의 반도체 집적회로를 사용하는 유저에 의한 통상동작에서는 그 사용이 제한되는 신호가 부여된다. 그리고, 실시예 2에 있어서의 반도체 집적회로의 동작 마진 테스트의 플로챠트는, 도 2에 나타나 있는 실시예 1에 있어서의 반도체 집적회로의 동작 마진 테스트의 플로챠트와 동일하다. 또한 실시예 2에 있어서의 반도체 집적회로의 동작 마진 테스트시의 동작을 나타내는 신호 파형도는, 도 3에 나타나 있는 실시예 1에 있어서의 반도체 집적회로의 동작 마진 테스트시의 동작을 나타내는 신호 파형도와 동일하다.

실시예 2의 반도체 집적회로의 동작 마진 테스트가 개시되면, 우선, 도 2의 스텝S11에 있어서, 테스트하는 항목수 N이 변수 i로 설정된다. 다음에 스텝S12(도 3의 시각 t1)에 있어서, 리셋트 단자 T4에 리셋트 신호ＲＳＴ를 부여한다(리셋트 신호ＲＳＴ를 일정시간만 “L”로 한다). 이에 따라 리셋트 신호ｒｓｔ2도 “L”이 되고, 제1 및 제2 논리회로 블록 1,2가 초기 상태로 설정되며, 레지스터(11)도, 그때까지의 상태에 관계없이 이 시점에서 리셋트되어, 파워 다운 신호ＰＷＤ가 “L”이 된다(레지스터(11)가 전압 레귤레이터(3)의 동작을 허가한다). 전술의 일정시간경과 후에 리셋트 신호ｒｓｔ1 및 ｒｓｔ2가 모두 “H”가 되면, 제1 논리회로 블 록(1), 제2 논리회로 블록(2), 레지스터(4)는 리셋트 상태가 해제되지만, 파워 다운 신호ＰＷＤ가 “L”이 되고 있는 것에 의해, 전압 레귤레이터(3)도, 그때까지의 상태에 관계없이, 동작 상태가 되어 전원전압ＶＣＣ가 출력된다.

스텝S13(도 3의 시각 t2)에 있어서, 입출력 단자 T3에 소정 패턴의 입력 신호ＩＯ를 순차로 부여하고, 제1 논리회로 블록(1)으로부터 파워 다운 지시를 출력시켜서 레지스터(4)를 세트함으로써(파워 다운 신호ＰＷＤ가 출력된다), 전압 레귤레이터(3)의 동작을 정지, 즉, 전원전압ＶＣＣ의 출력을 정지시킨다.

다음에 스텝S14(도 3의 시간t3)에 있어서, 전압 레귤레이터(3)의 동작이 정지한 상태에서, 테스트 전원단자 T5에 테스트용의 전원전압ＶＴ를 인가한다. 그 후에 스텝S15에 있어서, 제1 및 제2 논리회로 블록 1,2에 대한 동작 테스트 항목 i를 실행하여, 테스트 결과의 판정을 행하고, 나머지 테스트 항목을 실행하기 위해 스텝19로 진행된다. 여기에서의 테스트 실행 동작은, 실시예 1에 있어서의 동작 테스트 항목 i의 실행 동작과 같다.

스텝S19(도 3의 시간t4)에 있어서, 논리회로(9)가 어느 특정한 어드레스 신호를 수신했을 때, 입출력 단자 T3로부터 입력되는 입력 신호ＩＯ에 의거하여 논리회로(9)로부터 출력되는 검출 신호ＤＥＴ가 “H”가 되고, 그 검출 신호ＤＥＴ가 클록 신호ＣＬＫ의 타이밍에 따라 리셋트용 레지스터(10)에 유지되며, 이 리셋트용 레지스터(10)의 출력 단자/Q로부터 “L”의 리셋트 신호ＴＲＳＴ가 출력되어 논리 게이트(5)에 부여된다. 이에 따라 파워 다운 신호ＰＷＤ를 출력하는 레지스터(11)는 리셋트되지 않고, 즉, 전압 레귤레이터(3)의 동작을 정지시킨 상태에서 제1 및 제2 논리회로 블록 1,2가 리셋트된다. 스텝S19의 처리 후, 실시예 1의 경우와 마찬가지로 하여, 스텝S15로 되돌아와 스텝S15∼S18의 처리가 반복된다.

여기까지 설명한 상기의 동작 테스트는, 전원전압ＶＣＣ과는 다른 테스트용 전원전압ＶＴ를 일정하게 한 상태에서, 변수 i, i-1, i-2, i-3, ···으로 나타내는 동작 테스트 항목이 테스트 항목수 N분만큼 실행된다. 이 다음, 테스트용 전원전압ＶＴ를 변화시킴으로써, 즉, 테스트용 전원전압ＶＴ를 전원전압ＶＣＣ보다도 높게 또는 낮게 한 상태에서, 전압 레귤레이터를 내장하는 반도체 집적회로의 동작 마진 테스트가 도 2의 플로챠트에 따라서 실행된다.

이상과 같이, 이 실시예 2의 반도체 집적회로에서는, 논리회로(9) 및 리셋트용 레지스터(10)가 설치됨으로써, 제1 논리회로 블록(1)에 접속된 입출력 단자 T3에 입력되는 입력 신호ＩＯ에 의거하여 전압 레귤레이터(3)를 정지시킨 상태에서 제1 및 제2 논리회로 블록 1,2를 초기 상태로 설정하기 위한 리셋트 신호ＴＲＳＴ가 생성된다. 따라서, 반도체 집적회로의 단자수의 증가를 억제하면서, 실시예 1과 동일한 효과를 얻을 수 있다.

또한, 본 발명은, 상기 실시예에 한정되지 않고, 여러가지의 변형이 가능하다. 이 변형예로서는, 예를 들면 다음과 같은 것이 있다.

(a)리셋트 신호ＲＳＴ 및 테스트용 리셋트 신호ＴＲＳＴ를 “L”레벨을 기준으로 하여 설명했지만, “H”레벨을 기준으로 할 경우에는, 논리 게이트(5)로서, ＡＮＤ게이트 대신에 ＯＲ게이트(논리합 게이트)를 사용할 필요가 있다.

(b)도 1안의 레지스터(4)는 플립플롭으로 구성해도 좋다. 또한 도 4안의 리 셋트용 레지스터(10)를 생략하여 논리회로(9)의 출력 신호(검출 신호ＤＥＴ)를, 그대로 테스트 리셋트 신호ＴＲＳＴ로서 논리 게이트(5)에 부여하도록 구성할 수도 있다.

본 발명에서는, 제1 및 제2 논리회로 블록과 레지스터를 일괄하여 리셋트하기 위한 리셋트 단자에 더해서, 제1 및 제2 논리회로 블록과 레지스터 중 제1 및 제2 논리회로 블록만을 리셋트하기 위한 테스트 리셋트 단자와 논리 게이트를 가지고 있다. 이에 따라 제조(양산)시에 있어서의 평가를 위한 동작 마진 테스트에 있어서, 테스트 리셋트 단자로부터 리셋트 신호를 부여하는 것에 의해, 레지스터는 초기 상태로 설정하지 않고, 제1 및 제2 논리회로 블록을 리셋트 할 수 있다. 이 때문에, 테스트 항목을 변경할 때마다, 테스트 전원단자로부터 주는 테스트용 전원전압의 공급을 정지하여 리셋트를 행하고, 또한 레지스터를 세트하여 전원 레귤레이터의 동작을 정지한 후, 다시 테스트용의 전원전압을 공급하는 순서가 불필요하게 된다. 따라서, 전압 레귤레이터를 내장한 반도체 집적회로의 테스트 시간을 단축할 수 있다는 효과가 있다.

Claims

전원단자로부터 부여되는 제1 전원전압에서 동작하는 제1 논리회로 블록과,

상기 제1 전원전압을 변환하여, 상기 제1 전원전압과는 다른 제2 전원전압을 생성하는 전압 레귤레이터와,

상기 전압 레귤레이터로부터 출력된 상기 제2 전원전압에서 동작하는 제2 논리회로 블록과,

상기 제2 전원전압보다도 높거나 또는 상기 제2 전원전압보다도 낮은 테스트용 전원전압을 상기 제2 논리회로 블록에 공급하는 테스트용 전원단자와,

상기 전압 레귤레이터의 동작을 정지시키는 파워 다운 신호를 출력하는 레지스터와,

상기 제1 논리회로 블록, 상기 제2 논리회로 블록 및 상기 레지스터를 초기 상태로 설정하기 위한 리셋트 신호가 입력되는 리셋트 단자와,

상기 레지스터의 초기 상태의 설정이 해제된 상태에서, 상기 제1 및 제2 논리회로 블록을 초기 상태로 설정하기 위한 테스트용 리셋트 신호가 입력되는 테스트용 리셋트 단자를 구비한 것을 특징으로 하는 반도체 집적회로.
제 1항에 있어서,

입력측이 상기 리셋트 단자 및 상기 테스트용 리셋트 단자에 접속되고, 출력 측이 상기 제1 및 제2 논리회로 블록에 접속된 논리 게이트를 구비하고,

상기 논리 게이트는, 상기 리셋트 신호 및 상기 테스트용 리셋트 신호의 레벨에 의거하여 상기 제1 및 제2 논리회로 블록을 초기 상태로 설정하는 것을 특징으로 하는 반도체 집적회로.
제 2항에 있어서,

상기 리셋트 단자 및 상기 테스트용 리셋트 단자는, 상기 논리 게이트를 통해 상기 제1 및 제2 논리회로 블록에 접속되고 있으며,

상기 리셋트 단자는, 상기논리 게이트를 통하지 않고 상기 레지스터에 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
전원단자로부터 부여되는 제1 전원전압에서 동작하는 제1 논리회로 블록과,

상기 제1 전원전압을 변환하여, 상기 제1 전원전압과는 다른 제2 전원전압을 생성하는 전압 레귤레이터와,

상기 전압 레귤레이터로부터 출력된 상기 제2 전원전압에서 동작하는 제2 논리회로 블록과,

상기 제2 전원전압보다도 높거나 또는 낮은 테스트용 전원전압을 상기 제2 논리회로 블록에 공급하는 테스트용 전원단자와,

상기 전압 레귤레이터의 동작을 정지시키는 파워다운 신호를 출력하는 레지스터와,

상기 제1 논리회로 블록, 상기 제2의 논리회로 블록 및 상기 레지스터를 초기 상태로 설정하기 위한 리셋트 신호가 입력되는 리셋트 단자와,

상기 제1 논리회로 블록에 접속된, 상기 제1 논리회로 블록이 처리하는 데이터 신호의 입출력이 행해지는 입출력 단자와,

상기 제1 논리회로 블록에 접속된 상기 입출력 단자로부터 입력되는 신호에 의거하여 상기 레지스터의 초기 상태의 설정이 해제된 상태에서 상기 제1 및 제2 논리회로 블록을 초기 상태로 설정하기 위한 테스트용 리셋트 신호를 출력하는 논리 게이트를 구비한 것을 특징으로 하는 반도체 집적회로.
제 4항에 있어서,

상기 제1 논리회로 블록에 접속된 상기 입출력 단자로부터 입력되는 신호를 수신했을 때 검출 신호를 출력하는 논리회로를 구비하고 있고,

상기 논리회로로부터 출력되는 상기 검출 신호에 의거하여 상기 테스트용 리셋트 신호가 출력되는 것을 특징으로 하는 반도체 집적회로.
제 4항 또는 제 5항에 있어서,

상기 리셋트 단자는, 상기 논리 게이트를 통하지 않고 상기 레지스터에 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
제 1항 내지 제 5항 중 어느 한 항에 있어서,

상기 레지스터는 상기 제1 논리회로 블록에 접속되고 있고, 상기 제1 논리회로 블록으로부터의 제어에 따라 상기 파워 다운 신호를 출력하는 것을 특징으로 하는 반도체 집적회로.
제1 전원전압에서 동작하는 제1 논리회로 블록과, 상기 제1 전원전압을 변환하여 상기 제1 전원전압과는 다른 제2 전원전압을 생성하는 전압 레귤레이터와, 상기 전압 레귤레이터로부터 출력된 상기 제2 전원전압에서 동작하는 제2 논리회로 블록과, 상기 전압 레귤레이터의 동작을 제어하는 레지스터를 구비한 반도체 집적회로에 대하여, 복수의 동작 테스트 항목을 실행하는 반도체 집적회로의 테스트 방법으로서,

상기 복수의 동작 테스트 항목의 실행을 시작하기 전에, 상기 제1 및 제2 논리회로 블록과 상기 레지스터가 초기 상태로 설정되고,

상기 레지스터가 초기 상태로 설정된 후에, 상기 레지스터에 의해 상기 전압 레귤레이터의 동작이 정지되며,

상기 전압 레귤레이터의 동작이 정지된 후에, 상기 제2 논리회로 블록에 대하여, 상기 제2 전원전압보다도 높거나 또는 상기 제2 전원전압보다도 낮은 테스트용 전원전압을 공급한 후, 상기 제2 논리 회로 블록에 대한 상기 복수의 동작 테스트 항목이 실행되고,

상기 복수의 동작 테스트 항목의 각각의 실행후에, 상기 레지스터의 초기 상태의 설정이 해제된 상태에서 상기 제1 및 제2 논리회로 블록이 초기 상태로 설정되는 것을 특징으로 하는 반도체 집적회로의 테스트 방법.
제 8항에 있어서,

상기 동작 테스트 항목을 실행하기 전에, 상기 제1 및 제2 논리회로 블록을 초기 상태로 설정하기 위해 사용하는 리셋트 신호는, 상기 복수의 동작 테스트 항목의 각각의 실행 후에, 상기 제1 및 제2 논리회로 블록을 초기 상태로 설정하기 위해 이용되는 리셋트 신호와는 다른 것을 특징으로 하는 반도체 집적회로의 테스트 방법.
제 8항에 있어서,

상기 복수의 동작 테스트 항목의 각각의 실행후에, 상기 제1 및 제2 논리회로 블록을 초기 상태로 설정하기 위해 사용하는 리셋트 신호는, 상기 제1 논리회로 블록에 접속된 입출력 신호로부터 입력되는 신호에 의거하여 생성되는 것을 특징으로 하는 반도체 집적회로의 테스트 방법.
제 8항 내지 제 10항 중 어느 한 항에 있어서,

상기 테스트용 전원전압을 공급한 상태에서 상기 복수의 동작 테스트 항목이 실행된 후에는, 상기 테스트용 전원전압의 레벨을 변경한 후, 재차, 상기 복수의 동작 테스트 항목을 실행함으로써, 제2 논리회로 블록에 대한 동작 마진 테스트를 실행하는 것을 특징으로 하는 반도체 집적회로의 테스트 방법.